[go: up one dir, main page]

TW200926300A - Krypton sputtering of thin tungsten layer for integrated circuits - Google Patents

Krypton sputtering of thin tungsten layer for integrated circuits Download PDF

Info

Publication number
TW200926300A
TW200926300A TW097130086A TW97130086A TW200926300A TW 200926300 A TW200926300 A TW 200926300A TW 097130086 A TW097130086 A TW 097130086A TW 97130086 A TW97130086 A TW 97130086A TW 200926300 A TW200926300 A TW 200926300A
Authority
TW
Taiwan
Prior art keywords
tungsten
layer
chamber
sputtering
target
Prior art date
Application number
TW097130086A
Other languages
English (en)
Inventor
Wei D Wang
Srinivas Gandikota
Kishore Lavu
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW200926300A publication Critical patent/TW200926300A/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/16Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641Nitrides
    • H10D64/01312
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/66Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/664Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a barrier layer between the layer of silicon and an upper metal or metal silicide layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

200926300 九、發明說明: 【發明所屬之技術領域】 本發明大體而言係有關於形成半導體積體電路的蹲射 沉積。更明確地說,本發明有關於重金屬的濺射沉積。 【先前技術】 半導體積體電路的持續微型化迫使許多傳統結構進行 g 改變’並且伴隨而來的需求是要改善用來產生該等新镇社 構的製程。第1圖的剖面圖中示出用於較大特徵尺寸的習 知金屬氧化物半導體(MOS)電晶體閘極結構,其包含形成 在輕摻雜矽層14内重摻雜源極/汲極^/⑴區1()、12, 此結構可蟲晶形成在一矽晶圓上或是在一絕緣層上覆珍 (S〇I)結構内。可能在對S/D區10、12進行佈植和退火 步驟之前’在整個MOS區域上形成一薄閘極氧化層16。 閉極堆養1 8係形成在該閘極氧化層1 6上方。傳統上,係 藉由依序沉積多晶矽層2〇、矽化鎢層(WSix)22,以及氮化 φ 發(SiN)蓋層24來形成該等閘極堆疊Μ。在快閃記憶體 中’氧化物-氮化物-氧化物(〇N〇)結構可夾在該多晶矽層 20内。然後往下微影蝕刻出多個S/ D孔26至位在該S/ D區1〇、12上的該閘極氧化層I。以界定出該等堆疊ι8。 通常是由氧化矽組成的間隙壁2 8接著形成在該等堆疊18 的側壁上。在形成該等堆疊1 8後,利用該等堆疊1 8做為 佈植革幕來佈植該等S/D區1〇、12。若需要的話,隨後 的處理步驟打開位於該等S/D孔26底部處的閘極氧化層 200926300 16,以提供一歐姆接觸層,並且以多晶矽或金屬填充該等 S/D孔26,以電氣接觸S/D區1〇、12。除去該蓋層24, 以在形成該MOS閘極的S/D區1〇、12之間,提供至該 閘極氧化層16頂端的電氣接觸》 此結構成功地用於由閘極長度界定的110奈米結點。 但是’已證實難以將此種設計延用至90奈米結點。對於閘 極堆疊18之未圖案化金屬層(也就是第1圖結構中的wSix 層22)的薄層電阻Rs(sheet resistance,或稱為片電阻)之最 大值有所要求。如第2圖之虛線30所示者,90奈米時, 最大薄層電阻rs約為每單位面積6歐姆(Ω/口)。膜層的薄 層電阻隨著其厚度降低。閘極長度為9〇奈米的WSix層22 之薄層電阻隨著已圖案化之WSix層22的高寬比(A/ R)而 改變’如曲線32所示》高寬比是已圖案化之WSix層22 的南度對寬度的比例,wsix層22的寬度接近界定節點尺 寸的問極長度。該曲線顯示出該高寬比至少為1〇,換言 之’就是對於90奈米結點而言,wsix層22的高度Η至少 為1〇〇〇奈米。此種結構並不容易製造。 因此’發展出第3圖之剖面圖所示的另一種閘極結 構。其閘極堆疊40包含氮化鎢(WN)阻障層42以及鎢(W) 通孔層44。需要阻障層42來避免鎢通孔層被多晶矽層 20矽化。鎢金屬的導電性比矽化鎢要大上許多。因此,如 第2圖之曲線46所示,該W/簡的薄層電阻遠小於同等 於又的WSix ’因而,至少在9〇奈米時,高寬比必須不大 ' 也就是說,兩度H約為105奈米。1〇〇奈米節點之 6 200926300 另一範例包含在7.5奈米的氮化鎢(WN)上具有32.5奈米的 鎢(W)。 濺射是沉積WN阻障層42和W通孔層44的較佳方 法,因為其設備和消耗的靶材相對較不昂貴、可進行快速 處理、能夠在同一個濺射腔室内使用鎢靶材以及在沉積氮 化物層時選擇性地供應氮氣來濺射鎢及氮化鎢兩者。此 外,與化學氣相沉積(C V D)所沉積出的鎢相比之下,濺射 的鎢傾向於表現出較低電阻率和較平滑的表面。
可用來濺射鎢和氮化鎢之濺射腔室 5 0的範例示意性 地顯示在第4圖之剖面圖中。此種腔室可從加州聖克拉拉 市的應用材料公司取得,如CleanW濺射腔室。濺射腔室 50包含設置在一中央軸54周圍的真空腔室52,且透過一 隔離器58將鎢靶材56支撐在中央軸54上,隔離器58將 該靶材56真空密閉在該真空腔室52上,並且將靶材56 與該電氣接地的真空腔室52電氣隔離開來。一未示出的真 空幫浦系統泵吸該真空腔室5 2内部空間,使其處於低至毫 托耳範圍内的壓力。至少鎢無材56的前表面(front surface) 是平坦的。鎢靶材56包含面向該真空腔室52内部空間的 一鎢層,並且該鎢層除了鎢之外通常含有不多於5原子百 分比(at%)的其他元素,以提供濺射鎢之來源。 DC功率源60相對於接地的真空腔室52或接地側壁 檔板(未示出)而對該靶材至約 600至 1 000 VDC的負偏 壓,以將濺射工作氣體激發成電漿。傳統上,氬氣是濺射 工作氣體,並且從氬氣源62透過質流控制器64供應至該 7 200926300
真空腔室 52内。該靶材功率將該濺射工作氣體激發成電 漿,並且電漿内的帶正電離子朝向靶材54加速並將鎢原子 從靶材54上濺射出來。藉由在該靶材56背面設置一磁控 管66,該磁控管66具有一種磁性的内部磁極68,且一相 反磁性的外部磁極70圍繞著内部磁極68,以增加電漿密 度。該等磁極68、70投射出與該靶材56之表面平行的磁 場至該真空腔室52内以捕捉電子,因而增加電漿密度及所 產生的濺射速率。為了改善濺射均勻性和靶材利用率,該 等磁極68、70參考中央軸54而言是不對稱的,但磁極68、 70支撐在與沿著該中央軸54延伸的支桿74相連接的手臂 72上。馬達76沿中央轴54旋轉該支桿74,因而旋轉磁控 管66 ,以至少提供方位角均勻性(azimuthal uniformity)。 真空腔室52内的台座80於靶材56的對面處支撐一欲 以靶材56濺射出的鎢來進形塗覆的晶圓82或其他基板。 除了校準指標之外,晶圓通常是平坦且為圓形。選用性地, 一 RF功率源84透過一電容耦合電路86偏壓該台座80。 該台座80可導電,因此可做為一電極。在該真空腔室52 内有電漿存在下,RF偏壓會造成在該台座80上形成一自 生性負直流(DC)偏壓,因此濺射出的鎢離子朝向晶圓 82 加速,並且其軌跡深入晶圓8 2内任何高高寬比的孔洞中。 可用同一個濺射腔室 5 0以反應性濺射製程來濺射沉 積氮化鎢(WN)。從氮氣源90透過質流控制器92選擇性地 使氮氣通入真空腔室52。氮氣與濺射出的鎢反應,而在晶 圓82表面上形成一層氮化鶴。 8 200926300 但是,隨著閘極長度近一步降低而朝向3 5奈米節點邁 進,濺射鎢的電阻率仍舊是一個問題。 , 【發明内容】
本發明之一態樣包含覆蓋於一矽層上的導電阻障層, 其包含一氮化鎢阻障層以及覆於其上的鎢層,其中該鎢層 係利用電漿濺射使用氪氣做為濺射工作氣體所沉積而得。 本發明在該鎢層厚度低於50奈米時特別有用,並且在低於 35奈米時更有用。該氮化鎢阻障層可在相同的濺射腔室内 利用氬氣做為濺射工作氣體進行反應性濺射而得。 本發明之另一態樣包含一種形成MOS電晶體之閘極 堆疊結構的方法,其中一多晶矽層覆於一閘極氧化層上, 而該閘極氧化層覆於一矽閘極區上。該閘極結構更包含一 鎢系結構(tungsten-based structure),其包含一鎢通孔層及 位於該鎢通孔層和該多晶矽層中間的氮化鎢阻障層,其中 係利用電漿濺射且使用氪氣做為該濺射工作氣體來沉積該 鎢通孔層。 本發明更包含一電漿濺射腔室,其包含一鎢靶材及計 量的氬氣、氪氣和氮氣來源。 【實施方式】 吾等觀察到所濺射的鎢層在厚度低於約5 0奈米時,其 電阻率有增加的傾向。且相信此電阻率的增加是因該薄膜 表面處的電子散射所引起。當利用氬氣做為濺射氣體來濺 9 200926300 射鎢時,如第5圖曲線圖内使用兩種不同氬氣流量時的曲 線100、102所示,在厚度小於約100奈米時,鎢的電阻率 從10微歐姆-公分的塊材值(bulk values)提高到接近厚度 約12奈米時的13微歐姆-公分。電阻率隨著所供應的氬氣 量而有些許改變,但是該改變是相對較小的。
但是,根據本發明之一態樣,該濺射工作氣體是氪氣, 而非氬氣。如第4圖所示,從一氪氣源110透過一質流控 制器112供應氪氣至該真空腔室52内。如第5圖之曲線 1 1 4所示,使用氪氣時所沉積鎢層的電阻率通常低於使用 氬氣時所沉積鎢層的電阻率,並且當厚度降至低於100奈 米時,電阻率以緩慢許多的速率增加。明確地說,約 10 微歐姆-公分的塊材電阻值保持不變,但1 2奈米時的電阻 率僅增加成約1 1微歐姆-公分。此不同電阻率的可能解釋 是氪離子比氬離子重許多,並且在濺射製程中傳送更多能 量給鎢原子。咸信更具能量的濺射鎢原子可在薄膜成長時 促生較大的晶粒尺寸。在這兩種範例中,該嫣層係沉積在 100奈米厚的氧化層上。 就系統效能而言,鎢閘極堆疊的一重要參數是濺射沉 積在氮化鎢上之鎢的薄層電阻。執行一對照實驗,其中利 用習知的氬氣濺射工作氣體來反應性濺射不同厚度的鎢至 氮化鎢上。第5圖中之曲線1 1 6顯示出所測得利用氬氣做 為濺射工作氣體而濺射沉積出之WN/ W雙層式平坦層的 薄層電阻。如預期般,該薄層電阻隨著厚度的降低而增加。 但是,從100奈米厚度至25奈米厚度造成的增加量與幾何 10 200926300 結構的4倍因子相差許多。 但是,若利用氪氣而非氬氣做為藏射工作氣體來濺射 沉積鎢層,該薄層電阻則會如曲線1 1 8所示般比濺射工作 氣體是氬氣時要來得小。在厚度較小時,薄層電阻的降低 更為顯著。
在得到氪氣濺射數據曲線1 1 8的實驗中,在反應性濺 射氮化鎢時仍然使用氬氣做為濺射工作氣體。且預期氪氣 在濺射沉積氮化鎢時也會有同等的效果。但是,氪氣比傳 統使用的氬氣貴很多,此外,該氮化物阻障層的電阻率似 乎並非重要議題。因此,在本發明之此態樣中,是通入氬 氣及氮氣至該濺射腔室内來沉積氮化鎢。氬氣及氮氣的相 對流量決定氮化鎢層的組成WNX。一典型組成可以是包含 小量氬的W64N35。一旦達到期望的氮化物厚度,即終止氮 氣氣流,並以氪氣取代氬氣做為濺射工作氣體。可了解到, 不需驟然且徹底地切換氪氣和氬氣氣流。例如,在金屬沉 積期間,可以使通入該腔室内的氬氣量比氪氣量要少。在 沉積氮化物時使用一些氪氣也是可行的,但此程序就經濟 的觀點而言較不利。 就一閘極堆疊而言,目前較佳的鎢膜厚度介於20至 5 0奈米之間,而本發明的效果在厚度低於3 5奈米時最為 顯著。可以4仟瓦(kW)的把材功率、45至90 seem的錢射 氣體流速,以及 200 °C的台座加熱器溫度來執行鎢濺射。 20秒的沉積時間可產生約50奈米厚的鎢膜。 當在一記憶體内實施時,也可使用濺射鎢來形成第 2 11 200926300 圖之MOS結構内的仿;减 从-从 町位7C線。但是,位70線可能比 要厚上許多,iil蚩从___ ^ 孔 v 1扎A深。但是, 要厚上許多’通常約100奈米左右及更大,第 數據顯示出在刚奈米時,氪氣_無明顯優勢,的 在50不米和50奈米以下氪氣濺射提供明顯優勢 奈米節點’可能計劃佶田 ^ , L 在35 J使用3 5奈米和更小的閘極堆 度。在此領域中,通孔厚 鼠氣濺射提供明顯優勢。 因此,本發明兔„ , 乃為閘極堆疊及其他積體電路結 強的性能,且僅對現右制& 再故供增
現有製程和處理腔室做小幅修改。 【圖式簡單說明】 第 1 圖係使用 ^匕 BB ι,ττ λ. , . »yf /-ν 〇 吵化瑪閉極電極層之MOS閘極堆查的剖 面圖。 第2圖不出發化鎮和鎮之閘極電極層所需要的深寬比 曲線圖。 第3圖係使用具有氮化鎢阻障層之鎢閘極電極層的 MOS閘極堆疊剖面圖。 第4圖係可根據本發明用來濺射鎢之濺射腔室的概要 剖面圖。 第5·圖之曲線圊顯示出鎢的電阻率對於交替使用氬氣 及氣氣做為減射工作氣體進行鶴滅射沉積的依賴性。 第6圖之曲線圖顯示薄層電阻率對於交替使用氬氣及 乳氣做為溽射工作氣體在氮化鎢上濺射沉積鎢的依賴性。 【主要元件符號說明】 12 200926300
10 ' 12 源極/汲極區 16 閘極氧化層 20 多晶矽層 24 氮化矽 28 間隙壁 30 、 32 、 46 、 100、 102、 42 氮化鎢阻障層 50 濺射腔室 54 中央軸 58 隔離器 62 氬氣源 66 磁控管 70 外部磁極 74 支桿 80 台座 84 RF功率源 90 氮氣源 14 石夕層 18 ' 40 閘極堆疊 22 矽化鎢層 26 S/ D 孔 114 > 116 ' 118 曲線 44 鎢通孔層 52 真空腔室 56 鎢靶材 60 DC功率源 64、92、112 質流控制器 68 内部磁極 72 手臂 76 馬達 8 2 晶圓 86 電容耦合電路 110 氪氣源 13

Claims (1)

  1. 200926300 十、申請專利範圍: 1. 一種濺射沉積在一積體電路中之鎢結構的方法,包含: 提供一電漿濺射腔室,其包含一鎢靶材及一台座,以 於該靶材相對處支撐欲濺射沉積的一基材;以及 一第一步驟,係通入氪氣至該腔室内,並且將激發該 氪氣成為一電漿,以沉積厚度低於50奈米的鎢層在該基材 上0 2. 如申請專利範圍第1項所述之方法,其中該厚度低於 35奈米。 3. 如申請專利範圍第1項所述之方法,其中該厚度大於 20奈米。 4. 如申請專利範圍第1至3項任一項所述之方法,更包含 ^ 一居先的第二步驟,係通入氬氣至該腔室内並將其激發成 一電漿,同時也通入氮氣至該腔室内,以在該基材上沉積 一氮化鎢層,其中該鎢層係沉積在該氮化鎢層上。 5. 如申請專利範圍第4項所述之方法,其中在該第一步驟 中通入該腔室内的氬氣比在該第二步驟中通入該腔室内的 氩氣要少。 14 200926300 6. —種濺射沉積一鎢結構以形成一 Μ O S結構内之閘極堆 疊的方法,包含: 在具有一鎢靶材的一電漿濺射腔室内放置一基材,該 基材的表面上具有一多晶矽層,該多晶矽層覆於一閘極氧 化層上,且該閘極氧化層覆於一矽層上; 一第一步驟,係通入一濺射工作氣體及氮氣至該腔室 内,以在該多晶矽層上沉積一氮化鎢層;以及 g —第二步驟,係通入氪氣至該腔室内,以在該氮化鎢 層上沉積一鎢層。 7. 如申請專利範圍第6項所述之方法,其中該鎢層的厚度 不大於5 0奈米。 8. 如申請專利範圍第7項所述之方法,其中該厚度不大於 35奈米。 φ 9. 如申請專利範圍第7項所述之方法,其中該厚度不大於 20奈米。 10. 如申請專利範圍第6至9項任一項所述之方法,其中 該氮化鎢層沉積期間的濺射工作氣體包含氬氣。 11. 如申請專利範圍第10項所述之方法,其中在該第一步 15 200926300 # 驟中通入該腔室内的氬氣比在該第二步驟通入該腔室内的 氬氣要少。 12. —種鎢濺射腔室,包含: 一真空腔室,其設置在一中央軸周圍,適於安裝一平 面鎢靶材,並且該平面鎢靶材與該真空腔室電氣隔離,以 及可利用一電源供應器偏壓該平面鎢靶材; 一台座,用以於該靶材的相對處支承一欲濺射塗佈之 圓形晶圓, 一磁控管,可在與該台座相反的該靶材一側上繞著該 中央軸旋轉; 一氬氣源,選擇性連結至該真空腔室; 一氪氣源,選擇性連結至該真空腔室;以及 一氮氣源,選擇性連結至該真空腔室。
    13.如申請專利範圍第12項所述之濺射腔室,更包含一磁 控管,可在與該台座相反的該靶材一側上繞著該中央軸旋 轉。 16
TW097130086A 2007-08-20 2008-08-07 Krypton sputtering of thin tungsten layer for integrated circuits TW200926300A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/841,205 US7790604B2 (en) 2007-08-20 2007-08-20 Krypton sputtering of thin tungsten layer for integrated circuits

Publications (1)

Publication Number Publication Date
TW200926300A true TW200926300A (en) 2009-06-16

Family

ID=40378430

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097130086A TW200926300A (en) 2007-08-20 2008-08-07 Krypton sputtering of thin tungsten layer for integrated circuits

Country Status (3)

Country Link
US (2) US7790604B2 (zh)
TW (1) TW200926300A (zh)
WO (1) WO2009025718A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701347B (zh) * 2015-10-22 2020-08-11 美商應用材料股份有限公司 用於鎢膜之低阻抗物理氣相沉積的系統及方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7790604B2 (en) * 2007-08-20 2010-09-07 Applied Materials, Inc. Krypton sputtering of thin tungsten layer for integrated circuits
WO2010004890A1 (ja) * 2008-07-11 2010-01-14 キヤノンアネルバ株式会社 薄膜の成膜方法
US8987126B2 (en) * 2012-05-09 2015-03-24 GlobalFoundries, Inc. Integrated circuit and method for fabricating the same having a replacement gate structure
JP2018518690A (ja) * 2015-05-27 2018-07-12 サン−ゴバン パフォーマンス プラスティックス コーポレイション 導電薄膜コンポジット
US12191198B2 (en) * 2020-08-25 2025-01-07 Applied Materials, Inc. Low resistivity tungsten film and method of manufacture
CN115679272A (zh) * 2021-07-26 2023-02-03 北京北方华创微电子装备有限公司 一种物理气相沉积制备金属薄膜的方法
CN114196928A (zh) * 2021-12-01 2022-03-18 合肥工业大学 一种具有优异抗等离子体辐照性能的钨涂层及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4336118A (en) 1980-03-21 1982-06-22 Battelle Memorial Institute Methods for making deposited films with improved microstructures
US4768468A (en) * 1987-05-26 1988-09-06 Ube Industries, Ltd. Method of controlling a fluidized bed boiler
US4786468A (en) 1987-06-04 1988-11-22 Battelle Memorial Institute Corrosion resistant tantalum and tungsten alloys
US5202008A (en) * 1990-03-02 1993-04-13 Applied Materials, Inc. Method for preparing a shield to reduce particles in a physical vapor deposition chamber
US5633199A (en) * 1995-11-02 1997-05-27 Motorola Inc. Process for fabricating a metallized interconnect structure in a semiconductor device
US6077779A (en) * 1998-05-22 2000-06-20 Taiwan Semiconductor Manufacturing Company Multi-step deposition to improve the conformality of ionized PVD films
US6661096B1 (en) 1999-06-29 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Wiring material semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US6200433B1 (en) * 1999-11-01 2001-03-13 Applied Materials, Inc. IMP technology with heavy gas sputtering
US6814814B2 (en) * 2002-03-29 2004-11-09 Applied Materials, Inc. Cleaning residues from surfaces in a chamber by sputtering sacrificial substrates
US6709553B2 (en) * 2002-05-09 2004-03-23 Applied Materials, Inc. Multiple-step sputter deposition
US20040214417A1 (en) 2003-03-11 2004-10-28 Paul Rich Methods of forming tungsten or tungsten containing films
US8460519B2 (en) 2005-10-28 2013-06-11 Applied Materials Inc. Protective offset sputtering
US8101444B2 (en) * 2007-08-17 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7790604B2 (en) * 2007-08-20 2010-09-07 Applied Materials, Inc. Krypton sputtering of thin tungsten layer for integrated circuits
US20090220777A1 (en) * 2008-03-03 2009-09-03 Martin Sporn Sputter Deposition Method, Sputter Deposition System and Chip

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701347B (zh) * 2015-10-22 2020-08-11 美商應用材料股份有限公司 用於鎢膜之低阻抗物理氣相沉積的系統及方法

Also Published As

Publication number Publication date
US20100330795A1 (en) 2010-12-30
WO2009025718A1 (en) 2009-02-26
US7790604B2 (en) 2010-09-07
US20090053882A1 (en) 2009-02-26
US8216933B2 (en) 2012-07-10

Similar Documents

Publication Publication Date Title
JP7704758B2 (ja) ボトムアップ間隙充填のための誘電体層上へのタングステンの選択的堆積の方法
TW200926300A (en) Krypton sputtering of thin tungsten layer for integrated circuits
US7071086B2 (en) Method of forming a metal gate structure with tuning of work function by silicon incorporation
JP4228560B2 (ja) キャパシタ素子及びその製造方法
US20070059502A1 (en) Integrated process for sputter deposition of a conductive barrier layer, especially an alloy of ruthenium and tantalum, underlying copper or copper alloy seed layer
WO1998054377A2 (en) Stress tuned tantalum and tantalum nitride films
US5915204A (en) Method of manufacturing a semiconductor device including a metal silicide layer
US8110861B1 (en) MIM capacitor high-k dielectric for increased capacitance density
TWI787702B (zh) 使用pvd釕的方法與裝置
US6589866B1 (en) Metal gate with PVD amorphous silicon layer having implanted dopants for CMOS devices and method of making with a replacement gate process
CN101461043A (zh) 半导体装置及半导体装置的制造方法
TWI467067B (zh) 改善間隙填充窗的銅表面電漿處理方法
US9406558B2 (en) Cu wiring fabrication method and storage medium
US9257291B2 (en) Method for forming a silicide layer at the bottom of a hole and device for implementing said method
JPH11168212A (ja) 半導体装置
JP2004270035A (ja) タングステン又はタングステン含有薄膜を形成する方法
US7291555B2 (en) Methods of forming a reaction product and methods of forming a conductive metal silicide by reaction of metal with silicon
CN1992261A (zh) 包括金属绝缘体金属电容器的集成电路及其制造方法
JP4734864B2 (ja) スパッタリング方法