TW200906263A - Circuit board and method for manufacturing the same - Google Patents
Circuit board and method for manufacturing the same Download PDFInfo
- Publication number
- TW200906263A TW200906263A TW097119200A TW97119200A TW200906263A TW 200906263 A TW200906263 A TW 200906263A TW 097119200 A TW097119200 A TW 097119200A TW 97119200 A TW97119200 A TW 97119200A TW 200906263 A TW200906263 A TW 200906263A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- circuit board
- inter
- manufacturing
- layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
- H01L21/481—Insulating layers on insulating parts, with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
- Y10T156/1062—Prior to assembly
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24893—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including particulate material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
200906263 九、發明說明: 【發^明所眉拉:術"領】 發明領域 本發明係有關於具有為安裝半導體等零件而設的孔穴 5構造之多層電路基板的製造方法及電路基板。 t先前技術3 發明背景 近年來’隨著電子機器的小型薄型化及高機能化的發 展,對構成電子機器之電子電路的電路基板也要求其具有 10高度的配線容納性。特別是在提高安裝密度上,在稱作主 機板之多層印刷配線板上再安裝已安裝有半導體等零件之 電路基板的形態正在增加。 又,在行動電話或數位相機等小型電子機器,或與RF 等各種模組或LED相關之電子零件的安裝上,對具有可降 15低電子零件安裝後之安裝電路板的高度之孔穴構造之多層 電路基板更加注意’且,通稱為LTCC(Low Temperature Co-fired Ceramics)之低溫燒結積層陶瓷基板或由樹脂成形 之立體電路基板等具孔穴構造或零件内藏構造之多層電路 基板也受到注目。 20 第10A圖係顯示習知陶瓷製電路基板之截面圖。習知 LTCC等陶瓷基板的截面構造為第10A圖所示之多層電路基 板’係積層多片在陶瓷材料形成有成為配線導體或所鑽的 孔洞或孔穴部之開口之綠片燒結而成。此時,通常低溫燒 結陶兗是在900 C以下燒結,而玻璃陶曼基板則是在1 5 200906263 以下燒結。 又,第10B圖係顯示習知樹脂製電路基板之截面圖。習 知樹脂成形之立體型多層電路基板如第1 〇B圖所示,樹脂成 形一般是在下側的基板52上形成鑄模樹脂層51且用模具等 5熱溶融該樹脂’並在其表面藉由鑛敷形成配線電路。 然而,上述陶瓷製基板即使是低溫燒結陶瓷,也必須 以900°C左右的高溫燒結,因此會影響綠片的收縮,如此不 易確保尺寸精度及電路之精度。再者,包含孔穴構造的形 成,製造前置時間會變長,且製造成本也會比較高。 10 又,當為藉由樹脂成形形成孔穴構造之多層電路基板 時,若在成形前形成導通孔,則導通孔會因為成形時之樹 脂的流動而變形,而有可能發生電路間絕緣低劣或短路。 因此,在全層為内通孔(IVH)構造之層間連接的技術中,會 有製程上或構造上的問題。為解決該問題,也考量過在樹 15脂成形後設置非貫通孔或貫通孔,且藉由導電性鍍敷或導 電物質形成導通孔的方法,但不易對應於小直徑孔,且不 易實現近年來要求的細微圖案。 又,上述陶瓷基板或樹脂成形之電路基板的膨脹係數 和安裝搭載基板之主機板(多層印刷配線板等)的膨脹係數 20的值很不相同,在將該等基板安裝於主機板時,會受到種 種限制。 因此,過去曾開發透過預浸片等接著層積層實質上與 做為主機板之多層印刷配線板使用相同材料之多數電路基 板且具有孔穴構造之多層電路基板。另,與本申請發明相 200906263 關之習知技術文獻資訊有例如專利文獻1、專利文獻2。 然而,上述習知使用預浸片之多層電路基板雖可確保 電路基板間之接著強度,但在加熱加壓該電路基板時,會 發生樹脂從接著層之預浸片流出至孔穴内部的情況,也有 5可能發生將零件安裝於孔穴時的不良情形,與前述樹脂成 形之電路基板相同,由於發生樹脂流動的情形,故要IVH 連接全層在構造上及製造製程上極為困難。 【專利文獻1】特開平9-199824號 【專利文獻2】特開2007-59844號 10 【每^明内容】 發明揭示 本發明之電路基板之製造方法包括下列步驟:作成在 基板具有開口部且在表層形成有電路之上側基板;作成在 表層形成有電路之下側基板;作成具有開口部且具有在貫 15通孔填充有導電性膏之導通孔之基板間連接片;及積層見 加熱加壓下側基板、基板間連接片與上側基板。基板間速 接片之材料為在載體薄膜上形成有包含無機物填料與熱硬 化性樹脂且不含芯材之接著層者。藉此,不用經過燒姑少 驟或樹脂成形步驟,即可形成凹狀之孔穴部,且可高效率 地製造具有具㊄度層間連接可靠性之全層IVH構造之電路 基板。 又,本發明之電路基板之構造中,基板間連接片之開 口由雷射加工形成,且前述開口部之端面形成為由填料兴 改變性質後之熱硬化樹脂所構成之變質層,藉此可防土樹 200906263 脂從基板間連接片之端面流出,同時可防止導通孔 «塌等變形,並可防止從外部吸濕。藉此可維持(提 咼溫高濕下之電絕緣性。 而 又’本發明之電路基板之構造中,絕緣覆膜層係散布 5於上側基板及下側基板與基板間連接片積層接著之側的 面,形成為凸狀之絕緣覆膜層,且前述凸狀之絕緣覆膜層 被壓入前述基板間連接片之接著層,藉此,可提高對基板 間連接片之錨定效果,且防止樹脂流出及形成於基板間連 接片之導通孔的變形等,且可更加提高上側基板與下側基 10 板之層間的接者強度。 圖式簡單說明 第1A圖係顯示本發明實施形態1之電路基板的製造方 法之電路基板的截面圖。 第1B圖係顯示本發明實施形態1之電路基板的製造方 15 法之電路基板的截面圖。 第1C圖係顯示本發明實施形態1之電路基板的製造方 法之電路基板的截面圖。 第1D圖係顯示本發明實施形態1之電路基板的製造方 法之電路基板的截面圖。 20 第1E圖係顯示本發明實施形態1之電路基板的製造方 法之電路基板的截面圖。 第2A圖係顯示本發明實施形態1之電路基板的製造方 法之電路基板的截面圖。 第2B圖係顯示本發明實施形態1之%路基板的製造方 200906263 法之電路基板的截面圖。 第3A圖係顯示本發明實施形態1之上側基板的製造方 法之電路基板的截面圖。 第3 B圖係顯示本發明實施形態1之上側基板的製造方 - 5 法之電路基板的截面圖。 第3 C圖係顯示本發明實施形態1之上側基板的製造方 法之電路基板的截面圖。 第3 D圖係顯示本發明實施形態1之上側基板的製造方 法之電路基板的截面圖。 10 第3E圖係顯示本發明實施形態1之上側基板的製造方 法之電路基板的截面圖。 第3 F圖係顯示本發明實施形態1之上側基板的製造方 法之電路基板的截面圖。 第4 A圖係顯示本發明實施形態1之上側基板的製造方 15 法之電路基板的截面圖。 第4 B圖係顯示本發明實施形態1之上側基板的製造方 法之電路基板的截面圖。 第4C圖係顯示本發明實施形態1之上側基板的製造方 法之電路基板的截面圖。 20 第4D圖係顯示本發明實施形態1之上側基板的製造方 法之電路基板的截面圖。 第5 A圖係顯示本發明實施形態1之下側基板的製造方 法之電路基板的截面圖。 第5 B圖係顯示本發明實施形態1之下側基板的製造方 9 200906263 法之電路基板的截面圖。 第5 C圖係顯示本發明實施形態1之下側基板的製造方 法之電路基板的截面圖。 第5 D圖係顯示本發明實施形態1之下側基板的製造方 5 法之電路基板的截面圖。 第6A圖係顯示本發明實施形態1之連接片的製造方法 之電路基板的截面圖。 第6B圖係顯示本發明實施形態1之連接片的製造方法 之電路基板的截面圖。 10 第6C圖係顯示本發明實施形態1之連接片的製造方法 之電路基板的截面圖。 第6D圖係顯示本發明實施形態1之連接片的製造方法 之電路基板的截面圖。 第6E圖係顯示本發明實施形態1之連接片的製造方法 15 之電路基板的截面圖。 第6F圖係顯示本發明實施形態1之連接片的製造方法 之電路基板的截面圖。 第6G圖係顯示本發明實施形態1之連接片的製造方法 之電路基板的截面圖。 20 第6H圖係顯示本發明實施形態1之連接片的製造方法 之電路基板的截面圖。 第7A圖係顯示本發明實施形態1之連接片的製造方法 之電路基板的截面圖。 第7B圖係顯示本發明實施形態1之電路基板的製造方 10 200906263 法之電路基板的截面圖。 第8A圖係顯示本發明實施形態2之電路基板的製造方 法之電路基板的截面圖。 第8B圖係顯示本發明實施形態2之電路基板的製造方 5 法之電路基板的截面圖。 第8C圖係顯示本發明實施形態2之電路基板的製造方 法之電路基板的截面圖。 第9圖係顯示本發明實施形態2之電路基板的截面圖。 第10A圖係習知陶瓷製電路基板的截面圖。 10 第10B圖係習知樹脂製電路基板的截面圖。 C資:方式】 用以實施發明之最佳形態 (實施形態1) 本實施形態中,先說明本發明之基本構造,再說明購 15成本發明之要素與其他事例。第1E圖係本發明電路基板的 截面圖。在積層基板之下側基板2上重疊構成具有孔穴 積層基板之上側基板1。 第一先說明基本的製造製程。第1A圖〜第1£圖、第2A 圖、第2B圖係顯示本發明實施形態丨之電路基板的製造方法 20之電路基板的截面圖。首先,如第1A圖所示,製作準備在 表層形成有電路之上側基板1與下側基板2。上側基板丨與下 側基板2都具有在貫通孔23填充有導電性膏24之導通孔,透 過導通孔層間連接兩面表層的電路。接著,如第16圖所示, 製作準備在貫通孔填充有導電性膏24之基板間連接片3。此 11 200906263 時基板間連接片3之絶緣樹脂為半硬化之b階段狀雖。 上述上側基板1及基板間連接片3分別為在包含其中央 部之領域裡具有一定面積之開口部5、開口部6之構造。具 有接著層4之基板間連接片3由與上側基板1及下側基板2不 5同的材料構成。又,基板間連接片3具有在形成於B階段狀 態之基板材料的貫通孔填充有導電性膏之導通孔,且具有 基板之接著與層間之電連接的功能。另,關於上側基板1、 下側基板2、基板間連接片3的構造及準備該等之製造方法 則在後述詳細說明。 1〇 接著,如第1C圖所示’依序積層下側基板2、基板間連 接片3、上側基板1,且加熱加壓(真空熱壓)之,使其成形硬 化,而透過基板間連接片3接著下側基板2與上側基板1,而 如第1D圖所示形成多層電路基板10。上侧基板1之開口部5 及基板間連接片3之開口部6在同一位置上下以大致相等的 15 大小構成,而成為電路基板10之孔穴11的部分。 接著,如第1E圖所示,在上側基板1與下側基板2表面 之連接電極等一部分的電路圖案以外的領域選擇性地形成 作為絕緣覆膜層之防焊漆7’且在其後露出的導體施以鍍鎳 及鑛金。即,在上侧基板1與下側基板2表面的一部分以外 2〇 的領域選擇性地形成絕緣覆膜層之步驟後,進行在露出的 前述表面形成鍍金層之步驟。 另,本事例中,雖然在第1E圖所示之步驟中進行防焊 漆7的形成,但亦玎在第1A圖之準備步驟中形成,其詳細情 形在後述。 12 200906263 另苐ic圖之熱壓法的加熱加壓的步驟因為有門 特別是在上側宜透過第2A圖所示之緩衝材 不之SUS板8b炎著來進行。緩衝材料8為表 層8a之石夕膠或丁基橡膠等較適合。 吳 5 上述緩衝材料8在真空熱壓裝置升溫的過程中會流 動’且如第2B圖所示,會加壓注入開口部5、6之空洞部(孔 穴11),且均勻地加壓被積層物整面。又,亦可使用在脫模 層8a與石夕膠或丁基橡膠等之間有流動性材料之緩衝材料。、 又,亦可利用具有與開口部5、6之容積大致相等體積之凸 10部的模型來加熱加壓。 第二則針對第1A圖之步驟中所準備之上側基板丨的構 造與製程在以下說明。第3A圖〜第3F圖、第4A圖〜第4C圖係 顯示本發明實施形態1之上側基板的製造方法之電路基板 的截面圖。首先,第3A圖中,21是3〇〇><25〇111111、厚度約1〇〇 15 之作為B階段狀態之基板材料之預浸片(以下稱預浸 體),係使用例如在玻璃織布之基材含浸有熱硬化性環氧樹 脂之複合材料等,且亦可使用在被稱作主機板之印刷配線 板。脫模薄膜22a、22b為在其中一面塗上Si系脫模劑之厚 度約12# m之塑膠片,例如使用聚對苯二甲酸乙二酯。 2〇 接著’如第3B圖所示’在兩面接著有脫模薄膜22a、22b 之預浸體21的預定處利用雷射加工法等形成貫通孔23。接 著’如第3C圖所示,在貫通孔23填充導電性膏24。填充方 法是利用印刷機(未圖示)將導電性膏24直接印刷在脫模薄 膜22上來進行。此時,脫模薄膜22扮演著印刷掩模的角色 13 200906263 跟防止預次體21表面被污染的角色。 接著’如第3D圖所示,從預浸體21兩面剝離脫模薄膜 22。接著’如第3E圖所示’積層成用金屬箔25a、25b來夹 持預浸體21。接著,如第3F圖所示,以熱壓法加熱加壓整 面,使預浸體21硬化。此時,會壓縮導電性膏24,且電連 接兩面的金屬箔25a與金屬箔25b。 接著,如第4A圖所示,得到選擇性地蝕刻鋼箔等金屬 箔25a與金屬箔25b而形成有電路圖案26之2層電路基板 2〇。然後,如第4B圖所示,在包含中央部之領域中形成一 定面積(lOmmxlOmm)之開口部5。開口部5的形成方法有在 第4A圖之步驟中選擇性地蝕刻中央部的金屬箔25a、25b後 用雷射加工來切斷除去的方法,或用模具穿鑿加工的方 决,或者用端銑刀進行起槽加工的方法等。 另,亦可以形成有開口部5之上側基板1做為第1A圖之 步驟中所準備的基板,但更理想的形態是如第4C圖所示, 以形成有作為絕緣覆膜層之防焊漆7者作為上側基板1 ,且 在第1C圖之步驟中積層該基板的方法。該方法的優點除了 上側基板1在平面形態之階段中形成防焊漆以確保製造步 驛上的容易性或生產性以外,也可採用以下說明的形態。 第4D圖係顯示放大其主要部分的截面圖。如圖所示, 在作為上側基板1之電路基板20圖式上側的連接電路等電 袼圖案2 6以外的大致領域上形成作為絕緣覆膜層之照片顯 像型(照片)之防焊漆7。作為電路基板之功能至少可由形成 防焊漆7來滿足,但最好是在開口部5的端面也形成防焊漆 14 200906263 7a。將防焊漆塗在開口部5端面可用靜電塗布、輥塗、浸塗 等方法來進行。 再者,在與基板間連接片3相接的面(圖式下側),在未 形成基板間連接片3之導通孔的部分,以點的形態形成直徑 5約50〜100#m之凸狀的防焊漆7b。又,在開口部5的邊端進 來的預定範圍裡形成防焊漆7c。防焊漆7&可防止從端面吸 濕’同時防止產生自基板材料端面的灰塵。防焊漆几可防 止對基板間連接片3之錨定效果與形成於基板間連接片3之 導通孔的變形等’且可與防焊漆7c —起防止樹脂從基板間 10 連接片3流出。 上述的說明是上側基板1 (圖式下側/接觸面)中者,在下 側基板2與基板間連接片3相接的面也宜形成凸狀的防焊漆 7b。但,當下側基板2未設置開口部時,則不需要防焊漆%。 藉由該防焊漆7b可對應第1C圖之步驟中上侧基板〗、下 15側基板2之熱膨脹不同導致基板間連接片3的變形,並可維 持上側基板1、下側基板2之導通連接。特別是在不含織布 或不織布等芯材之基板間連接片3中,凸狀防焊漆7b的存在 是有效的’藉由比導通地用電路圖案的直徑小的直徑來形 成可提高效果,且藉由凸狀防焊漆7b的存在,可提高基板 2〇間連接片3與上側基板1、下側基板2之接著強度。 另,第4D圖中,圖式上側的防焊漆7的形成由適當的曝 光量來進行,相對於此,圖式下面的防焊漆7b則宜在過度 曝光條件下進行。藉此,可將凸狀的防焊漆7b形成為台形 或楔形。因此,藉由將凸狀的防焊漆7b壓入基板間連接片3 15 200906263 的接著層’可進一步提高完全嵌入而不會動的錫定效果。 又,由於構成基板間連接片3之接著層4為低流動性, 且上側基板1、下側基板2為完全硬化之c階段狀態之基板, 故必須更加提高層間之接著強度。此時,特別是使構成凸 5狀的防焊漆7b的樹脂與接著層4中的樹脂為同一系統,對接 著的強度更具效果。 又,通常防焊漆的形成步驟在曝光、顯影後有藉由加 熱進行之真硬化或後UV硬化的步驟,但本實施形態之防焊 漆亦可在曝光後僅停留在顯影,且由基板間連接片3與上側 1〇基板1、下側基板2之熱壓的步驟兼具上述真硬化。此時的 優點為接著層4中的樹脂與凸狀之防焊漆中的樹脂成分的 炫融接σ會提尚’特別是當兩樹脂為同一系統時,可更提 高層間之接著強度。 15 接著針對下側基板2之構造與製造製程做說明。即, 針對第1Α圖之步驟中所準備之下側基板2之構造與製程在 以下說明。 第5Α圖〜第5D圖係顯示製造方法之下側基板的截面 20 4A圖首第先二第Γ所示,準備利用第3A圖〜第聲^ ^ 圖之步驟所形成之2層電路基板20。接著,準備 個㈣之製造方㈣製狀預浸㈣兩 與預如第5B圖所示,將該等,即金屬落35 基才載置於定位機台(未圖示)上,且在其上積層電路 乍為内層用核心基板,再積層預浸體31、金屬箔35。 200906263 而作成暫時接著該等而固定而成之積層構造物。 接著如第5C圖所示,以熱壓法加熱加壓整面使上述積 層構造物成形硬化,並接著預浸體31與金屬箔35及電路美 板20而形成多層構造。此時,導電性膏34會被壓縮,且^ ' 5裡兩面之金屬箔35會藉由導電性膏34而與内層之電路基板 1〇的電路圖案電連接。然後,如第5D圖所示,藉由轴刻等 選擇性地除去金屬f|35而形成電路圖案36,且完成4層之多 層電路基板30。 另,當欲進行4層以上之多層化時’只要以4層以上之 1〇多層電路基板為内層用核心基板反覆上述步驟即可。 又,其他事例也有透過兩片在表層有電路之雙面或多 層配線基板(包含本發明之電路基板)與具有在貫通孔填充 有導電性膏之層間連接用導通孔之預浸體作為多層電路基 板的情況。 又,表層的電路也可藉由由導電性鍍敷所形成之導通 孔與作為核心基板之内層的電路基板1〇層間連接而構成多 層配線基板。作為核心基板之内層基板亦可藉由由導電性 錢數所形成之導通孔進行表裏或層間連接。特別是藉由採 2〇用具有貫通孔、鍍敷穿孔之基板,可提高散熱性。 逢接著,針對基板間連接片3之構造與製程做說明。即, =對第IB ®之步驟中所準備之基板間連接片3之構造與製 %在以下說明。第6A圖〜第6H圖係顯示製造方法之基板間 連接片3的截面圖。 如第6A圖所示,準備在載體薄膜42上形成有厚度約1〇〇 17 200906263 之(多功能)有機系接著層4123〇〇x25〇mm尺寸的片材 料。另,接著層41的厚度可從3〇〜3〇〇//111之範圍内選擇。 本發明人確認了使用SOem、l〇〇“m、2〇〇ym的情況後, 5 10 15 20 因應零件女裝後零件的高度,在本實施形態中,針對接著 層41的厚度為約100 的狀況來說明。 片材料的構造是在作為載體薄膜422PET(聚對苯二曱 i夂乙—S旨)上形成以高含有率填充有填料之熱硬化性樹脂 層作為接著層4卜具體而言’將作為填料之二氧化石夕或銘 等無機物⑽雜55〜9Gwt%之魏樹脂混合,而並未使用 作為芯材之玻璃織布等基材。 n u π狄愤厚度万向的熱膨脹係數較普通的玻 ,氧積層板的熱膨脹係數低,特別是本實施形態之片材 '旱度方向較玻璃轉移溫度低之狀態下的熱膨脹係數d 馬,且上側基板1、 Γ ^ ▲板2的材枓之玻璃布環 t的預次片之厚度方向的熱膨脹係數d為65ppm/ 片材料由於以高比例填充有填料故為低流動性, 確保低流動性,亦刊應所需以橡膠系材料。 成4:’如第6B圖所示’在片材料包含中央部的領域形 之處理^積之開WW。.部6的形成考量到製造步驟中 处里且在有載體薄膜42存在時進行。 之 且 用 用模具進行•工,更理的形成可利 之。特 〜的疋利用雷射加功斷除去 包含^如本實施形態之接著層41以環氧樹脂為主劑, 波長94了以上之二氧化俺等作為填料時,利 .〜心㈣的碳氣雷射來切斷除去可抑制切斷截 18 200906263 面樹脂的流動。其結構是雷射的加工能量被接著層41中的 填料吸收且轉換成熱’藉此改變環氧的性質,且由作為核 心之填料與改變性質後的熱硬化性樹脂構成之變質層會沿 著切斷截面形成。 5 藉此,在第1D圖之步驟中加熱加壓時,可防止樹脂從 基板間連接片3之端面流出,同時可防止導通孔内部崩塌等 變形。又,切斷截面藉由雷射加工熱使加工面變質,可防 止從外界吸濕。藉此,可維持高溫高濕下電絕緣性或提高 之。再者’藉由填料或樹脂成分從開口部6的端面脫落等, 10 可防止垃圾的產生。 又,開口部6的面積宜較第4B圖之步驟中形成的上側基 板1的開口部5的面積大。若開口部5是一邊為A(mm)的正方 形,則開口部6就是一邊為(A+a)(mm)的正方形,a的值宜 設定為A的〇.5〜1_〇〇/。。例如,當開口部5是一邊為1〇111〇1的正 15方形,則開口部6就以50〜的範圍形成為較開口部5 大。藉此,可確保相對於樹脂從基板間連接片3流出之餘 隙’同時形成於前述上側基板丨之開口部5的端部之防焊漆 7C嵌合於該餘隙,如此具有防止樹脂從基板間連接片3流出 的效果。 2〇 接者,如第6C圖所示,在片材料之載體薄膜42的相反 側疊《脫模薄膜42a。另脫模薄膜心也可疊合在包含片 材^之栽體薄膜42上的兩面,但本實施形態是採用在單面 疊口的方法。脫模薄膜42a為在其中-面塗上Si系脫模劑之 厚度約12㈣的塑膠片,例如使用聚對苯二甲酸乙二醋。 19 200906263 接著,如第6D圖所示,剝離載體薄膜42。接著,如第 6E圖所示’在已剝離載體薄膜42的面藉由真空疊合裝置在 真空狀態下疊合脫模薄膜42b,藉此如圖所示在開口部6形 成脫模薄膜42a、42b相接觸之接觸部45。 5 另,真空疊合裝置具有疊合滾輪(未圖示),藉此可一面 加熱加壓脫模薄膜42a、42b,一面疊合於片材料。此時, 在本實施形態中,由於在真空狀態下疊合,故脫模薄膜之 接觸部45會凹陷在開口部6内,且該部分不必藉由疊合滾輪 來加熱加壓,僅藉真空壓即可保持相接觸之狀態。藉此, 10在後述第6H圖所示之步驟中可輕易地進行脫模薄膜42a、 42b之剝離。 再者,由於在開口部6設置接觸部45,故可提高接著層 41的剛性,且可輕易地進行後步驟之雷射孔洞加工或膏料 填充等步驟中片材料之處理。 15 另,舉使用具有疊合滚輪之真空疊合裝置為例,但亦 可使用真空加壓裝置將脫模薄膜疊合於片材料。此時也是 八要在真空狀態下進行即可在開口部6設置接觸部45。 又,在上述第6D圖中,在暫時剝離載體薄膜42後在第 6E圖之步驟中疊合脫模薄膜42b之步驟的用意是為了形成 2〇真空疊合後的接觸部45。除了提高前述處理性以外為了 在後步驟之Φ射孔洞加工巾作為雷射加工上最適當的條 件’而在兩面疊合同性質材料之脫模薄膜42a 、42b。 接著’如第6F圖所示’在開口部6以外的領域利用雷射 加工法等形成貫通孔43。接著,如第6G圖所示,在貫通孔 20 200906263 43填充導電性膏44。填充方法實質上與第3C圖所示之步驟 相同。接著,如第6H圖所示,從片材料上下剝離脫模薄膜 42a、42b ’完成基板間連接片3。 以上的說明中,第1圖係顯示透過所完成之基板間連接 5片3積層上側基板1、下側基板2的例子,但亦可採用稍微不 同的方法。第7A圖〜苐7B圖係顯示本發明實施形態1之連接 片不同的製造方法之電路基板的截面圖。如第7八圖之連接 片的截面圖所示,準備僅剝離裡面的脫模薄膜似且維持脫 模薄膜42a疊合於表面之狀態之基板間連接片3。接著,如 H)第7B圖所示’以具有脫模薄膜42a的面之相反面為接觸面將 基板間連接片3定位於下側基板2上且積層之,且暫時壓著 多數個點。然後在真空狀態下利用疊合 該製造方法的用意是為了防止因為本實施^面之基板 間連接片3為低流動性且剛性高,故在以多數個點暫時壓著 時’在熱壓之步驟中會有位置偏移的可能性而進行的。由 於有脫模薄膜42a存在,故可維持所填充之導電性膏的狀 態,同時可將包含開口部6端部之基板間連接片3整面均句 地暫時壓著於下側基板2。然後,剝離脫模薄膜仏,且將 上側基板丨積層於基板間連接片3上,並經過與第_ 20所示之步驟同樣的步驟完成電路基板。 又,除了藉由真空疊合暫時壓著整面的方法以外亦可 藉由熱壓均勾地暫時壓著整面。此時,脫模薄膜仏除了保 濩所填充之導電性膏以外,亦可扮演作為熱壓時之 膜的角色。 得 21 200906263 另,基板間連接片3之構造亦可為在表層具有 之樹脂層的構造。該構造亦可在載體薄膜42上準備樹脂 層、接著層41、樹脂層3層構造的片材料,且經過與第& a 圖〜第6H圖同樣的步驟來形成。又,亦可利用具有樹脂層之 5脫模薄膜,在第6C圖〜第6E圖之步驟中,藉由加熱加壓將 樹脂層轉寫於接著層41來形成。 藉由上述構造,可提高基板間連接片3與上側基板i ' 下側基板2之接著強度。特別是當將樹脂層設為與構成上側 基板1、下側基板2之基板材料的樹脂相同系統,更具效果。 10又,藉由組合該構造與前述凸狀防焊漆7c之構造,亦可更 南效果。 (實施形態2) 接著,以下說明本發明實施形態2之電路基板的製造方 法。本實施例中,基本構造與實施形態丨相同,在積層基板 15之下側基板2上重疊有具有孔穴11之積層基板之上側基板 1。第8A圖〜第8C圖係顯示本發明實施形態2之電路基板的 製造方法之電路基板的截面圖。首先,如第8A圖所示,準 備經由實施形態1之第4A圖所形成之電路基板2〇與經由第 6H圖之步驟所形成之基板間連接片3。 20 接著,在剝離基板間連接片3其中一面的脫模薄膜42b 後,如第8B圖所示,形成在作為上側基板1之電路基板20 積層接著有基板間連接片3之基板13。接著,如第8C圖所 示利用起槽加工或衝孔在基板13包含中央部之領域形成 一疋面積之開口部9。接著剝離基板13之脫模薄膜42a。然 22 200906263 後,以該基板之基板間連接片3相接之方式,將該基板積層 於下側基板2。圖式中,是將上側基板1翻過來的積層。以 下的步驟與第1D圖以後的步驟同樣地進行。 本實轭形悲之電路基板之製造方法有下列優點。藉由 5使不具芯材之基板間連接片3與C階段狀態之上側基板!接 著,可輕易地進行製造製程中之處理。又,由於可在同一 步驟形成基板間連接片3與上側基板丨之開口部,故可提高 生產性。再者,與第7圖之事例相同,由於可將上側基板i 整面暫時壓著於具有脫模薄膜42a之基板間連接片3,故可 10防止熱壓步驟時之位置偏移。 由以上之實施形態中說明之製造方法所得之本發明之 電路基板如第9圖所示,為全層IVH構造,且具有可安裝電 子零件12之孔穴U,並可安裝於多層印刷配線板等主機板 之構造。特別是構成本發明之電路基板之上側基板丨與下側 基板2可選擇與主機板相同之基板材料。 又由於連接上側基板1與下側基板2之基板間連接片3 之厚度方向的熱膨脹係數由較該等基板低之材料構成,故 可抑制彎曲量,且可提高與主機板之安裝的可靠性。 又,由於基板間連接片3由低流動性之材料構成,故可 防止樹脂流出至孔穴11内部及樹脂流動導致導通孔變形, 並可實現具高度層間連接可靠性之全層IVH構造。 再者’本發明之電路基板之製造方法不用經過燒結步 驟、平刨加工步驟或樹脂成形步驟,即可有效而輕易進行 凹陷呈凹狀之孔穴Π的形成,且不用變更模具等,即可提 23 200906263 供因應安裝於孔穴11之電子零件的高度之電路基板。 另,本實施形態中,以兩層之電路基板2〇為上側基板 卜且以四層之電路基板3〇為下側基板2來說明,但上側基 板1及下側基板2的層的數量並不限於此。 5 又,在此說明的是上側基板1及下側基板2為玻璃織布 基材環氧樹脂含浸材料硬化後者,但並不限於玻璃織布, 亦可使用醯胺等不織布的基材。所含浸的樹脂也不限於環 氧樹脂’在與基板間連接片所使用之材料厚度方向的熱膨 脹係數比較之下,只要是包含本發明所想的構造,即可因 10 應電路基板的樣態選擇各種樹脂。 又,選擇性地形成於上側基板與下側基板的面的絕緣 覆膜層為照片顯像型之防焊漆,但亦可利用載入映像等零 件配置圖用之絕緣覆膜材料來形成。其形態亦不限於照片 顯像型,亦可使用感光性膠片。再者,只要使用油墨透孔 15的截面為台形形狀之金屬版或篩等,亦可藉由印刷法形成 凸狀之絕緣覆膜層。 又,實施形態中所說明之積層基板及金屬羯或板等材 料之步驟在用CCD等辨識裝置將定位標誌(或孔)辨識定位 於靜置於定位機台上之材料或基板上來積層後,適當地包 2〇 含用加熱衝孔機來加熱加壓,且暫時接著固定之步驟。為 簡化說明係省略之。 又,具有開口部5之狀態之上側基板丨與下側基板2面方 向之線熱膨脹係數宜大致相等。藉由大致相同,可更加抑 制形成於基板間連接片3之導通孔的變形(内部倒塌)。具體 24 200906263 而言,藉由因應開口部5的面積來設定上側基板1或下側基 板2之殘銅率、層數、厚度等,而可實現之。 再者,亦可使用熱可塑性樹脂(PPS/聚苯硫醚、PEEK/ 聚醚醚酮、PES/聚醚颯)或熱可塑性聚醯亞胺等作為接著層 5 4。條件是只要具有與本實施形態所例示之基板間連接片的 接著層4同等或較其優異之低膨脹率或雷射加工性或層間 接著性即可。 產業之可利用性 本發明可對應近年來電路基板的多層化、高密度化的 10要求。本發明所提供之電路基板作為習知LTCC(低溫燒結 積層陶曼基板)之替代技術,在生產性、可靠性及製造成本 上更為有效。且適用將玻璃環氧樹脂所積層構成之多層印 刷配線板作為主機板之安裝形態,且本發明之產聿上的可 利用性很大。 15 【阖式簡單說明】 第1A圖係顯示本發明實施形態丨之電路基板的製造方 法之電路基板的截面圖。 第1B圖係顯示本發明實施形態丨之電路基板的製造方 法之電路基板的截面圖。 20 第1C圖係顯示本發明實施形態1之電路基板的製造方 法之電路基板的截面圖。 第1D圖係顯示本發明實施形態丨之電路基板的製造方 法之電路基板的截面圖。 第1E圖係顯示本發明實施形態!之電路基板的製造方 25 200906263 法之電路基板的截面圖。 第2A圖係顯示本發明實施形態1之電路基板的製造方 法之電路基板的截面圖。 第2B圖係顯示本發明實施形態1之電路基板的製造方 5 法之電路基板的截面圖。 第3A圖係顯示本發明實施形態1之上側基板的製造方 法之電路基板的截面圖。 第3B圖係顯示本發明實施形態1之上側基板的製造方 法之電路基板的截面圖。 10 第3C圖係顯示本發明實施形態1之上側基板的製造方 法之電路基板的截面圖。 第3 D圖係顯示本發明實施形態1之上側基板的製造方 法之電路基板的截面圖。 第3E圖係顯示本發明實施形態1之上側基板的製造方 15 法之電路基板的截面圖。 第3F圖係顯示本發明實施形態1之上側基板的製造方 法之電路基板的截面圖。 第4A圖係顯示本發明實施形態1之上側基板的製造方 法之電路基板的截面圖。 20 第4B圖係顯示本發明實施形態1之上側基板的製造方 法之電路基板的截面圖。 第4C圖係顯示本發明實施形態1之上側基板的製造方 法之電路基板的截面圖。 第4D圖係顯示本發明實施形態1之上側基板的製造方 26 200906263 法之電路基板的截面圖。 第5 A圖係顯示本發明實施形態1之下側基板的製造方 法之電路基板的截面圖。 第5 B圖係顯示本發明實施形態1之下側基板的製造方 5 法之電路基板的截面圖。 第5 C圖係顯示本發明實施形態1之下側基板的製造方 法之電路基板的截面圖。 第5D圖係顯示本發明實施形態1之下側基板的製造方 法之電路基板的截面圖。 10 第6A圖係顯示本發明實施形態1之連接片的製造方法 之電路基板的截面圖。 第6B圖係顯示本發明實施形態1之連接片的製造方法 之電路基板的截面圖。 第6C圖係顯示本發明實施形態1之連接片的製造方法 15 之電路基板的截面圖。 第6D圖係顯示本發明實施形態1之連接片的製造方法 之電路基板的截面圖。 第6E圖係顯示本發明實施形態1之連接片的製造方法 之電路基板的截面圖。 20 第6F圖係顯示本發明實施形態1之連接片的製造方法 之電路基板的截面圖。 第6G圖係顯示本發明實施形態1之連接片的製造方法 之電路基板的截面圖。 第6H圖係顯示本發明實施形態1之連接片的製造方法 27 200906263 之電路基板的截面圖。 第7A圖係顯示本發明實施形態1之連接片的製造方法 之電路基板的截面圖。 第7 B圖係顯示本發明實施形態1之電路基板的製造方 5 法之電路基板的截面圖。 第8A圖係顯示本發明實施形態2之電路基板的製造方 法之電路基板的截面圖。 第8 B圖係顯示本發明實施形態2之電路基板的製造方 法之電路基板的截面圖。 10 第8 C圖係顯示本發明實施形態2之電路基板的製造方 法之電路基板的截面圖。 第9圖係顯示本發明實施形態2之電路基板的截面圖。 第10A圖係習知陶瓷製電路基板的截面圖。 第10B圖係習知樹脂製電路基板的截面圖。 15 【主要元件符號說明】 1…上側勤反 8b...SUS 板 2…下側基板 9...開口部 3...¾間連接片 10…電路基板 4...接著層 11...孔穴 5、6...開口部 12...電子零件 7、7a、7b、7c…防焊漆 13…魏 8…緩衝材料 20…電路勒反 8a...脫模層 21...預浸體 28 200906263 22、22a、22b...脫模薄膜 36...電路圖案 23...貫通孔 41...接著層 24...導電性膏 42...載體薄膜 25a、25b...金屬箔 42a、42b...脫模薄膜 26...電路圖案 43…貫通孔 30…電路基板 44...導電性膏 31...預浸體 45...接觸部 34...導電性膏 51...鑄模樹脂層 35_·_金屬箔 52…下側基板 29
Claims (1)
- 200906263 十、申請專利範圍: L 一種電路基板之製造方法,包括下列步驟: 作成具有開口部且在表層形成有電路與絕緣覆膜 層之上側基板; 、 5 作成在表層形成有電路與絕緣覆膜狀下側基板; 在具有開口部之基板間連接片作成在貫通孔填充 有導電性膏之導通孔;及 積層且加熱加壓前述下側基板、前述基板間連接片 與前述上側基板, 10 又’前述上側基板及 之樹脂硬化後者, 月'J述下側基板使用含浸於基材 且’使用在紐薄膜上形成有包含域物填料血熱 硬化性樹脂以含糾之㈣層者,作為前述基板間連 接片的材料。 2. 如申料利範圍第1奴電路基板之製造方法,係使用 f述基板間連接片材料厚度方向之熱膨脹係數較構成 前述上側基板及前述下側基板之材料厚度方向之熱胺 脹係數為低者。 …/ 20 3. 如申請專職圍第丨項之電路基板之製造方法係在前 述上側基板與前述下側基板之至少其中一面選擇性地 形成絕緣覆膜層。 4. 如申料職圍第㈣之電路基板之製造方法其中在 前述上侧基板之開口部之端面形成絕緣覆膜層。 5. 如申請專利範圍第1項之電路基板之製造方法,係使絕 30 200906263 緣覆膜層呈凸狀地散布在前述上側基板上面與前述下 側基板和基板間連接片相接之側的面。 6_如申請專利範圍第1項之電路基板之製造方法,係將前 述基板間連接片之前述開口部的面積作成比前述上側 基板之前述開口部的面積大。 7.如申請專利範圍第丨項之電路基板之製造方法,係在前 述上側基板與前述下側基板作成在貫通孔填充有導電 性膏之導通孔,並㈣該導通孔將^面表層之電路層間 10 15 20 ο. 穿寻利範 在别述加熱加壓步驟I,在前述上側基板與前述下側義 板表面的一部分以外的領域選擇性地形成絕緣覆膜: 之步鄉;及在露出之前述表面形絲金層之步驟層 9·=:範圍第1項之電路基板之製造方法,其中作 成則逑基板間連接片之步驟包括下列步驟: 在已:前述載體薄祺上形成有前述 科上,形成開口部; 心月材 薄膜;、C片材料之則迷載體薄膜的相反侧疊合脫模 剝離前述載體薄臑; 在剝離前述載體薄腺 π嗎谈的面上,於直* 另-脫模薄臈,且在前 “狀態下疊合 ^ ^ ^開口部形成兩面前诚妝、1 接觸之接觸部; 叫引述脫杈薄膜 進行孔加工 形成貫通孔; 31 200906263 將導電性膏填充於前述貫通孔;及 剝離前述脫模薄膜。 10. 如申請專利範圍第9項之電路基板之製造方法,其中在 前述片材料形成前述開口部之步驟係以雷射加工來進 5 行。 11. 如申請專利範圍第1項之電路基板之製造方法,其中積 層且加熱加壓前述下側基板、前述基板間連接片與前述 上側基板之步驟係在前述基板間連接片之單面上疊合 脫模薄膜,且包括下列步驟: 10 以具有前述脫模薄膜的面之相反面為接觸面,將前 述基板間連接片積層於前述下側基板上; 藉由在真空狀態下之疊合或熱壓前述所積層者,將 整面暫時壓著; 剝離前述脫模薄膜;及 15 將前述上側基板積層於前述基板間連接片上。 12_如申請專利範圍第1項之電路基板之製造方法,其中作 成前述上側基板之步驟、作成前述基板間連接片之步驟 及積層且加熱加壓前述下側基板、前述基板間連接片與 前述上側基板之步驟包括下列步驟: 20 形成積層接著有形成前述開口部前之前述上側基 板與形成前述開口部前之前述基板間連接片之基板; 在前述基板形成開口部;及 以前述基板之基板間連接片相接之方式,將前述基 板積層於前述下側基板。 32 200906263 10 15 20 13.如申晴專利範圍第1項之電路基板之製造方法, 成&述上側基板之步驟包括下列步驟: 將脫模薄膜疊合於B階段狀態之基板材料的 开〉成貫通孔; 將‘電性貧填充於前述貫通孔,· 剝離前述脫模薄膜; 將金屬落積層且加熱加屡於前述基板材料的兩面 在前述金屬馆形成電路,同時除去包含中央部一 部分領域的金屬箔;及 之 除去包含前述基板材料之中央部之 基板材料且形成開口部。 刀錢的 14·如申請專利項之電路基板之製造方法, 述上側基板或前述下側基板係使用多層基板 層之電路係透過由導電性鍍敷所形成之導通孔=為 核心基板之内層基板層間連接。 15·:種電路基板,係具有開σ部且在表層具有電路和· 覆膜層之上側基板與在表層具有電路和絕緣覆膜声之 下側基板透過具有開口部且具有層間連曰 基板間連接丨制, ^孔之 且二由前述上側基板之前述.部與前述基板間連 接片之前述開口部構成孔穴, 並且’前述上側基板及前述下側基板係含浸於基材 之樹脂硬化後者, 又,前述基板間連接片係包含無機物填料與熱硬化 其中作 兩面 33 200906263 述熱硬化性樹脂硬化 性樹脂且不含芯材之接著層之前 後者。 W如申請專利範圍第15項之 接片m 锻、中則述基板間連 =:述開口之端面形成有由填料與經雷射加工而 改變性質之熱硬化樹脂所構成之變質層。 Π.如申請專利範圍第15 I路基板其中前述絕緣覆膜 層係呈凸狀地散布形成於前述上側基板或前述下側美 板與前述基板間連接片積層接著之側的面,且被壓入前 述基板間連接片之接著層。 10 18.如申請專·_17項之電路基板,其中構成前述絕緣 覆膜層之熱硬化性樹脂與前述基板間連接片之前述接 者層為相同材料。 19. -種電路基板,係具有開口部且具有表層電路和層間連 接用導通孔之上側基板與具有表層電路和層間連接用 15 料孔之下側基板透過具有開口部且具有層間連接用 導通孔之基板間連接片積層而構成者, 且,别述基板間連接片材料厚度方向之熱膨脹係數 係較構成前述上側基板及前述下侧基板之材料厚度方 向之熱膨脹係數為低。 20 20.如申請專利範圍第19項之電路基板,其中前述上側基板 及前述下側基板係含浸於基材之樹脂硬化後者,且,前 述基板間連接片為包含無機物填料與熱硬化性樹脂且 不含芯材之接著層之前述熱硬化性樹脂硬化後者。 34
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007141535 | 2007-05-29 | ||
| JP2007141536 | 2007-05-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW200906263A true TW200906263A (en) | 2009-02-01 |
Family
ID=40074761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097119200A TW200906263A (en) | 2007-05-29 | 2008-05-23 | Circuit board and method for manufacturing the same |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8446736B2 (zh) |
| EP (1) | EP2164311B1 (zh) |
| JP (2) | JP4935823B2 (zh) |
| KR (1) | KR101024166B1 (zh) |
| CN (1) | CN101543149B (zh) |
| TW (1) | TW200906263A (zh) |
| WO (1) | WO2008146487A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110708891A (zh) * | 2019-09-25 | 2020-01-17 | 宁波华远电子科技有限公司 | 一种钢片嵌入式ccm模组用线路板的制备方法 |
Families Citing this family (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007038514A1 (de) * | 2007-08-16 | 2009-02-19 | Robert Bosch Gmbh | Elektrische Schaltungsanordnung und Verfahren zur Herstellung einer elektrischen Schaltungsanordnung |
| US8217514B2 (en) * | 2008-04-07 | 2012-07-10 | Stats Chippac Ltd. | Integrated circuit packaging system with warpage control system and method of manufacture thereof |
| TWI389279B (zh) * | 2009-01-23 | 2013-03-11 | 欣興電子股份有限公司 | 電路板結構及其製法 |
| US20120012371A1 (en) * | 2009-04-02 | 2012-01-19 | Panasonic Corporation | Manufacturing method for circuit board, and circuit board |
| JP2011035045A (ja) * | 2009-07-30 | 2011-02-17 | Hitachi Chem Co Ltd | 接着シートの製造方法および半導体素子搭載用多層配線板の製造方法 |
| JP2011082429A (ja) * | 2009-10-09 | 2011-04-21 | Hitachi Chem Co Ltd | キャビティ部を有する多層配線板とその製造方法 |
| JP2011119616A (ja) * | 2009-12-07 | 2011-06-16 | Fujitsu Ltd | プリント配線基板の製造方法、プリント配線基板、および電子装置 |
| US20110147069A1 (en) * | 2009-12-18 | 2011-06-23 | International Business Machines Corporation | Multi-tiered Circuit Board and Method of Manufacture |
| JP2011165842A (ja) * | 2010-02-09 | 2011-08-25 | Panasonic Corp | 多層プリント配線板の製造方法 |
| US20120314390A1 (en) * | 2010-03-03 | 2012-12-13 | Mutual-Tek Industries Co., Ltd. | Multilayer circuit board |
| US20110216514A1 (en) * | 2010-03-03 | 2011-09-08 | Mutual-Tek Industries Co., Ltd. | Combined multilayer circuit board having embedded components and manufacturing method of the same |
| CN101990373B (zh) * | 2010-08-03 | 2012-08-22 | 广东达进电子科技有限公司 | 一种陶瓷基互联刚挠结合多层电路板的制造方法 |
| CN101990374B (zh) * | 2010-08-03 | 2013-02-13 | 广东达进电子科技有限公司 | 一种陶瓷基刚性电路板的制造方法 |
| CN101990370B (zh) * | 2010-08-03 | 2012-10-31 | 广东达进电子科技有限公司 | 一种陶瓷基刚挠结合多层电路板的制造方法 |
| CN101990372B (zh) * | 2010-08-03 | 2012-07-04 | 广东达进电子科技有限公司 | 一种陶瓷基互联刚性电路板的制造方法 |
| CN101990371B (zh) * | 2010-08-03 | 2012-08-22 | 广东达进电子科技有限公司 | 一种陶瓷基互联挠性电路板的制造方法 |
| CN101976716A (zh) * | 2010-10-21 | 2011-02-16 | 光颉科技股份有限公司 | 基板通孔的导电方法 |
| CN102548253B (zh) * | 2010-12-28 | 2013-11-06 | 富葵精密组件(深圳)有限公司 | 多层电路板的制作方法 |
| US20130000968A1 (en) * | 2011-06-30 | 2013-01-03 | Broadcom Corporation | 1-Layer Interposer Substrate With Through-Substrate Posts |
| US20140227498A1 (en) * | 2011-09-20 | 2014-08-14 | 3M Innovative Properties Company | Method, system for manufacturing a circuit board, and the circuit board thereof |
| JP5949220B2 (ja) * | 2012-06-29 | 2016-07-06 | 株式会社村田製作所 | 伝送線路 |
| JP5749235B2 (ja) * | 2012-09-25 | 2015-07-15 | パナソニック株式会社 | 回路部品内蔵基板の製造方法 |
| JP6016017B2 (ja) * | 2012-09-27 | 2016-10-26 | 日立化成株式会社 | 接着シート付きプリント配線板の製造方法及びそれを用いた貼り合せプリント配線板の製造方法 |
| KR101258120B1 (ko) * | 2012-10-09 | 2013-04-25 | 주식회사 이티엘 | 필름형 인쇄회로 부착방식의 led 조명 모듈. |
| KR101241271B1 (ko) * | 2012-10-09 | 2013-03-15 | 주식회사 이티엘 | 필름형 인쇄회로 부착방식의 led 모듈 제조 방법 |
| CN103227164A (zh) * | 2013-03-21 | 2013-07-31 | 日月光半导体制造股份有限公司 | 半导体封装构造及其制造方法 |
| CN103338600A (zh) * | 2013-05-10 | 2013-10-02 | 华为技术有限公司 | Pcb结构及其制造方法,以及埋入器件pcb的制造方法 |
| US9305853B2 (en) * | 2013-08-30 | 2016-04-05 | Apple Inc. | Ultra fine pitch PoP coreless package |
| JP2015106610A (ja) * | 2013-11-29 | 2015-06-08 | イビデン株式会社 | 電子部品内蔵基板、電子部品内蔵基板の製造方法 |
| DE112014003071T5 (de) * | 2014-06-09 | 2016-03-10 | Mitsubishi Electric Corporation | Herstellungsverfahren für ein Halbleiter-Package und Halbleiter-Package |
| CN107210232A (zh) * | 2015-01-23 | 2017-09-26 | Abb瑞士股份有限公司 | 生成功率半导体模块的方法 |
| JP2017050315A (ja) * | 2015-08-31 | 2017-03-09 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
| JP2017050313A (ja) * | 2015-08-31 | 2017-03-09 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
| EP3430646B1 (en) * | 2016-03-16 | 2021-11-10 | INTEL Corporation | Stairstep interposers with integrated shielding for electronics packages |
| MY172923A (en) * | 2016-03-31 | 2019-12-13 | Twisden Ltd | Integrated circuit package having pin up interconnect |
| MY181637A (en) | 2016-03-31 | 2020-12-30 | Qdos Flexcircuits Sdn Bhd | Single layer integrated circuit package |
| TWI595812B (zh) * | 2016-11-30 | 2017-08-11 | 欣興電子股份有限公司 | 線路板結構及其製作方法 |
| CN108235558B (zh) * | 2016-12-14 | 2020-12-01 | 欣兴电子股份有限公司 | 线路板结构及其制作方法 |
| FR3069127B1 (fr) * | 2017-07-13 | 2019-07-26 | Safran Electronics & Defense | Carte electronique comprenant des cms brases sur des plages de brasage enterrees |
| US10720338B1 (en) * | 2017-11-07 | 2020-07-21 | Honeywell Federal Manufacturing & Technologies, Llc | Low temperature cofired ceramic substrates and fabrication techniques for the same |
| KR102092818B1 (ko) * | 2018-07-18 | 2020-03-24 | 주식회사 티엘비 | 이형필름을 이용한 인쇄회로기판의 캐비티 형성 방법 |
| CN109841531A (zh) * | 2019-01-30 | 2019-06-04 | 深圳市志金电子有限公司 | 封装基板制造工艺、封装基板以及晶圆封装结构 |
| CN109817563A (zh) * | 2019-03-18 | 2019-05-28 | 昆山福烨电子有限公司 | 一种三层陶瓷厚膜电路的生产工艺 |
| US10804205B1 (en) | 2019-08-22 | 2020-10-13 | Bridge Semiconductor Corp. | Interconnect substrate with stiffener and warp balancer and semiconductor assembly using the same |
| CN112423463A (zh) * | 2019-08-23 | 2021-02-26 | 鹏鼎控股(深圳)股份有限公司 | 多层电路板及其制作方法 |
| JP2021141288A (ja) * | 2020-03-09 | 2021-09-16 | イビデン株式会社 | 配線基板及び部品内蔵配線基板 |
| CN113950205B (zh) * | 2020-07-16 | 2024-03-22 | 深南电路股份有限公司 | 一种电路板的加工方法、覆铜板的加工方法以及电路板 |
| US11641720B2 (en) * | 2020-09-18 | 2023-05-02 | Unimicron Technology Corp. | Circuit board and manufacturing method thereof |
| EP4040926A1 (en) | 2021-02-09 | 2022-08-10 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carriers connected by staggered interconnect elements |
| CN113299561B (zh) * | 2021-05-21 | 2023-06-27 | 浙江集迈科微电子有限公司 | 一种腔底防溢胶结构的制备方法 |
| CN113692112B (zh) * | 2021-08-30 | 2023-03-24 | 维沃移动通信有限公司 | 电路板和电路板的制作方法 |
| US12342470B2 (en) | 2022-08-08 | 2025-06-24 | Reophotonics, Ltd. | Methods to fill through-holes of a substrate with metal paste |
| CN115361779B (zh) * | 2022-08-26 | 2024-09-13 | 宁波华远电子科技有限公司 | 内埋式元器件的硬质封装结构及其制备方法 |
Family Cites Families (75)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04369252A (ja) * | 1991-06-18 | 1992-12-22 | Hitachi Chem Co Ltd | 半導体素子搭載用装置の製造法 |
| DE69412952T2 (de) * | 1993-09-21 | 1999-05-12 | Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka | Verbindungsteil eines Schaltungssubstrats und Verfahren zur Herstellung mehrschichtiger Schaltungssubstrate unter Verwendung dieses Teils |
| JPH0897533A (ja) * | 1994-09-22 | 1996-04-12 | Ibiden Co Ltd | 電子部品搭載装置 |
| US5629497A (en) * | 1994-10-04 | 1997-05-13 | Cmk Corporation | Printed wiring board and method of manufacturing in which a basefilm including conductive circuits is covered by a cured polyimide resin lay |
| JPH08130372A (ja) | 1994-10-31 | 1996-05-21 | Matsushita Electric Works Ltd | 多層プリント配線板の製造方法 |
| US5804422A (en) * | 1995-09-20 | 1998-09-08 | Shinko Electric Industries Co., Ltd. | Process for producing a semiconductor package |
| JPH09199824A (ja) | 1995-11-16 | 1997-07-31 | Matsushita Electric Ind Co Ltd | プリント配線板とその実装体 |
| CN1094717C (zh) * | 1995-11-16 | 2002-11-20 | 松下电器产业株式会社 | 印刷电路板的安装体 |
| JPH09199856A (ja) * | 1996-01-16 | 1997-07-31 | Hitachi Chem Co Ltd | 半導体素子搭載用キャビティー付きプリント配線板の製造方法 |
| JPH09232761A (ja) * | 1996-02-20 | 1997-09-05 | Matsushita Electric Works Ltd | 多層プリント配線板の製造方法 |
| JPH09266268A (ja) * | 1996-03-28 | 1997-10-07 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置のパッケージ |
| WO1997048260A1 (en) * | 1996-06-14 | 1997-12-18 | Ibiden Co., Ltd. | One-sided circuit board for multi-layer printed wiring board, multi-layer printed wiring board, and method for its production |
| JPH1079446A (ja) * | 1996-09-02 | 1998-03-24 | Hitachi Chem Co Ltd | 半導体素子搭載用多層配線板の製造方法 |
| EP0831528A3 (en) * | 1996-09-10 | 1999-12-22 | Hitachi Chemical Company, Ltd. | Multilayer wiring board for mounting semiconductor device and method of producing the same |
| US6081426A (en) * | 1996-09-18 | 2000-06-27 | Shinko Electric Industries Co., Ltd. | Semiconductor package having a heat slug |
| KR19980024134A (ko) * | 1996-09-18 | 1998-07-06 | 모기 쥰이찌 | 반도체 패키지 |
| JPH10154879A (ja) * | 1996-11-25 | 1998-06-09 | Matsushita Electric Works Ltd | 半導体パッケージ |
| WO1998027798A1 (en) * | 1996-12-19 | 1998-06-25 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
| SG76530A1 (en) * | 1997-03-03 | 2000-11-21 | Hitachi Chemical Co Ltd | Circuit boards using heat resistant resin for adhesive layers |
| WO1998047329A1 (en) * | 1997-04-15 | 1998-10-22 | Ibiden Co., Ltd. | Adhesive for electroless plating, feedstock composition for preparing adhesive for electroless plating, and printed wiring board |
| JPH10303553A (ja) * | 1997-04-22 | 1998-11-13 | Matsushita Electric Works Ltd | プリント配線板の製造方法 |
| JPH1117051A (ja) * | 1997-06-23 | 1999-01-22 | Hitachi Chem Co Ltd | 半導体素子搭載用多層配線板の製造方法及び半導体素子搭載用多層配線板製造用接着シートの製造方法 |
| EP0999731B1 (en) * | 1997-07-08 | 2011-01-05 | Ibiden Co., Ltd. | Printed wiring board comprising conductor circuits for solder pads |
| JPH1167965A (ja) * | 1997-08-26 | 1999-03-09 | Hitachi Chem Co Ltd | 半導体素子搭載用多層配線板の製造方法 |
| US6376049B1 (en) * | 1997-10-14 | 2002-04-23 | Ibiden Co., Ltd. | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole |
| DE69934981T2 (de) * | 1998-05-19 | 2007-11-15 | Ibiden Co., Ltd., Ogaki | Gedruckte leiterplatte und verfahren zur herstellung |
| AU8648598A (en) * | 1998-08-13 | 2000-03-06 | Hitachi Chemical Company, Ltd. | Adhesive for bonding circuit members, circuit board, and method of producing thesame |
| EP1843650B1 (en) * | 1998-09-03 | 2012-03-07 | Ibiden Co., Ltd. | Method of manufacturing a multilayered printed circuit board |
| MY144574A (en) * | 1998-09-14 | 2011-10-14 | Ibiden Co Ltd | Printed circuit board and method for its production |
| MY139405A (en) * | 1998-09-28 | 2009-09-30 | Ibiden Co Ltd | Printed circuit board and method for its production |
| EP1194024B1 (en) * | 1999-05-13 | 2006-04-19 | Ibiden Co., Ltd. | Multilayer printed-circuit board and method of manufacture |
| KR101084525B1 (ko) * | 1999-09-02 | 2011-11-18 | 이비덴 가부시키가이샤 | 프린트배선판 및 그 제조방법 |
| WO2001044344A1 (en) * | 1999-12-17 | 2001-06-21 | Daicel Chemical Industries, Ltd. | Curable resin composition, process for producing the same, and coated object made with the same |
| EP1990833A3 (en) * | 2000-02-25 | 2010-09-29 | Ibiden Co., Ltd. | Multilayer printed circuit board and multilayer printed circuit board manufacturing method |
| JP3744383B2 (ja) * | 2000-06-09 | 2006-02-08 | 松下電器産業株式会社 | 複合配線基板及びその製造方法 |
| US7855342B2 (en) * | 2000-09-25 | 2010-12-21 | Ibiden Co., Ltd. | Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board |
| JP3420748B2 (ja) * | 2000-12-14 | 2003-06-30 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| KR20030058942A (ko) * | 2001-04-09 | 2003-07-07 | 가부시키가이샤 스미토모 긴조쿠 엘렉트로 디바이스 | 방열형 bga 패키지 및 그 제조 방법 |
| US20020189091A1 (en) * | 2001-06-19 | 2002-12-19 | Advanced Semiconductor Engineering, Inc. | Method of making printed circuit board |
| CN1224305C (zh) * | 2001-10-31 | 2005-10-19 | 新光电气工业株式会社 | 半导体器件用多层电路基板的制造方法 |
| JP3910045B2 (ja) * | 2001-11-05 | 2007-04-25 | シャープ株式会社 | 電子部品内装配線板の製造方法 |
| EP1754986B1 (en) * | 2002-04-01 | 2012-12-05 | Ibiden Co., Ltd. | Optical communication device and optical communication device manufacturing method |
| EP1357773A3 (en) * | 2002-04-25 | 2005-11-30 | Matsushita Electric Industrial Co., Ltd. | Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same |
| TWI233771B (en) * | 2002-12-13 | 2005-06-01 | Victor Company Of Japan | Flexible rigid printed circuit board and method of fabricating the board |
| US20060180344A1 (en) * | 2003-01-20 | 2006-08-17 | Shoji Ito | Multilayer printed wiring board and process for producing the same |
| EP1601017A4 (en) * | 2003-02-26 | 2009-04-29 | Ibiden Co Ltd | MULTILAYER PRINTED PCB |
| US7070207B2 (en) * | 2003-04-22 | 2006-07-04 | Ibiden Co., Ltd. | Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication |
| JP2005045150A (ja) | 2003-07-25 | 2005-02-17 | Matsushita Electric Ind Co Ltd | 中間接続用配線基材および多層配線基板、ならびにこれらの製造方法 |
| US7226654B2 (en) * | 2003-07-29 | 2007-06-05 | Kyocera Corporation | Laminated wiring board and its mounting structure |
| US7271476B2 (en) * | 2003-08-28 | 2007-09-18 | Kyocera Corporation | Wiring substrate for mounting semiconductor components |
| JP4193650B2 (ja) * | 2003-09-18 | 2008-12-10 | 株式会社デンソー | 回路基板 |
| JP2004072124A (ja) * | 2003-11-04 | 2004-03-04 | Kyocera Corp | 電気素子内蔵配線基板 |
| JP4033114B2 (ja) * | 2003-11-25 | 2008-01-16 | 松下電器産業株式会社 | 多層プリント配線板の製造方法 |
| WO2005052666A1 (ja) * | 2003-11-27 | 2005-06-09 | Ibiden Co., Ltd. | Icチップ実装用基板、マザーボード用基板、光通信用デバイス、icチップ実装用基板の製造方法、および、マザーボード用基板の製造方法 |
| JP3985782B2 (ja) * | 2003-12-10 | 2007-10-03 | 松下電器産業株式会社 | 多層プリント配線板とその製造方法 |
| JP4597686B2 (ja) | 2004-02-24 | 2010-12-15 | 日本メクトロン株式会社 | 多層フレキシブル回路基板の製造方法 |
| JP4536430B2 (ja) * | 2004-06-10 | 2010-09-01 | イビデン株式会社 | フレックスリジッド配線板 |
| TWI296492B (en) * | 2004-06-29 | 2008-05-01 | Phoenix Prec Technology Corp | Un-symmetric circuit board and method for fabricating the same |
| TW200638812A (en) * | 2004-11-18 | 2006-11-01 | Matsushita Electric Industrial Co Ltd | Wiring board, method for manufacturing same and semiconductor device |
| JP2006156432A (ja) * | 2004-11-25 | 2006-06-15 | Matsushita Electric Works Ltd | 多層プリント配線板の製造方法 |
| JP2006160899A (ja) | 2004-12-08 | 2006-06-22 | Matsushita Electric Ind Co Ltd | 電気絶縁性基材および配線基板の製造方法 |
| JP2006202991A (ja) * | 2005-01-20 | 2006-08-03 | Sony Corp | 回路基板及びその製造方法、並びに半導体パッケージ及びその製造方法 |
| TWI269423B (en) * | 2005-02-02 | 2006-12-21 | Phoenix Prec Technology Corp | Substrate assembly with direct electrical connection as a semiconductor package |
| JP2006324568A (ja) * | 2005-05-20 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 多層モジュールとその製造方法 |
| JP4222351B2 (ja) * | 2005-08-26 | 2009-02-12 | パナソニック電工株式会社 | 凹凸多層回路板モジュールの製造方法 |
| JP4072176B2 (ja) * | 2005-08-29 | 2008-04-09 | 新光電気工業株式会社 | 多層配線基板の製造方法 |
| KR100987688B1 (ko) * | 2005-10-14 | 2010-10-13 | 가부시키가이샤후지쿠라 | 프린트 배선 기판 및 프린트 배선 기판의 제조 방법 |
| US8101868B2 (en) * | 2005-10-14 | 2012-01-24 | Ibiden Co., Ltd. | Multilayered printed circuit board and method for manufacturing the same |
| JP2007310014A (ja) * | 2006-05-16 | 2007-11-29 | Shinko Electric Ind Co Ltd | 配線基板の製造方法および配線基板の製造装置 |
| JP2006313932A (ja) * | 2006-07-20 | 2006-11-16 | Matsushita Electric Ind Co Ltd | 多層回路基板とその製造方法 |
| US7907801B2 (en) * | 2007-01-17 | 2011-03-15 | Ibiden Co., Ltd. | Optical element, package substrate and device for optical communication |
| US7919849B2 (en) * | 2007-04-04 | 2011-04-05 | Ibiden Co., Ltd. | Package substrate and device for optical communication |
| US7783141B2 (en) * | 2007-04-04 | 2010-08-24 | Ibiden Co., Ltd. | Substrate for mounting IC chip and device for optical communication |
| US7729570B2 (en) * | 2007-05-18 | 2010-06-01 | Ibiden Co., Ltd. | Photoelectric circuit board and device for optical communication |
| TWI393511B (zh) * | 2007-05-29 | 2013-04-11 | 松下電器產業股份有限公司 | Dimensional printed wiring board and manufacturing method thereof |
-
2008
- 2008-05-23 TW TW097119200A patent/TW200906263A/zh unknown
- 2008-05-28 CN CN2008800003360A patent/CN101543149B/zh not_active Expired - Fee Related
- 2008-05-28 WO PCT/JP2008/001324 patent/WO2008146487A1/ja not_active Ceased
- 2008-05-28 EP EP08763924A patent/EP2164311B1/en not_active Not-in-force
- 2008-05-28 JP JP2008539173A patent/JP4935823B2/ja not_active Expired - Fee Related
- 2008-05-28 KR KR1020087027747A patent/KR101024166B1/ko not_active Expired - Fee Related
- 2008-05-28 US US12/305,046 patent/US8446736B2/en not_active Expired - Fee Related
-
2011
- 2011-06-17 JP JP2011134875A patent/JP5223949B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110708891A (zh) * | 2019-09-25 | 2020-01-17 | 宁波华远电子科技有限公司 | 一种钢片嵌入式ccm模组用线路板的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090010982A (ko) | 2009-01-30 |
| JP4935823B2 (ja) | 2012-05-23 |
| EP2164311B1 (en) | 2012-04-18 |
| JPWO2008146487A1 (ja) | 2010-08-19 |
| US8446736B2 (en) | 2013-05-21 |
| JP5223949B2 (ja) | 2013-06-26 |
| EP2164311A4 (en) | 2011-03-23 |
| CN101543149B (zh) | 2011-12-28 |
| EP2164311A1 (en) | 2010-03-17 |
| KR101024166B1 (ko) | 2011-03-22 |
| WO2008146487A1 (ja) | 2008-12-04 |
| US20090175017A1 (en) | 2009-07-09 |
| JP2011176381A (ja) | 2011-09-08 |
| CN101543149A (zh) | 2009-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200906263A (en) | Circuit board and method for manufacturing the same | |
| TWI225762B (en) | Pattern transferring material, its manufacturing method, wiring substrate manufactured by using the same | |
| WO2010113448A1 (ja) | 回路基板の製造方法および回路基板 | |
| JP2006210524A (ja) | 多層回路基板及びその製造方法 | |
| KR100782407B1 (ko) | 회로기판 제조방법 | |
| JP2004327510A (ja) | 多層プリント配線板用銅張り積層板、多層プリント配線板、多層プリント配線板の製造方法 | |
| TW201513761A (zh) | 電路基板、電路基板的製造方法及電子機器 | |
| CN104349570A (zh) | 软硬结合电路板及制作方法 | |
| JP4348815B2 (ja) | プリント配線基板の製造方法 | |
| KR101205464B1 (ko) | 인쇄회로기판 제조방법 | |
| WO2004017689A1 (ja) | 多層プリント配線板及びその製造方法 | |
| JP2011040648A (ja) | 回路基板の製造方法および回路基板 | |
| TW202112197A (zh) | 電路基板、電路基板之製造方法、及電子機器 | |
| KR20100097913A (ko) | 매립형 패턴을 이용한 인쇄회로기판 및 그 제조방법 | |
| JP2012243829A (ja) | 多層プリント配線板およびその製造方法 | |
| JP7531652B1 (ja) | 回路基板、回路基板の製造方法、及び電子機器 | |
| JP2008235640A (ja) | 回路基板と回路基板の製造方法 | |
| JP4003556B2 (ja) | プリント基板の製造方法 | |
| KR100733814B1 (ko) | 인쇄회로기판 제조방법 | |
| JP2010205809A (ja) | 多層プリント配線板およびその製造方法 | |
| JP2001237549A (ja) | 多層配線基板およびその製造方法 | |
| JP2007266165A (ja) | 多層配線基板の製造方法 | |
| JP2007266162A (ja) | 多層配線基板とその製造方法 | |
| JP2005259730A (ja) | 回路基板、多層回路基板、回路基板の製造方法および多層回路基板の製造方法 | |
| JP2002314222A (ja) | プリント配線基板及びその製造方法 |