TW200849325A - Plasma processing method and plasma processing apparatus - Google Patents

Description

200849325 九、發明說明 【發明所屬之技術領域】 本發明關於半導體製造方法，特別關於具有金屬閘極 /high-k構造與段差構造、立體構造，對底層膜與遮罩層 要求高的選擇性，而且要求垂直形狀的閘極形成時使用之 電漿處理方法及電漿處理裝置。 【先前技術】 數位家電、個人電腦、行動電話等使用之MOSFET ( 金氧半場效電晶體）裝置被要求局集積化、局速化、局機 能化。對應於此要求，髓行動電話多晶矽/Si02構造閘極 之微細化，新材料、新構造之閘極被檢討。 具有此種金屬閘極/high_k構造之平面型MOSFET或 F IN-FET之閘極形成方法所使用的乾蝕刻加工原理，係以 電磁波電漿化反應性氣體，使用產生之離子與自由基進行 之離子促進反應。因此，具體化此方法之電漿處理裝置， 係由電漿產生機構，反應性氣體導入機構，壓力控制機構 ，Si晶圓設置用之下部電極機構，Si晶圓搬送機構，及彼 等之動作時序之控制機構等構成。其中，下部電極機構係 由：Si晶圓固定用之靜電吸附機構，Si晶圓溫度控制機構 ，及偏壓施加機構等構成。 使用具彼等機構構成之電漿處理裝置，而控制離子能 量（IEDF，Ion Energy Distribution Function)分布的方 法，習知者有藉由偏壓施加之波形或頻率加以影響。例如 200849325 藉由施加脈衝狀偏壓之方法及施加具有25kHz以下低 2MHz以上局頻的2頻率偏壓之方法，而提升絕緣膜 時對Si之選擇性之技術被提案（例如專利文獻1 )。 ，偏壓機構輸出之頻率會受到電漿通過電漿鞘之時間 ，而具有IEDF，此被報告於例如非專利文獻1。 另外，關於電漿狀態檢測監控，藉由監控高頻之 、電流、相位，而檢測出腔室內壁或下部電極之絕緣 膜之絕緣劣化等異常的技術被提案於例如專利文獻2。 專利文獻1 :特開2002 — 1 4 1 34 1號公報 專利文獻2:特開2007— 250755號公報 非專利文獻 1 : Journal of Vacuum Science Technology A Volume 20 ρ·1759 【發明內容】 (發明所欲解決之課題） 如圖3 ( a)所示，針對具有STI段差310，具有 膜構造的金屬閘極/high-k閘極進行乾蝕刻而形成時 用習知電漿處理裝置時，係如圖3 ( b )所示，難以兼 能防止high-k閘極絕緣膜之底層貫穿312，防止下擺 形狀3 1 4之產生，且能獲得垂直之下擺形狀。同樣之 選擇性與垂直加工性，基於基板上設置之配線疏密引 疏密形狀差之產生等問題，對於FIN-FET之閘極蝕刻 更加嚴苛。因爲，50nm程度之FIN之段差上部之底 穿、閘極長度部分之上部之側壁鈾刻（side etching ) 頻與 鈾刻 另外 影響 電壓 覆蓋 and 多層 ，使 顧既 下拉 底層 起之 變爲 層貫 、以 200849325 及下部之裙襬殘留等之垂直方向之形狀差，會成爲特彳生_ 動之主要原因。 本發明目的在於提供’針對具有STI構造或立體閘極 構造（FIN-FET等）、由包含金屬材料與high-k材料的多 數層之膜所構成之閘極材料，進行乾蝕刻時，可實丨見胃的 底層膜選擇性、且穩定之垂直加工的電漿處理方法及電槳 處理裝置。 r (用以解決課題的手段） 達成上述目的之電漿處理裝置，係具備：真空容器； 下部電極，配置於該真空容器之處理室內，其上面載置電 漿處理對象之晶圓；偏壓施加機構，供給多數頻率之偏壓 電力，而於該下部電極形成偏壓電位；氣體供給機構，將 反應性氣體導入上述處理室內；調整機構，調整上述處理 室內之氣體壓力；及電磁波供給機構，於上述處理室內產 生電漿；具備：IEDF控制機構，其使射入上述晶圓之離 子之能量及IEDF獨立變化；及檢測機構，其檢測出相對 於偏壓頻率的電漿狀態。 此時，IEDF控制機構，係由振盪產生多數頻率的電 源部及各個匹配器構成，另外，檢測電漿狀態的機構，係 具備檢測相對於偏壓施加機構所供給之各個頻率的電漿阻 抗之機構。 達成上述目的之電漿處理方法，係具備：載置工程’ 將具備膜構造之晶圓載置於真空容器內部之處理室內之下 200849325 部電極上，該膜構造爲，表面由在high-k材料上包含有金 屬材料的多數層之膜所構成、具有段差構造者；導入工程 ’將蝕刻氣體導入該處理室內；調整工程，調整處理壓力 ;產生工程，於上述處理室內產生電漿；及供給工程，供 給1或多數個頻率之偏壓電力而於上述晶圓上形成偏壓電 位；藉由變化上述偏壓電力之輸出而進行上述膜構造之倉虫 刻者；其特徵爲具有：檢測工程，由上述偏壓施加機構側 檢測出電漿阻抗之時間變化；終點判斷工程，依據該檢測 結果來判斷電漿處理之終點；及控制工程，於上述終點判 斷之後，獨立控制射入上述晶圓之離子能量及其分布。 獨立控制射入上述晶圓之離子能量及其分布的控制工 程，係包含變化多數頻率之偏壓電力之輸出及彼等之混合 比’或者於檢測上述電漿之阻抗之時間變化的工程之後， 分離成爲壁面狀態成份與晶圓正上方成份之阻抗的工程， 具有：比較工程，將分離出之資料和資料庫或變動模型加 以比較；及依據該比較結果進行壁面潔淨的工程，或變化 次回之晶圓處理條件的工程。 【實施方式】 以下參照圖面說明本發明實施形態。首先，參照圖3 說明設爲本發明實施形態對象之膜構造之1例。圖3 ( a ) 爲具備金屬鬧極/high-k構造之平面（planar)型CMOS之 飩刻處理前之樣本斷面圖，圖3 ( b )爲習知方法之蝕刻處 理後之斷面圖，（c )爲本發明之蝕刻處理後之斷面圖。 -8- 200849325 於圖3(a)，晶圓係由以下構成：形成於S i基板 309之上的STI308;形成於Si基板309與STI308之上的 HfSiON ( high-k )絕緣膜3 07 ;形成於High-k絕緣膜307 上的金屬閘極層3 0 6 ;於其上依序被積層形成的閘極C ap 層305;下層遮罩304;中間層遮罩303; BARC (抗反射 膜）層3 02 ;及於其上被形成的阻劑3 01。如圖所示，針 對STI3 0 8之形成引起之具有STI段差310的平面型積層 金屬/hi gh-k閘極，使用具有400kHz之單一偏壓頻率的習 知機構之閘極蝕刻裝置，使用Cl2/HBr氣體進行蝕刻時， 係如圖3 ( b )所示，在成爲MOSFET之主動部分之閘極 下部3 1 1會產生HfSiON ( high-k )膜之底層貫穿3 12。另 外，於STI段差310之角部會以裙襬（skirt)擴大狀產生 STI段差部閘極材料之殘留部分3 1 3。另外，於配線部分 之場（field)部分之閘極下部會以無底層貫穿形狀方式而 產生成爲裙襬擴大狀的下擺下拉形狀314，或於STI表面 產生STI上之閘極材料之殘留部分315。 亦即，在積層金屬/high-k閘極之蝕刻加工中，難以 兼顧閘極附近之底層high-k選擇性之提升及防止下擺下拉 形狀之產生。 如圖3 ( b )所示，400kHz偏壓下之底層選擇性之提 升及下擺下拉形狀產生之防止困難之原因在於，IEDF (離 子之能量分布）以平均能量爲中心具有擴散，薄膜上之光 學透明材料之蝕刻終點判斷變慢。 圖2爲離子之能量分布以同一時間平均能量爲中心呈 - 9 - 200849325 現不同分布之例。圖2爲’在電子溫度3eV、射入離子之 質量數79.9、電漿密度1 X ΙΟ^ηΓ1之電漿下，於低頻 4 0 0kHz與高頻13.56MHz之晶圓上施加Vpp二200 V之RF 時之多數IEDF之例之模式圖。於400kHz之IEDF203 ’相 對於時間平均之100eV ’分布寬度204成爲約200eV ’在 0V附近與200V附近具有2個峰値°另外’於高頻之 13.56MHz之IEDF201，分布寬度202成爲較窄之約50eV 。於低頻與高頻2個頻率各以100Vpp混合之IEDF205 ’ 則具有中間之分布。此乃因爲，越是高頻偏壓，加速離子 之鞘電壓變化之週期變爲越快，鞘振動時間相對於離子通 過鞘之時間變小，離子無法追隨鞘變動而以電場之平均値 被加速之故。 如上述說明，於400kHz之頻率進行蝕刻時，時間平 均之離子能量之約2倍之高能量離子使選擇性劣化之同時 ，約OeV之低能量離子成爲下擺下拉形狀之原因，兩者問 題之兼顧變爲困難。因此，欲兼顧選擇性及下擺下拉形狀 時，較好是以高頻窄化離子能量分布。另外，低頻時具有 較大擴散之分布，係例如被使用於以高能量離子以物理方 式濺鍍表面之變質層時，或需要高能量離子之絕緣膜蝕刻 時。另外，藉由使用低頻，在不影響電漿解離或分布情況 下，可以活用相對於平均能量具有擴散分布之高能量離子

。如上述說明，貫穿多層膜進行蝕刻時必須能控制IEDF 〇 另外，如圖3 ( b )所示形狀異常之另一原因、亦即終 -10- 200849325 點判斷變慢，係爲對應於閘極之薄膜化（約1 〇〜3 Onm ) 而必要降低蝕刻速度所引起者。亦即，於習知使用發光分 光之方法中，蝕刻速度變慢時，反應生成物之電漿中之組 成比變小，電漿中之發光強度減弱，其變化亦變小。 另外，以習知膜厚干涉方式進行終點判斷時，被蝕刻 材料之閘極厚度對於檢測用光源波長（ 200〜800nm)之 1 /4波長變小而爲難以發現週期性之區域，而且閘極材料 表面粗糙度存在，或底層high-k膜薄至約2nm而呈現非 均質之情況等存在有大多數，因此干涉波形之強度受到干 涉光之視角內被蝕刻面積影響，導致附加有圖案之晶圓之 終點判斷更爲困難。 另外，本發明使用之檢測電漿之電氣特性方式，晶圓 正上方之反應生成物密度對於高電漿鞘部分之變化較敏感 ，即使初期膜厚較薄時，粗糙度存在時亦可檢測出。另外 ，關於裝置之穩定稼動，藉由檢測低頻與高頻之多數頻率 於晶圓正上方之阻抗，將電漿壁面狀態之變化與晶圓正上 方之變化加以分離而可以實施終點檢測。 通常、被施加於電漿中之偏壓以等效電路表示時，不 僅可以高頻之角速度· H、低頻之角速度· L、晶圓正上方 之鞘之阻抗（Zly、y=H、L)，亦可以腔室壁面形成之 鞘之阻抗（Z 2 y、y = Η、L )所構成電氣體供給部，而以 以下之式（1 )及式（2 )表示。亦即’檢測不同頻率下之 電壓（Vly、y=H、L)、電流壓（Ily、y=H、L)、相 位之監控値，以高頻側之式（1 )、低頻側之式（2 )、阻 -11 - 200849325 抗與頻率之關係、亦即式（3 )之連立方程式爲實部’解 出虛部，則可以分離出晶圓正上方與腔室壁面之阻抗資訊

=Kr"⑴

AlIl^Z2LIl^Vl -(2) 式（2)

x=l、2 ; y =H 或 L = Rx+jXx>r-(3) 本發明乃基於，可藉由多數頻率分離出多數種阻抗加 以檢測而成者。以下說明之實施形態中，針對具有段差構 造之平面型CMSOFET之多層構造閘極進行蝕刻加工時產 生之各種形狀異常（例如疏密形狀差、缺口、側壁飩刻、 底層膜損傷、裙襬、底層貫穿、推拔形狀等）問題，藉由 使用具備偏壓施加機構的電漿處理裝置加以解決，該偏壓 施加機構具備：具有多數頻率之離子能量分布（IEDF )控 制機構；及多數之電漿阻抗檢測器。 (第1實施形態） 首先，說明具提實現本發明之裝置之實施形態。圖1 -12- 200849325 爲本發明實施形態之電漿處理裝置之構成槪略之縱斷面圖 。於圖1所示電漿處理裝置，係於真空容器內部設置之處 理室內側形成電漿。使用該電漿對該處理室內配置之半導 體晶圓等被飽刻材料、亦即基板狀試料進行處理的電漿處 理裝置。該電漿處理裝置之電漿產生機構，係具備： 4 5 0MHz之UHF電源101，附加阻抗檢測器的高速響應 UHF匹配器102，天線103，及電磁鐵104。 對構成真空容器之腔室107內放出UHF波的天線103 ，係較維持真空的石英板1 05更靠近大氣側被配置。蝕刻 氣體通過由流量控制器與止流閥構成之以數秒變化氣體流 量的高速響應反應性氣體導入機構1 1 1，混合而成蝕刻氣 體之後，由噴氣頭106導入腔室107內，蝕刻氣體中之氣 體壓力，可由位於高真空泵109上方之高速響應壓力控制 機構1 1 0加以控制。 配置有被蝕刻材料、亦即S i晶圓1 1 2的下部電極1 1 3 ，係具備覆蓋其上面、亦即Si晶圓112被載置之載置面 之外周側及側壁而配置之大略環形狀之承受器1 1 4，以2 個以上同心圓形狀、成爲不同之熱區域而構成，使用溫度 控制機構1 1 5可於各個區域控制下部電極之溫度成爲特定 。鈾刻處理中，使用直流電源1 16產生之- 2000 V〜+2000 V 直流電壓以靜電吸附Si晶圓1 1 2，於Si晶圓1 1 2與下部 電極1 1 3之間隙塡充He進行壓力控制。藉由上述靜電吸 附技術之使用而調節蝕刻中之Si晶圓1 1 2之溫度 於下部電極1 1 3連接偏壓施加機構1 1 7，用於由電漿 -13- 200849325 中將離子引入至Si晶圓1 1 2，控制其之離子能量分布。偏 壓施加機構1 1 7係由··控制射入之離子能量分布的IEDF 控制機構 1 2 7，及電榮狀態檢測器（p 1 a s m a i m p e d a n c e monitor，以下稱爲PIM) 126構成。本實施形態中，IEDF 控制機構1 27，係使用具備發送、供給多數頻率之電力的 電源者、亦即使用由低頻偏壓電源部120，低頻匹配器 1 2 1 ’高頻偏壓電源部n 8，高頻匹配器丨丨9構成者。低頻 偏壓電源部1 20之頻率使用400kHz，高頻偏壓電源部1 1 8 之頻率使用13.56MHz，分別可以輸出相當於最低約1W至 最大電力約150W (連續正弦波）/12英吋直徑，於500Hz 〜3kHz範圍內進行0n-0ff調變，使用具備時間調變（ Time Modulate，以下稱TM)功能者（調變時最大電力約 1 50 W ° 此時，高頻匹配器1 1 9、低頻匹配器1 2 1需要設爲可 於最低輸出例如最大輸出之0 · 5 %以上之輸出，可由1 w之 輸出加以匹配之感度。另外，電漿狀態檢測器1 26，係藉 由將其配置於IEDF控制機構127與下部電極1 13之間， 而檢測出相對於各個頻率之電壓、電流、相位之時間變化 、亦即包含電子密度、電子溫度之時間變化的阻抗變化。 又，於本實施形態之電漿處理裝置中，接受蝕刻處理 中之電漿發光信號的發光受光部1 22，係被配置於例如構 成腔室107之容器底部。該發光受光部122之輸出，被傳 送至發光分光器123。 又，具備和下部電極1 1 3上之S i晶圓1 1 2呈對向， -14- 200849325 藉由接受電漿中、或外部光源之干涉光，而檢測Si 表面之膜厚的膜厚干涉監控器124。.於腔室107側壁 表面配置，覆蓋其而被配置、使該側壁之溫度於電漿 中、處理前後分別調節爲適當値的加熱器1 0 8。 又，於本實施形態之電漿處理裝置中具備控制 1 25，可依據事前設定之値而控制其時序，或接收來 測各部之動作的感測器之輸出，使用彼等之接收信號 果進行運算，或由記憶裝置讀出資料發出各部之動作 。控制裝置125構成爲，可以和UHF電源101、附加 檢測器的高速響應UHF匹配器102、加熱器108、高 泵1 〇9、高速響應壓力控制機構1 1 0、高速響應反應 體導入機構111、溫度控制機構115、IEDF控制機構 及配置於其內部的高頻偏壓電源部1 1 8等，以及發光 器123、膜厚干涉監控器124、電漿狀態檢測器126 通信，接受彼等之輸出，對彼等各部發出動作信號。 接受發光分光器123、膜厚千涉監控器124、電漿狀 測器126之輸出，檢測Si晶圓之膜厚或處理之終點 理狀態，依據檢測結果對1 27、UHF電源1 01、附加 檢測器的高速響應UHF匹配器102、加熱器108、高 泵1 09、高速響應壓力控制機構1 1 〇、高速響應反應 體導入機構1 1 1、溫度控制機構1 1 5算出動作信號， 信號調節其動作。附加阻抗檢測器的高速響應UHF 器102係作爲對UHF電源101記錄多數以上之匹配 選擇其匹配路徑進行匹配的匹配裝置之功能。 晶圓 外周 處理 裝置 自檢 之結 指令 阻抗 真空 性氣 127 分光 進行 例如 態檢 等處 阻抗 真空 性氣 發出 匹配 點， -15- 200849325 以下依據圖4之時序說明，使用圖1之電漿處理裝置 ，針對圖3 ( a )所示，具有 STI段差310及阻劑 301/BARC層3 02/中間層遮罩3 03/下層遮罩3 04/閘極Cap 層3 0 5 /金屬閘極層3 06/HfSiON絕緣膜3 07構造的平面型 MOS之，10〜30nm之薄的金屬閘極層3 06 ( TiN)部分， 使用本發明進行蝕刻之例。 自BARC層302至閘極Cap層305係於同一腔室內進 行蝕刻處理之後，實施TiN (金屬閘極層）3 06之貫穿（ break turough，以下稱BT )步驟。該BT步驟目的在於除 去，BARC層302之過蝕刻（over etching，以下有可能以 0E表示）時和氧氣體結合產生之阻礙TiN蝕刻的Ti0表 面層。BT步驟之條件，係使用 ArlOO〜200cc、壓力iPa 、UHF施加電力500W、400kHz、偏壓低頻施加電力5〇〜 100W。藉由400kHz低頻偏壓之使用，容易獲得Ti0除去 必要之高能量。 如圖4 ( a )所示爲，藉由電漿狀態檢測器126內之 400KHz用之電漿阻抗監控，檢測出之電壓、電流、相位 結果，藉由阻抗之時間變化而進行之終點判斷（EPD )。 隨TiN之BT步驟進行，表面之TiO被除去，Ti、N等被 放出至電漿鞘附近，引起電子密度、鞘厚度等之電氣特性 變化。在阻抗變大之時刻40 1，移至主蝕刻（以下有可能 以ME表示）。 在ΊΊΝ306之ME步驟，係於以Ch或HC1爲基礎添 加 HBr、NF3、CF4、SF6，壓力 〇.2Pa、UHF 施加電力 -16 - 200849325 500W條件下進行。TiN3 06之ME步驟之偏壓 400kHz低頻偏壓混合50%之13_56MHz高頻偏壓 4 ( b ) ，TiN之ME時之2頻率混合比403 )。 ，可獲得高頻偏壓施加優點之於窄分布寬度下抑 離子引起之裙襬硬塊之同時，可獲得低頻偏壓施 高能量離子引起之異方性，以及可將腔室壁面形 晶圓正上方形成之鞘之阻抗加以分離，可藉由晶 之阻抗進行高精確度之終點判斷。ME步驟之終 係於電漿狀態檢測器1 2 6檢測出之電漿阻抗開始 402，切換爲TiN之OE1步驟，設定IEDF控制 之輸出404爲高頻偏壓電力1〇〇 %之處理。此乃 次一 OE1步驟，需要統合STI段差、膜厚、電路 密形狀差或被蝕刻材料差、晶圓面內差引起之不 量’因此在到達底層膜之圖案，能維持其和底層 之選擇性之同時，需要蝕刻未到達底層之部分。 此時，藉由使用電漿狀態檢測器1 26之信號 圖4 ( c )所示藉由習知檢測反應生成物或触刻劑 値之時間變化方式而獲得的終點406，約快1〜5 得ME之終點。 之後，於電漿狀態檢測器1 26之信號穩定之 OE2步驟，〇E2步驟之電漿條件係使用，HBr/02 、全流量200〜400cc、壓力3〜10Pa、UHF電源 出 5 00〜700W。使用高頻偏壓電力 80%、低頻 2 0%之混合偏壓電力（於圖4 ( c) ，TiN之OE2 係使用， 者（於圖 其理由爲 制低能量 加優點之 成之鞘與 圓正上方 點判斷， 變化時刻 機構1 2 7 因爲’於 圖案之疏 同之蝕刻 high-k 間 ，相較於 之發光峰 秒可以取 時刻移至 、Ar稀釋 1 〇 1之輸 偏壓電力 時之2頻 -17- 200849325 率混合比4 0 5 )。其理由爲，以減少底層膜選擇性 段差部分或非開口部分之下擺下拉形狀之同時’可 子陰影損失（electron shading damage)。亦即， 合些許平均能量之接近倍數的高能量離子之比率， 顧下擺下拉形狀之減輕之同時，可維持選擇性，可 子衝撞引起之物理損傷、亦即可減輕源極/汲極之 另外，使遮罩上部帶電之電子和低能量離子中和， ，可以迴避電子陰影損失引起之缺口。 以上，藉由本發明之適用，於如圖3 ( c )所示 極加工，可以在不產生底層貫穿情況下，進行垂直 除本實施形態之閘極構造以外，其他之hi gh-k Zr02 、 Υ2〇3 、 La203 、 LaA10x 、 LaSiOx 、 A1203 、 HfAlO(N)等絕緣材料，金屬閘極層除TiN以外， TaN、TaSiN、TaC、Ru、HfN、MoN 等金屬材料之 亦可獲得同樣效果。 上述實施形態中，IEDF控制機構127係使用 產生2個不同頻率之電源部118、120及匹配器11 構成之機構。和其他之IEDF控制例如陷波偏i bias )比較，此方式具有振盪器及匹配器構成簡單 。偏壓施加機構1 1 7使用陷波偏壓電源時，和連續 頻率之重疊相同之故，雖價位高，但可以具備具有 頻率範圍的電漿狀態檢測器1 26加以對應。 又，混合比率之控制，本實施形態中係以成爲 子的電壓側量用之VPP設爲指標，但不僅Vpp，亦 與STI 減少電 藉由混 可以兼 抑制離 凹陷。 如此則 金屬閘 加工。 材料如 Hf02、 其他如 情況下 由振盪 [9 、 121 I ( Clip 之優點 之多數 連續之 加速離 可以輸 -18- 200849325 出電力之比率進行。此時，輸出電力成爲電流與電壓之乘 算，Vpp會因接地之配置或面積等而不同，因此需要考慮 此點。或者亦可依據如圖2所示計算模型，控制各電源之 輸出而使成爲所要之能量分布。此時，可以具備能量分布 計算用之電漿密度、電子溫度等之檢測機構而提升控制精 確度。 又，IEDF控制之偏壓電源，高頻側係使用13.56MHz ，低頻側係使用400kHz，基本上2個不同頻率之差較大 者IEDF之控制範圍較廣，另外，就腔室壁面與晶圓正上 方之阻抗之分離觀點而言亦較好。另外，較好是互相不成 爲整數倍，俾能活用個別頻率之高諧波。此時，爲維持和 電漿產生之間之獨立性或良好之面內分布，較好是高頻側 之頻率低於電漿產生機構之頻率。例如ECR時，100 MHz 以上時離子能量與電漿密度之獨立控制性變爲困難，因此 較好是4MHz以上100 MHz以下。另外，低頻側之頻率低 於100kHz時Si上之絕緣層容易產生充電上升（charge up )較爲不佳。因此較好是低頻側之頻率爲100kHz以上、 小於4MHz，高頻側之頻率爲 1 MHz以上、小於 100MHz 之頻率之中，儘可能組合頻率差較大者。另外，混合之頻 帶亦受電漿產生機構之影響。例如如上述說明，在分布控 制使用磁場的電漿產生機構之中，考慮E X B之交叉阻抗影 響而使用13.56MHz之高頻。ICP、CCP等則調整和電漿來 源頻率之間之平衡，可以使用27.60MHz。 -19- 200849325 (第2實施形態） 於弟1貫施形知假設壁面狀態之阻抗不變，以晶圓單 體處理之阻抗之絕値來獲得終點，但於晶圓之量產加工 之中存在腔室壁面狀態引起之隨時間變化。以下說明分離 該腔室壁面狀態而獲得終點之實施形態。於第1實施形態 ’以T i N之Μ E中之2頻率混合比5 0 %進行終點判斷時， 係如圖5之終點判斷流程所示，於檢測多數頻率對應之阻 抗之檢測工程5 0 1之後’進行分離工程5 0 2、亦即依據上 述式（1)、式（2)、式（3)將壁面與晶圓正上方之個 別之阻抗加以分離，進行終點判斷工程5 0 3，進行變化工 程504、亦即變化IEDF控制機構127、UHF電源101、高 速響應壓力控制機構1 1 0、高速響應反應性氣體導入機構 1 1 1、溫度控制機構1 1 5之輸出。此時使用之終點判斷模 式圖如圖6所示。 圖6 ( a )爲，除分離工程後之壁面部分之阻抗變化以 外，將晶圓正上方之阻抗變化，描繪於多數阻抗而成之導 納（immitance )上之圖。例如考慮終點判斷前之阻抗602 移至飩刻膜被完全除去時之阻抗6 0 1時，藉由依存於匹配 器之調諧用電容器及調諧用線圈，採用匹配路徑603時， 係於通過設定之多數阻抗範圍6 0 4之點6 0 5之時刻實施終 點判斷。 另外’圖6 ( b )爲，將習知以單一偏壓頻率檢測出之 阻抗變化，描繪於導納（immitance )上之模式圖。存在 時間變化時，隨蝕刻處理時間增加，腔室壁面部分之阻抗 -20- 200849325 變化606，在終點判斷以前會超過設定之阻抗範圍6〇4, 終點判斷前變爲不存在。針對此現象，依據本發明之多數 頻率之阻抗檢測，藉由實施壁面狀態成份與晶圓正上方成 份之分離工程的方法，可於不影響壁面狀態下，穩定取得 晶圓之終點，藉由和IEDF控制之組合，可於穩定獲得無 底層貫穿、亦不會產生下擺下拉形狀之金屬閘極/high-k 構造之鈾刻形狀。 圖5之流程，係依據控制裝置1 25 .內之控制程式而實 施，或記載於電漿狀態檢測器1 26之控制軟體而實施。本 實施形態中，雖針對如圖3 ( a )所示斷面構造樣本之各層 之中、對裝置特性之衝擊大的TiN (金屬閘極層）3 06加 以記述，但亦可使用於各BARC層3 02、中間層遮罩303 、下層遮罩3 04、閘極Cap層3 0 5等各層之終點判斷。 (第3實施形態） 以下爲使用分離出的腔室壁面與晶圓正上方之阻抗變 化之實施形態。實施多數片圖3 ( a )之金屬閘極/high-k 閘極之飩刻處理時之形成之ME終點判斷步驟之流程圖示 於圖7。於第2實施形態之要領下，於檢測多數頻率對應 之阻抗之檢測工程5 0 1之後，進行分離工程5 0 2、亦即依 據上述式（1)、式（2)、式（3)將壁面與晶圓正上方 之個別之阻抗加以分離，進行比較工程70 1、亦即將分離 出之腔室壁面之阻抗與晶圓正上方之阻抗，和過去之同一 步驟之狀態（過去之阻抗變化等之資料、變動模型）加以 -21 - 200849325 比較。 於比較工程70 1，係將現在進行中之阻抗或電流、電 壓、相位記錄於資料庫，和過去之資料加以比較，分類爲 每一片晶圓之時間變化。依據該分類而判斷腔室壁面狀態 ，進行調整工程702、亦即進行壁面狀態重置處理或以正 變化的方式適當調整各裝置輸出之値，如此則，分離出之 阻抗資訊可以活用於時間變化之抑制。 例如於該分類時，僅高頻側之電壓、電流、相位或阻 抗極端變化時，判斷爲晶圓面內之偏壓均勻性引起變化， 於次一晶圓處理，藉由調整偏壓之面內分布而使偏壓之面 內分布成爲均勻，如此則，可回授控制偏壓之均勻性，可 抑制良品率之降低。偏壓之均勻性補正方法，可藉由調整 2頻率偏壓之混合比而實現。例如低頻（400kHz : VppL) 與高頻（13·56ΜΗζ : VppH )之混合比（VppH/ ( VppH + VppL ))變化爲 0%、20%、1 00%時，多晶砂触刻 速率之分布變化如圖8 ( a ) 、( b ) 、（ c )所示。鈾刻條 件爲··處理氣體使用HBr/02、壓力爲3Pa、UHF施加電力 爲 500W。 作爲偏壓電力設定1 3 · 5 6 M H z之混合比爲0 %時，多晶 矽飩刻速率之中高分布爲1 1 % (圖8 ( a ))。作爲偏壓電 力設定13.56MHz之混合比爲20%時，多晶矽蝕刻速率之 中高分布爲〇% (圖8 ( b ))。作爲偏壓電力設定 1 3.5 6 Μ Η z之混合比爲1 〇 〇 %時，多晶砂飩刻速率之中高分 布爲 12% (圖 8(c))。亦即，隨高頻偏壓電力 -22- 200849325 13.56MHz之混合比之增加，晶圓端部之分布上升，可以 混合比97%控制端部高度之1 2%及以偏壓混合比控制晶圓 之分布。 圖8(d))爲，高頻13·56ΜΗζ與低頻400kHz之監 控電壓VH、VL之混合比，以VH + VL成爲大略一定的方 式而變化時，測定200mm晶圓上之多晶矽蝕刻速率801、 Si02蝕刻速率8 02之結果。Si02蝕刻速率802係以10倍 表示。隨高頻偏壓電力13.56MHz之混合比之增加，多晶 矽飩刻速率大約以一定之2成減少，相對於此，Si02蝕刻 速率則急速減少，對氧化膜之選擇性（選擇比）803變爲 增加。如上述說明，變化偏壓之混合比而控制晶圓面內速 率時，以混合比3 0%以上控制時，於OE成爲耐性夠之高 選擇性區域（選擇比200之線804以上），而較好。其他 之鈾刻速率或形狀之面內分布之修正手段，可藉由組合電 磁鐵104之輸出或氣體流量分布、晶圓平台之面內分布等 加以控制。 又，隨晶圓處理片數增加，於同一飩刻步驟僅腔室壁 面之低頻阻抗與高頻阻抗變化時，若腔室壁面之狀態變化 ，則由觀察者判斷，或以控制裝置1 25判斷，自動或手動 進行電漿處理裝置之潔淨處理，促使元件之交換，依據變 動之補正模型而變化IEDF控制機構127、UHF電源101、 高速響應壓力控制機構1 1 〇、高速響應反應性氣體導入機 構1 1 1、溫度控制機構1 1 5之輸出。 以上之例係以腔室壁面之阻抗或晶圓正上方之阻抗， -23- 200849325 或低頻偏壓之阻抗或高頻偏壓之阻抗，而分類裝置狀態或 晶圓處理狀態。另外亦可考慮變化方向（例如電感側或電 導側）之資訊，進行更詳細分類及資料庫建構及變動要因 抽出，可依據該變動要因實施適當之回授控制。 如上述說明，在對形狀加工帶來影響之飩刻步驟（ ME步驟或終點判斷步驟），使用2頻率混合之IEDF控制 偏壓，計測其阻抗、加以記錄，和過去之資料庫或變動模 型比較，如此則，可對蝕刻特性變化自動補正。 具體實現此方法之機構如圖94所示，控制裝置1 25 連接資料庫901，對控制裝置125之輸入信號，不局限於 第1實施形態、第2實施形態之偏壓施加機構1 1 7內之電 漿狀態檢測器1 26之輸出。亦即，對控制裝置1 25之輸入 信號，可使用習知電漿發光分光器123之輸出（發光光譜 )或附加阻抗檢測器的高速響應UHF匹配器1 02 (由電漿 頻率看到之電漿之阻抗、電壓、電流、相位）或膜厚干涉 監控器124之輸出，以及其他機構例如、UHF電源101、 電磁鐵1 04、加熱器1 0 8、高速響應壓力控制機構1 1 〇、高 速響應反應性氣體導入機構1 1 1、溫度控制機構1 1 5、直 流電源1 1 6之各監控値。控制裝置1 25記憶各個輸入資料 庫，控制裝置1 25係比較、參照資料庫90 1內記錄之過去 資料與新輸入之資料，依據參照資料庫901內或控制裝置 125內之變動模型及比對結果，而輸出IEDF控制機構127 或各控制裝置之信號。如上述說明，不僅本發明多數頻率 對應之電獎狀態檢測器1 2 6之資訊，亦參照發光光譜等之 -24- 200849325 各控制機構之監控値，因此可實施更詳細之裝置狀態、晶 圓處理狀態之分類可實施適當之處置。 (第4實施形態） 以下參照圖1 〇說明，針對具有圖1 〇 ( a )所示平面型 ArF阻劑301/BARC層3 02/TEOS (硬質遮罩）1001/多晶 矽 1 002/HfSi023 07被積層於 Si基板 3 09上之構造的 CMOS閘極，使用本發明進行加工時之實施形態。 圖10 (a)所示爲具有包含硬質遮罩之多層膜遮罩構 造的蝕刻前之斷面形狀。圖1 〇 ( b )爲習知方法之高頻偏 壓進行硬質遮罩蝕刻後之斷面形狀，圖1 〇 ( c )爲習知方 法之高頻偏壓進行閘極蝕刻後之斷面形狀，圖1 〇 ( d )爲 本發明進行触刻處理後之斷面形狀。 針對圖10 ( a)所示具有BARC層3 02之下方配置硬 質遮罩1001，及其下方配置多晶矽閘極層1 002之斷面構 造的Si晶圓，使用26MHz或13.56MHz之較高頻習知記 述（單一偏壓頻率電源），蝕刻硬質遮罩1 001時之例， 係被圖示於圖10(b)。如該圖所示，於硬質遮罩1〇〇1之 部分附著側壁保護膜1 004，成爲推拔形狀1 003。另外， 如圖 1〇 ( c )所示，於多晶矽閘極層 1 002之下部與 HfSi ON絕緣膜3 07之境界，於密圖案側產生缺口 1〇〇5， 且底層之Hf Si ON絕緣膜3 07之一部分絕緣被破壞。 以下說明，使用本發明之電漿狀態檢測器126及 IEDF控制偏壓，針對具有圖1〇 ( a)所示斷面構造的12 -25- 200849325 英吋晶圓進行蝕刻之例。於圖1之蝕刻裝置之 1 13設置具有圖10 ( a)所示斷面構造的Si晶圓 微調及蝕刻處理。 使用圖1 1說明微調或蝕刻處理時之施加2 偏壓之動作。圖1 1爲圖1之實施形態之電漿處 行之處理動作伴隨之時間變化圖。該分布圖係以 軸、時間爲橫軸之時序圖。又，本圖中，圖1之 裝置之動作促發，係利用使用第1實施形態、第 態之本發明的終點判斷方法，或使用來自電漿之 器123之輸出波形，圖11之發光強度之縱軸成 〇 圖11(b)分別表示2頻率偏壓之ON/OFF 頻側之偏壓電力之混合比。 於BARC層3 02之ME步驟，係於02/Ar氣 素系（CF4、CHF3、CH2F2、CH2C12、Cl2、HBr、 體，全體氣體流量調整爲 100〜400 cc、壓力爲 l〇Pa，使用5 00W〜800W之UHF電源輸出產生之 12英吋晶圓之面內分布藉由多數電磁鐵104 控制。電漿著火後，如圖1 1 ( b )所示，400kHz 壓電源部120施加約30W〜50W，微調阻劑301 蝕刻BARC層3 02 ( BARC之ME處理）。此時 之高頻未被施加，高頻偏壓之混合比爲〇%。 藉由使用400kHz之低頻IEDF，低離子亦容 壁部分，可以有效實施等方微調，另外，藉由高 下部電極 1 2，進行 頻率混合 理裝置進 動作爲縱 電漿處理 2實施形 發光分光 爲相對値 狀態及筒 體添加鹵 HC1 )氣 0 · 8 P a 〜 漿。 之電流値 之低頻偏 之同時， 13.56MHz 易射入側 能量離子 -26- 200849325 可削去側壁之線邊緣粗縫度（L E R : L i n e E d g e R 〇 u g h n e s s )’可兼顧減少之效果。此時之微調量，可以藉由氣體之 混合比、或壓力、電漿電源電力（UHF電源101之輸出） 、下部電極之溫度、DE時間加以適當控制。BARC之ME 處理之終點1 101，係使用電漿中之CN3 87nm之發光強度 之變極點。 檢測出BARC之ME處理之終點後，進行BARC之過 鈾刻（OE )。於OE中，爲提升選擇性，降低偏壓電力約 10W，另外，切換爲13.56MHz之高頻偏壓，低頻偏壓〇， 係設定高頻偏壓之混合比爲100% ( BARC之OE處理）。 之後，於硬質遮罩1〇〇1之ME步驟，由SF6、CF4、 CHF3、CH2F2、02、Ar、He之氣體之中混合適當之氣體， 全體氣體流量設爲100〜400cc、壓力爲〇.4Pa〜1.5Pa，使 用5 00W〜800W之UHF輸出來產生電漿，下部電極偏壓 電力設爲80W〜150W而進行蝕刻（硬質遮罩1〇〇1之ME 處理）。偏壓電力之頻率，係以具有高能量峰値之成爲廣 範圍之IEDF的頻率偏壓電源部之輸出，以混合比1〇〇%下 使用。其理由爲，即使於TEOS蝕刻必要之高電力情況下 於晶圓附近抑制反應生成物之再度解離。藉由抑制該再度 解離，可加工成爲垂直（圖10(d))，而非如圖10(b )所示具有推拔形狀1 003、存在疏密形狀差之硬質遮罩。 使用該低頻偏壓、高電力時，晶圓上同樣於接地部分會產 生離子衝擊，被削去之含接地材料的反應生成物會附著於 石英表面，而引起蝕刻特性之時間變化或異物之產生，此 -27- 200849325 情況下，可於不產生過度解離、維持面內加工尺寸之範圍 內，增加高頻混合比而減輕接地之濺鍍。 於硬質遮罩蝕刻之終點1102，切換爲OE，於OE步 驟，以提升和底層多晶矽1 002間之選擇性爲目的而切換 爲高頻100%，處理時間設定成爲和STI段差相當之部分 (硬質遮罩之OE處理）。 之後，開始多晶矽1 002之貫穿（BT)步驟，多晶矽 1 002之BT處理之電漿條件設爲：氣體係使用Cl2、HBr、 02、Ar或He等之氣體單體或彼等之混合氣體，全流量設 爲 200〜300cc，壓力 0.4〜0.8Pa、UHF輸出爲 500W〜 700W。IEDF控制機構127之條件設爲：400kHz低頻偏壓 混合100 %施加（多晶矽1 002之BT處理）。此乃爲，藉 由高能量離子除去圖案底面碳系物質、氧化物質，藉由低 能量離子亦容易除去側壁保護膜。於多晶矽1 002之蝕刻 處理，其加工形狀對裝置特性有大影響，因此藉由第1實 施形態、第2實施形態記載之本發明方法進行終點判斷。 多晶矽1 002之ME係使用13.56MHz之高頻比率50% 之IEDF (多晶矽1 002之ME處理）。多晶矽1〇〇2之ME 之終點11 04，係依據第2實施形態之方法取得電漿狀態檢 測器126之信號。 檢測出多晶矽1 〇 〇 2之Μ E處理之終點後，進行〇 E處 理。該〇 Ε處理，係於Ο Ε1及Ο Ε 2之2步驟進行。於〇 ε 1 步驟，爲兼顧底層選擇性與蝕刻形狀（垂直加工性、無裙 襬形狀），較好是低壓條件。於低壓條件下欲得底層選擇 -28 - 200849325 性’通常需要降低離子能量，但於400kHz之低頻，因設 爲低偏壓而存在低能量離子，離子指向性更降低，裙襬形 狀容易殘留。因此，於OE1步驟，使用和ME相同之處理 氣體，使用13.56MHz之高頻偏壓100%混合之IEDF (多 晶矽1002之 OE1處理）。偏壓電力爲10W〜50W( Vpp250V 以下）。 之後，移至OE2步驟，除去STI段差部分或面內、 p/n閘極差、疏密形狀差引起之多晶矽。OE2步驟之電漿 條件爲，處理氣體以Ar稀釋HBr/02，全流量設爲200〜 400cc，壓力 3 〜10Pa、UHF 輸出 500W 〜700W。使用 2 0% 之低頻偏壓混合80 %之高頻偏壓之2頻率混合偏壓（多晶 矽1 002之OE2處理）。此乃爲兼顧底層選擇性與電子陰 影損失（electron shading damage)之減少。亦即，藉由 減少平均離子能量之近倍之高離子能量之比率，可維持底 層選擇性，可抑制離子衝擊引起之物理損傷。又，以低能 量之離子中和遮罩上部帶電之電子，可迴避電子陰影引起 之缺口。 以上說明多層膜構造之樣本，被蝕刻材料改變時，以 電漿狀態檢測器126、發光分光器123或膜厚干涉監控器 124之信號作爲促發移至次一步驟時之IEDF控制機構127 之設定例。圖爲步驟切換時，IEDF控制電源之輸出電 壓（Vpp)產生上沖（overshoot)使過剩電壓施加於被倉虫 刻材料，不會降低選擇性之控制裝置構成之槪略圖。 圖1 5爲圖1所示實施形態之電漿處理裝置之控制裝 -29- 200849325 置構成之槪略模式圖。依據事先設定之蝕刻處理條件（ recipe)，藉由電漿電源（UHF電源101)、高速響應壓 力控制機構1 1 0、高速響應反應性氣體導入機構1 1 1之輸 出値或時序控制的控制裝置125，進行IEDF控制機構127 之輸出電壓與時序控制。於IEDF控制機構127，至遲於 弟X -1編5虎触刻步驟’將第X編號之局頻偏壓電源部1 1 8 之輸出設定値SVHx與低頻偏壓電源部120之輸出設定値 SVLx，或第X編號步驟之高頻匹配器119之穩定點設定 値SPHx與低頻匹配器121之穩定點設定値SPLx，依據控 制裝置1 2 5之信號事先設定。 此時，亦適當設定多數個自第X-1編號結束至第X編 號之高頻匹配器1 19之穩定點的過渡設定値SPHy與低頻 匹配器1 2 1之穩定點的過渡設定値SPLy，如此則，移至 第X編號步驟時，不會產生過剩電壓，可圓滑響應。此時 ，依據移行中之監控値之MPHx、MPLx (來自負荷之射入 電力或反射電力、匹配狀態等），輸出過渡設定値SPHy 與SPLy或電源輸出値SVHx與SVLx，則可進行回授控制 。另外，不僅監控高頻匹配器119、低頻匹配器121之信 號，亦可監控電漿狀態檢測器1 26之電流、電壓、相位、 阻抗信號而進行回授控制，亦可參照資料庫90 1之過去値 。如上述說明，係對次一目標點，於最短時間圓滑、單調 地變化時間之機構及方法，但和IEDF控制機構127之過 渡現象控制同樣，亦可對UHF電源1 0 1、高速響應壓力控 制機構1 1 0、高速響應反應性氣體導入機構11 1、溫度控 -30- 200849325 制機構1 1 5同樣實施。 (第5實施形態） 以下說明使用圖1之電漿處理裝置，形成具有圖1 2 之高段差立體構造FIN-FET時之處理方法之實施形態。圖 中（a )爲蝕刻前之膜構造斜視圖，（b )爲使用本實施形 態蝕刻後之膜構造斜視圖，（c )爲圖（a )之A-A’線切斷 的縱斷面圖。 於圖12(a)及（c)，具有高段差立體構造FIN-FET 之蝕刻前之膜構造，係由形成於Si基板3 09上的Si02層 1203、Si 層 1202、TiN 層 1204、BARC 層 302 及阻劑 30 1 構成。於Si02層1 203之上形成FIN部分1201，再於 Si02層1 203及FIN部分1201之上形成high-k絕緣膜 1 205。1 20 8表示FIN部分1201與閘極之境界的部分。本 實施形態中，係由圖1 2 ( a )之膜構造以阻劑3 0 1爲遮罩 開始鈾刻，而獲得圖1 2 ( b )之膜構造的乾蝕刻。於圖12 (b )，1 205 爲 high-k 絕緣膜，1 206 爲蝕刻 TiN 層 1204 而形成之TiN閘極。Si層1 202具備位於TiN閘極1206 兩側、朝其延伸的多數FIN部分1201。圖12 ( c)爲具備 F IN部分1 2 0 1之圖1 2 ( a )之膜構造的縱斷面圖。 具備圖12(a)之膜構造的晶圓，其之FIN部分1201 之段差之上部與下部之〇E量差較大，對裝置特性帶來大 影響的閘極長度部分成爲垂直方向，因此不僅第1實施形 態一第4實施形態之IEDF控制，和氣體、壓力、匹配器 -31 - 200849325 、電極溫度連動而和反應生成物或蝕刻劑或離子之磁通量 關連之步驟間之過渡現象之控制亦重要。 和該蝕刻處理之過渡現象從動的機構，較好是於UUP 匹配器102使用，電漿射入電力無上沖（overshoot )或下 沖（undershoot)，具備約於1秒可使單調遞增或單調遞 減變化穩定性能者。欲實現該性能時，可藉由例如設定著 火及穩定點之多數匹配參數及其匹配路徑之最佳値等功能 而實現。定義單調遞增之響應曲線之時間微分常時爲正， 單調遞減之響應曲線之時間微分常時爲負。 另外，欲和反應生成物或蝕刻劑之過渡現象從動時， 較好是於高速響應反應性氣體導入機構1 1 1使用，於電漿 放電中添加/減少新氣體時，流量不會有溢流（overshoot )或不足（undershoot )之機構，例如可使用氣體不致於 滯留而於等待時間繼續流入氣體之機構。 另外，欲和氣體流量變化伴隨之電漿壓力變動從動時 ，較好是具備約2秒可穩定壓力的高速響應壓力控制機構 1 1 〇。此功能可藉由設爲儘可能不產生壓力差之氣體配管 構造，或使壓力控制之運算法則最佳化而實現。另外，欲 和反應生成物之Si晶圓面內分布之變化從動時，下部電 極1 1 3較好是具備儘可能以高速（1 °C /秒以上）於步驟間 升降溫度，而且於分割內側、外側、或其以上之部分具有 可獨立控制之功能。此功能可藉由例如具備溫度控制機構 1 1 5而實現，該溫度控制機構1 1 5係於下部電極1 1 3內部 具備加熱器、溫度感測器、He氣體壓力控制等。 -32- 200849325

使用具備該功能機構的圖1之電漿處理裝置，進 SOI ( Silicon on Insulator )基板上作成之 FIN-FET 時之蝕刻處理之時序圖如圖1 3所示，圖1 3 ( a )爲例 用發光強度的EPD用信號Η時間變化，圖13 ( b )爲 中之下部電極之溫度，圖1 3 ( c )爲供給至蝕刻腔室 之添加氣體之流量，圖1 3 ( d )爲蝕刻腔室1 0 7內之 壓力，圖13 ( e )爲由天線103導入鈾刻腔室107 UHF電力，圖13 ( f)爲IEDF控制機構127進行之 頻率之偏壓分配比。 控制下部電極1 1 3之電極溫度的溫度控制機構1 初期設定値，係如圖1 3 ( b )所示，使內周部1 3 1 1及 部1 3 1 2分別由40 °C開始。依據第4實施形態之製程 ，使用〇2/Cl2/Ar/CF4進行BARC層302之ME步驟， 漿發光強度開始減少之時刻1 3 02移至BARC層3 02 ；； 步驟。於OE中，需要提升和TiN層1 204間之選擇 進行斜波（ramp)控制而使成爲TiN之蝕刻劑之C1; 發光強度減弱之時間1 3 0 1以下逐次呈現單調遞減（ )。於習知氣體流量控制波形1 304，僅進行Cl2氣體 氣操作閥之開關控制之故，成爲瞬間減少。另外，於 電漿中之壓力變動1307，瞬間關閉Cl2氣體之制動閥 ，急速減少之後，需要花費約5秒而回復設定壓力。 相對於此，本實施形態中，藉由使用高速響應反 氣體導入機構1 1 1及高速響應壓力控制機構1 1 〇，配 應生成物之減少漸漸減少蝕刻量，依此而補正壓力變 行於 飩刻 如使 處理 107 氣體 內之 多數 15之 外周 順序 於電 匕OE 性， 丨，於 1303 之空 習知 之故 應性 合反 動使 -33- 200849325 成爲一定，又，壓力成爲一定之故，可以抑制習知於UHF 匹配器產生之電漿射入電力之變動1 3 09或Vpp之變動’ 可以抑制形狀異常。 又，BARC層302之OE中之IEDF控制機構127之頻 率，和第1實施形態同樣，由400kHz之低頻切換爲 13.56MHz之高頻，偏壓輸出則使用30W〜50W之範圍。 僅於蝕刻FIN段差1 207之時間進行OE處理後，移至TiN 層1 204之BT步驟。此時，於切換氣體時將UHF波輸出 及偏壓電力設定開關1 3 0成爲OFF狀態。於中斷放電進行 切換氣體之1 〇數秒間，使TiN蝕刻中之內周部分之電極 溫度131 1上升20 °C。此爲抑制TiN蝕刻中之再度射入之 反應生成物之再度附著。又，下部電極1 1 3之外周部分之 溫度1312，可考慮排氣效率引起之反應生成物之分布差異 而調節爲低10〜20°C。

TiN 層係由 BT、ME、0E1、0E2 構成，BT、ME 係和 第1實施形態同樣適用本發明之終點判斷方法及蝕刻條件 〇 習知UHF匹配器之情況下，移至BT步驟S時，點火 時電漿射入電力之變動1 3 08會出現，但藉由UHF匹配器 102之使用可以圓滑移行而不會產生上沖或下沖。此乃因 爲，UHF匹配器102在點火時及穩定時移行至不同之匹配 參數時，可以適當選擇其匹配路徑。 BT步驟’係導入BT處理氣體之同時，施加UHF電 力設爲低頻側偏壓而進行，檢測出B T步驟之終點丨3 〇 i時 -34- 200849325 ’停止B T處理氣體之供給，停止UHF電力及低頻側電力 之供給。 於ME步驟，係供給ME處理氣體之同時，開始對天 線進行UHF電力供給，偏壓電力設爲低頻側與高頻側爲i ;1。於ME步驟，於電漿狀態檢測器1 26之阻抗開始減 少之時刻13 14，切換爲TiN OE1步驟。 OE1步驟之目的爲統合段差或疏密、面內差引起之蝕 刻量、亦即快速到達底層膜之圖案與乃未到達底層膜之圖 案混合。因此，於到達底層膜之圖案維持與hi gh-k間之選 擇性，而且於未到達底層膜之圖案部分，特別是垂直方向 之閘極長度部分，推拔形狀與裙襬形狀之減少成爲必要。 欲提升選擇性時，如圖1 3 ( c )所示，配合以單調遞增而 呈逐次減少的反應生成物量加以控制而添加F系氣體。添 加氣體，可考慮底層材料與閘極材料而使用NF3、SF6、 CF4、02、N2、CH2C12氣體等。閘極/閘極絕緣膜構造圍多 晶矽/Si02時，氧或氮具有同樣功能。此時，藉由高速響 應反應性氣體導入機構1 1 1、高速響應壓力控制機構1 1 0 、UHF匹配器102，以不會產生氣體流量溢流1 3 05、壓力 變動1 3 06、射入UHF波之變動1 3 08或Vpp之變動而添加 彼等氣體。OE1中，IEDF控制機構127，爲提升選擇性而 使具有窄能量分布而以高頻100%處理，如此則，不存在 開口部形狀異常（側壁蝕刻、底層貫穿）。可以減少疏密 形狀差或P/N閘極部之差。 又，本實施形態中，藉由和TiN之ME之終點13 14 -35 - 200849325 同時下降電極溫度20 °C，使變少之反應生成物之吸附機率 增加，而增加出現選擇性之沈積物之附著量。此乃藉由反 應生成物之變少，蝕刻劑比率上升，可抑制進入側壁鈾刻 〇 另外，於OE2，需要除去FIN部分與閘極之境界部分 1208殘留之TiN，因爲成爲閘極長度之故需要高精確度控 制。因此，使用2頻率偏壓1313之高頻13.56MHz設爲 8 0%之Vpp，使全電源輸出之IEDF平均成爲50V以下之 値（lOOVpp以下）。其理由爲，對於FIN上部之high-k 材料絕緣膜需要高選擇性。鈾刻閘極1 206與FIN部分 1201之境界部1 208時，以低能量離子由境界之上部加以 削落。偏壓之全輸出抑制於lOOVpp以下，可兼顧選擇性 與鈾刻。此時之偏壓電力大約1 W/1 2英吋。 另外，爲確保OE時間而使用，和OE2中途逐次變低 之境界部之高度連動而使混合比朝高選擇側增加的鋸齒狀 控制波形13 16爲有效。另外，上述BARC蝕刻、TiN鈾 刻時之2頻率混合比，需要依據圖案密度或FIN高度（段 差高度）適當調整。 另外，IEDF控制機構127內之高頻匹配器1 19、低頻 匹配器121，亦和UHF匹配器102同樣，較好是具有適當 設定多數匹配點與其之匹配路徑之工程者，如此則，可防 止離子能量、或Vpp、或輸出電力之震動、或上沖、下沖 。另外，以可以圓滑移至蝕刻之離子促進反應，使對飩刻 有影響的電漿內部參數（自由基種、密度、離子密度、射 -36- 200849325 入之離子能量）可以圓 '滑（單調遞減或單調遞增）轉移的 方式，藉由控制各機構之運算法則來實施。電漿內部參數 係指表示電漿特徵之量’彼等之量之中，自由基種、密度 、離子密度係使用發光分光器1 23或新的密度檢測探針， 關於射入之離子能量可藉由電漿狀態檢測器1 26之信號檢 測進行回授控制，或事前與資料庫準備多數個轉移點（移 行點）加以控制。此時’步驟轉移間之各個竟之設定値需 要同時變化，因此控制需以收斂方式進行。 (第6實施形態） 以下依據圖14說明於使用μ波-ECR電漿處理裝置中 ，處理閘極以外之膜構造而形成之例。此例中說明於圖1 4 (a )之矽基板3 09形成深孔之情況。此情況下之飩刻步 驟，係由BARC 3 02、硬質遮罩1001、與矽309之蝕刻步 驟構成，BARC層3 02與硬質遮罩1001之鈾刻步驟，係依 據第4實施形態之要領進行ME、OE製程。之後，混合 SF6、CF4、CHF3、CH2F2、SiCl4、SiF4 等含氟氣體或氧， 於100〜3 00cc氣體流量、〇.4Pa-1.5Pa壓力，電漿產生機 構之μ波輸出500W〜800W之狀態下產生電漿，電極溫度 內/外差約爲5°C〜2(TC，內側設爲較高而進行Si層之蝕 刻。圖1 4 ( d )所示1 40 1爲硬質遮罩鈾刻後之溝槽。 本實施形態中，IEDF控制機構127係使用離子能量 分布變窄之高頻13·56ΜΗζ之100%成份。此乃爲抑制，低 頻IEDF存在之低能量之離子能量之助長圖14 ( 〇 )所示 -37- 200849325

Si層之空洞1402。另外，藉由能量分布之整合，亦可抑 制阻劑之晶面（facet )角之變大，深孔之尺寸不會擴大， 可實現不會產生如圖14(d)所示空洞之孔（hole)之高 精確度加工。如此則，進行和氧、SiCl4、SiF4等沈積氣體 之時序控制，可實施更微細、更高深寬比之加工。 藉由上述方法、機構，在具備包含段差、金屬材料、 high-k材料的多層構造之平面型CMOSFET、立體構造（ FIN-FET)等之閘極触刻中，可實現穩定之飩刻加工，不 會有形狀異常（疏密形狀差、缺口、側壁蝕刻、底層膜損 傷、裙襬形狀、底層貫穿、推拔形狀等）之產生。 彼等機構、實施形態隨於S i晶圓之半導體加工被實 施’但是亦可對應於下部電極1 1 3之形狀，而適用於電漿 顯示器、液晶、MEMS製造等之電漿蝕刻全體。 【圖式簡單說明】 圖1爲本發明實施形態之電漿處理裝置之斷面圖。

圖2爲400kHz、13·56ΜΗζ及2頻率混合偏壓之IEDF 〇

圖3爲具備多層構造之平面（planar)型CM0SFET $斷面圖’（a )爲蝕刻處理前，（b )爲習知方法之鈾刻 處理’ （c )爲使用本發明之蝕刻處理，該多層構造包含 &差、金屬材料及high-k材料。 圖4爲處理圖3之斷面構造之晶圓時使用之電氣 t點判斷及2頻率偏壓之時序圖及習知終點判斷方法之時 -38- 200849325 序比較。 61 5爲本發明之終點判斷流程圖。 圖6爲終點判斷用之晶圓正上方之阻抗與導納（ immitance)之圖，（a)爲本發明，（b)爲1頻率。 圖7爲本發明之穩定化、變動補正之流程。 圖8爲多晶矽速率之分布及多晶矽速率與Si02速率 、選擇性之混合比依存性之圖，（a )爲低頻與高頻之混 合比0%時，（b )爲低頻與高頻之混合比20%時，（c ) 爲低頻與高頻之混合比1 00%時，（d )爲多晶矽速率與 Si〇2速率、選擇性之混合比依存性。 圖9爲實現圖7之流程的機構圖‘。 圖10爲硬質遮罩樣本之斷面形狀模式圖，（a)爲蝕 刻處理前，（b )爲習知方法之高頻偏壓之硬質遮罩蝕刻 後’ （c )爲習知方法之高頻偏壓之閘極鈾刻後，（d )爲 本發明之多數高頻偏壓之閘極蝕刻後。 圖11爲圖10(a)之斷面構造之Si晶圓處理時使用 之EPD與2頻率偏壓之時序圖。 圖12爲FIN-FET構造之樣本之鳥瞰圖及斷面圖，（a )爲閘極蝕刻前，（b )爲使用本發明之閘極鈾刻後，（c )爲使用本發明處理後之FIN-FET構造之樣本之沿圖12 (a )之A-A’線的斷面圖。

圖13爲處理FIN-FET時使用之時序圖，（a)爲EPD 波形，（b )爲下部電極之溫度，（c )爲添加氣體之流量 ’ （d)爲氣體壓力，（e)爲射入UHF電力，（f )爲 -39- 200849325 IEDF控制機構之分配比。 圖1 4爲樣本之斷面形狀模式圖，（a )爲鈾刻處理前 ，（b )爲使用本發明以硬質遮罩触刻樣本之後’ （c )爲 使用習知技術鈾刻處理樣本之後之深孔之斷面形狀’ （d )爲使用本發明蝕刻處理樣本之後之深孔之斷面形狀。 圖1 5爲圖1所示實施形態之電漿處理裝置之控制裝 置構成之槪略模式圖。 【主要元件符號說明】 101 : UHF 電源 102 :附加阻抗檢測器的高速響應UHF匹配器 1 0 3 :天線 1 0 4 :電磁鐵 1 0 5 :石英板 1 0 6 :噴氣板 1 0 7 :飩刻腔室 1 0 8 :加熱器 1 0 9 :高真空幫補 1 1 0 :高速響應壓力控制機構 1 1 1 :高速響應反應性氣體導入機構 1 1 2 :矽晶圓 1 1 3 :下部電極 1 1 4 :承受器 1 1 5 :溫度控制機構 -40- 200849325 1 1 6 :直流電源 1 1 7 :偏壓施加機構 1 1 8 :高頻偏壓電源部 1 1 9 :高頻匹配器 120 :低頻偏壓電源部 1 2 1 :低頻匹配器 122 :發光受光部 123 :發光分光器 124 :膜厚干涉監控器 1 2 5 :控制裝置 126 :電漿狀態檢測器 127 : IEDF控制機構

201 ：高頻（13·56ΜΗζ)之 IEDF 202 :高頻時之分布寬度 203 ：低頻(400kHz )之 V p p 2 0 0 V 之 IE D F 204:低頻時之分布寬度

205 ：低頻(400kHz )之 VpplOOV 與高頻（13·56ΜΗζ )之VpplOOV混合時之IEDF 3 0 1 :阻劑 3 02 ： B ARC 3 0 3 :中間層遮罩 3 04 :下層遮罩 3 0 5 :閘極Cap層 3 0 6 :金屬閘極層 -41 - 200849325 3 07 : HfSiON 絕緣膜 308 ： STI 3 09 :矽基板 310 : STI 段差 3 1 1 :主動部分之閘極下部 312 : HfSiON膜之底層貫穿 3 1 3 : S TI段差部之閘極材料殘留 3 1 4 :下擺下拉形狀 3 15 : STI上之閘極材料殘留 3 1 6 :本發明處理之閘極 40 1 : BT終點（阻抗變大之時刻） 402 : TiN之ME終點（阻抗開始變化之時刻 40 3 : TiN之ME時之2頻率混合比 4 04 : TiN之OE1時之2頻率混合比 40 5 : TiN之OE2時之2頻率混合比 406 :習知基於發光峰値之TiN之ME終點 ME時之 終點 407 :膜厚干涉監控器檢測出之TiN之BT : 輸出波形 408 :膜厚干涉監控器檢測出之TiN之ME $ 60 1 :蝕刻膜被完全除去時之阻抗 6 0 3 :匹配路徑 604 :設定之多數阻抗範圍 60 5 :匹配路徑通過604之點 606 :經時變化存在時之終點判斷前之阻抗 -42- 200849325 607 :經時變化存在時之終點判斷後之阻抗 8 0 1 :多晶矽蝕刻速率 802 : Si02蝕刻速率 8 03 :對氧化膜之選擇性（選擇比） 804 :選擇比200之線 901 :資料庫 1001 :硬質遮罩 1 0 0 2 :多晶矽閘極層 1 0 03 :存在推拔形狀：疏密形狀差之硬質遮罩 1 004:附著於側壁之反應生成物 1 0 5 ··缺口 110 1： B ARC之終點 1 102 :硬質遮罩鈾刻之終點 1 103 :多晶矽之BT步驟之終點 1 1 04 :多晶矽之ME步驟之終點 1 1 05 : B ARC蝕刻時之2頻率混合比 1 1 06 :硬質遮罩蝕刻時之2頻率混合比 1 1 〇7 :多晶矽鈾刻時之2頻率混合比 1 1 0 8 :多晶矽之〇 E蝕刻時之2頻率混合比 1201 ： FIN 部分 1202 ：矽層 1 203 ： Si02 層 1204 : TiN 層 1 205 : High-k 絕緣膜 -43- 200849325 1 206 :被鈾刻之TiN閘 1 207 : FIN 段差 1 208 : FIN部分與閘極 1 3 0 1 :發光強度減少之 1 3 02 : CN發光強度之P 1 3 0 3 :斜波控制 1 3 04 :習知技術之氣體 1 3 0 5 :氣體流量之溢流 1 3 0 6 :壓力變動 1 3 07 :習知技術之電漿 1 3 0 8 :點火時電漿射入 1309:電漿射入電力之 1310:發光強度充分上 13 11： TiN蝕刻中之內 13 12 : TiN蝕刻中之外 13 13： TiN 之 ME 步驟： 13 14 : Ti發光強度開始 1 3 1 5 :於高速響應反應 調遞增之氟系添加氣體之流 1 3 1 6 :斜波控制波形 1401 :硬質遮罩鈾刻後 1402 ：空洞 極 之境界部分 時間 S始減少時刻 流量控制波形 (overshoot) 中之壓力變動 電力之變動 變動 升之時刻 周部分之電極溫度 周部分之溫度 匕2頻率偏壓 減少之時刻 性氣體導入機構被控制成爲單 量 之溝槽 -44-

Claims (1)

1. 200849325 十、申請專利範圍 1 . 一種電漿處理方法， 具備： 載置工程，將具備膜構造之晶圓載置於真空容器內部 之處理室內之下部電極上，該膜構造爲，表面由在high-k 材料上包含有金屬材料的多數層之膜所構成、具有段差構 造者； 導入工程，將蝕刻氣體導入該處理室內； 調整工程，調整處理壓力； 產生工程，於上述處理室內產生電漿；及 供給工程’供給多數頻率之偏壓電力而於上述晶圓上 形成偏壓電位； 藉由變化上述多數頻率之偏壓電力輸出爲不同而進行 上述晶圓之膜構造之電漿處理者； 其特徵爲： 上述電漿處理方法另具有： 檢測工程，檢測上述電漿狀態之時間變化； 判斷工程，依據該檢測結果來判斷電漿處理之終點； 及 控制工程，於上述終點判斷之後，藉由變化多數頰率 之偏壓輸出及彼等之混合比，而獨立控制射入上述晶圓之 離子能量及其分布。 2、一種電漿處理方法， 具備： -45 - 200849325 載置工程，將具備膜構造之晶圓載置於真空容器內部 之處理室內之下部電極上，該膜構造爲，表面由在high-k 材料上包含有金屬材料的多數層之膜所構成、具有段差構 者， 導入工程，將蝕刻氣體導入該處理室內； 調整工程，調整處理壓力； 產生工程，於上述處理室內產生電漿；及 供給工程，供給多數頻率之偏壓電力而於上述晶圓上 形成偏壓電位； 藉由變化上述多數頻率之偏壓電力輸出爲不同而進行 上述膜構造之電漿處理者； 其特徵爲： 上述電漿處理方法另具有： 檢測工程，檢測電漿之阻抗之時間變化； 分離工程，將檢測出之電漿之阻抗之時間變化，分離 爲壁面狀態成份與晶圓正上方成份之阻抗； 判斷工程，依據分離出的壁面狀態成份或晶圓正上方 成份之阻抗檢測結果，來判斷電漿處理之終點；及 控制工程，於終點判斷之後，藉由變化多數頻率之偏 壓輸出及彼等之混合比，而獨立控制射入上述晶圓之離子 能量及其分布。 3· —種電漿處理方法， 具備· 載置工程’將具備膜構造之晶圓載置於真空容器內部 -46- 200849325 之處理室內之下部電極上，該膜構造爲，表面由在high-k 材料上包含有金屬材料的多數層之膜所構成、具有段差構 造者； 導入工程，將蝕刻氣體導入該處理室內； 調整工程，調整處理壓力； 產生工程，於上述處理室內產生電漿；及 供給工程，供給多數頻率之偏壓電力而於上述晶圓上 形成偏壓電位； 藉由變化上述多數頻率之偏壓電力輸出爲不同而進行 上述晶圓之膜構造之電漿處理者； 其特徵爲= 上述電漿處理方法另具有： 檢測工程，檢測電漿狀態之時間變化；及 控制工程，依據檢測出之電漿狀態之時間變化，藉由 變化多數頻率之偏壓輸出及彼等之混合比，而獨立控制射 入上述晶圓之離子能量及其分布。 4.如申請專利範圍第2項之電漿處理方法，其中 上述電漿處理方法另具有： 比較工程，於分離爲壁面狀態成份與晶圓正上方成份 之阻抗的分離工程之後，將分離出之資料和資料庫或變動 模型加以比較；及 依據該比較結果進行壁面潔淨的工程，或變化次回之 晶圓處理條件的工程。 5 ·如申請專利範圍第2項之電漿處理方法，其中 一 47- 200849325 上述電漿處理方法，係將電漿處理之終點判斷工程之 中、相對於高頻側偏壓電力之全部偏壓電力的輸出比設爲 30%以上。 6.如申請專利範圍第2項之電漿處理方法，其中 另具有：在終點判斷後之移至次一鈾刻步驟的過度時 間中、使電子溫度、電漿密度、氣體種、離子能量與離子 能量分布、晶圓上之彼等之面內分布呈現單調遞減或單調 遞增而變化的工程。 7 · —種電漿處理裝置，係具備：真空容器；下部電 極’配置於該真空容器之處理室內，其上面載置電漿處理 對象之晶圓；偏壓施加機構，供給多數頻率之偏壓電力而 於該下部電極形成偏壓電位；氣體供給機構，將反應性氣 體導入上述處理室內；調整機構，調整上述處理室內之氣 體壓力；及電磁波供給機構，於上述處理室內產生電漿； 其特徵爲： 上述偏壓施加機構，係具備： 變化機構，其藉由變化上述多數頻率之偏壓電力之輸 出比’而獨立變化射入晶圓之離子能量及其分布； 檢測機構，其藉由檢測電漿之電流、電壓、相位或阻 抗’而檢測出相對於多數頻率之偏壓頻率的電漿狀態；及 終點判斷機構，其藉由檢測出相對於多數頻率之偏壓 頻率的電漿狀態，來判斷電漿處理之終點。 8·如申請專利範圍第7項之電漿處理裝置，其中 上述偏壓施加機構， -48 - 200849325 係由振盪產生多數頻率的電源部及和由多數匹配器電 源部供給至上述下部電極的上述多數頻率所對應之匹配器 構成、而且具備對多數頻率之阻抗檢測器，或檢測相對於 多數頻率之電流、電壓、相位的機構。 9.如申請專利範圍第7項之電漿處理裝置，其中 由上述偏壓施加機構施加之多數頻率之偏壓電力之中 、高頻側之偏壓電力設爲1MH z、l〇〇MH z以下或上 述電磁波供給機構之電磁波之頻率以下， 低頻側之偏壓電力設爲1 0 0 k Η z以上、未滿4 M HE ζ ο 1 0 ·如申請專利範圍第7項之電漿處理裝置，其中 具備：針對供給電力至上述電磁波供給機構的電源記 錄多數個以上之匹配點，選擇其之匹配路徑而進行匹配的 匹配裝置。 -49-