TW200832908A - Circuit and method operable in functional and diagnostic modes - Google Patents
Circuit and method operable in functional and diagnostic modes Download PDFInfo
- Publication number
- TW200832908A TW200832908A TW096136397A TW96136397A TW200832908A TW 200832908 A TW200832908 A TW 200832908A TW 096136397 A TW096136397 A TW 096136397A TW 96136397 A TW96136397 A TW 96136397A TW 200832908 A TW200832908 A TW 200832908A
- Authority
- TW
- Taiwan
- Prior art keywords
- scan
- input
- clock
- signal
- data
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 10
- 230000004044 response Effects 0.000 claims abstract description 43
- 230000005540 biological transmission Effects 0.000 claims description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 7
- 238000010408 sweeping Methods 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- 238000013461 design Methods 0.000 description 17
- 238000013479 data entry Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 101100256584 Dictyostelium discoideum selk gene Proteins 0.000 description 1
- 101150098459 SELENOK gene Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318541—Scan latches or cell details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318552—Clock circuits details
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
200832908 九、發明說明: 【發明所屬之技術領域】 本發明是有關於資料處理系統領域。更特別地,本發 明是有關於電路診斷測試之領域。 【先刚技術】 為有效地測試積體電路,可在電路上(像是掃描電池) 提供診斷特性之方式已辱人所知。掃描電池可供進行該電 路的掃描測試,如此可控制並觀察在該積體電路内的狀態 要素。掃描電池通常是關聯於該電路上之正反器或閂鎖 器’而藉由將一掃描電池能力增置於該設計所提供,藉此 可捕捉到一信號值,然後依序地掃描離出該電路以供進行 診斷。 可按數種方式來提供具一掃描電池能力的正反器。一 種常用方式是提供一多工化正反器,此者在其輪入及輸出 上具有一多工器,而可回應於一控制信號(掃描致能)以在
資料與掃描輸入之間選擇。第〗圖顯示一此一根據先前技 藝之多工化D正反器1〇。 此正反器包含資料輸入及掃描輸入,分別為22及32。 這些輸入包含個別的可三態性裝置24及34,而由該掃描 致能信號所控制。從而,若掃描係經致能,則資料輸入22 被隔離於自資料輸入22行旅至資料輸出29之前向資料路 徑25,而若掃描未經致能,則該掃描輸入32會被三態裝 置34隔離於該前向資料路徑25。該多工化〇正反器係另 5 200832908 為一標準正反器,此者在該輸入22與主閂鎖器24之間具 有一傳輸閘極2 3,而在主閂鎖器2 6與從閂鎖器2 8之間具 有一傳輸閘極27。在該輸出末端處設有一資料輸出29及 一掃描輸出39,該掃描輸出係由該掃描致能信號所致能。 因此’可由該掃描致能se輸入的狀態來控制該正反器的行 為’即若se為高位,則該正反器為位移模式下,並且可經 由該掃描輸入32及該掃描輸出39連接埠透過該正反器掃 描資料;而若se為低位,則該正反器是在功能模式下,並 且展現正常主從正反器的行為。在兩者狀態下,皆利用該 時脈elk輸入來更新該正反器的狀態。 第1圖多工-D正反器設計之優點是在於,此者可僅 藉由在輸入處提供一 2輸入多工器、在輸出處一額外邏輯 和一外加的控制信號以供進行掃描。從而,對此設計所需 增用的電路面積為微小。而該設計的缺點則在於該多工器 會對功能路徑效能造成影響。 此外’時脈掃描正反器為較 適用於高速度操作,並且通常可提供比起該多工小正反器 設計而為較低的耗電量。
閃鎖器時脈掃描正反 22與該資料輸出29 第2圖顯示一根據先前技藝之3 器。即如可觀察到者,在該資料輪入 200832908 之間的功能路經不受此設計所影響,因而功能操作良好。 但是’在此設計裡其代價為電路面積,並且需供置一額外 閂鎖器及一額外掃描時脈信號。這會導致相較於該多工4 方式,面積增加約3 3 %。 專利案US63 80780即針對於此掃描正反器設計要不就 面積巨幅增加要不就效能降低的問題,而提議了一種僅具 兩個閂鎖器然擁有額外電晶體的設計。該設計的缺點為需 要至少四個控制或時脈信號以獲正確的功能性。 【發明内容】 自一特點而觀察,本發明提供一種含有至少一正反器 之電路,該正反器包含:一主閂鎖器及一從閂鎖器;一 資 料信號輸入及一掃描信號輸入,此等係按彼此平行方式所 排置,並且各個輸入含有一可三態性裝置;以及一掃插致 能信號輸入、一功能時脈信號輸入和一掃描時脈信號輪 入;其中:因應於表示一功能操作模式之該掃描致能信就 的一第一預設值,該掃描輸入可三態性裝置係可運作 該掃描輸入隔離於該主閂鎖器,並且該主問鎖器可回應於 該功能時脈而運作以自該資料輸入接收資料並將資料輪出 至該從閂鎖器’同時該從閂鎖器可回應於功能時脈而運作 以自該主閂鎖器接收資料並在該資料輸出處輸出資料·、 及因應於表示一掃描操作模式之該掃描致能信號的— 昂二 預設值,該資料輸入可三態性裝置係可運作以將該資料輪 入隔離於該主Η鎖器,並且該主閂鎖器可回應於該掃插時 7 200832908 脈而運作以自該掃描輸入接收資料,同時該從閃鎖器 應於該功能時脈而運作以自該主閂鎖器接收資料並在 描輸出處輪出資料。 本發明認知到上述問題,並可藉由提供_由兩個 瘳 信號及一控制信號所控制的正反器加以解決。該正反 該等資料及掃描輸入上具有可三態性裝置,該等可根 控制化號以選擇適當的輸入,同時該系統係經排置 得’在功能模式下該功能時脈更新兩者閂鎖器並且在 模式下皆更新該從閂鎖器,然在掃描模式下該主問鎖 由該掃描時脈所更新。從而,本設計可供進行掃描而 提供一額外閂鎖器,而是僅藉兩個時脈信號及一控制$ 在一些具體實施例裡,該掃描時脈及該功能時脈 重疊時脈。 雖然該掃描時脈及該功能時脈為非重疊並不是嚴 要求條件,但是若能達成的話則是很有利的。時脈重 能會獲致一非強固(non-robust)設計,因要小心地平衡 〇 時脈在處理上頗為困難。因此,會高度希望是此非重 式,因為這可確保符合該正反器的内部競賽條件,同 • 幅降低任何外部競赛條件的可能性,即使是在兩個時 . 間有大量的歪斜情況亦然。此外,即如可自特定說明 為顯見者,存在有許多邏輯上相當簡易之方式來產生 時脈。 在一些具體實施例裡,該等時脈信號是自該電路 部所提供,而在其他的具體實施例裡,該電路則含有 可回 該掃 時脈 器在 據該 而使 兩者 器是 無須 ^號。 為非 格的 疊可 該等 疊方 時大 脈之 而成 此等 之外 時脈 8 200832908 信號產生邏輯,該時脈信號產生邏輯可運作以 =-知描致能信號,並且回應於該時脈信號及該掃插 致月1號而產生-功能時脈信號及—掃描時脈信號,^ 將該掃插時脈信號繞送(r〇ute)至該正反器的掃描時脈信鱿 輸入’而將該功能時脈信號傳至該功能時脈信號輸入。^ 在許多具體實施例裡,該掃描信號輸入可運作以在該 掃描操作模式下接收一作用掃描時脈信號,並且可運作以 在該功能操作模式下接收一非作用掃描時脈信號。 該掃描時脈信號在一功能操作模式過程裡為非作用 中,然當被用以時脈計控該主閂鎖器時,在掃描模式過程 裡則為作用中。 在一些具體實施例裡,該掃描輸入可三態性裝置可運 作以接收該掃描時脈信號並藉此以獲時脈計控,在該掃描 操作模式下該掃描時脈信號係作用中,而在該功能操作模 式下則為非作用中。 一種有效而又簡易俾確保該經掃描之輸入在該功能操 作模式過程中為隔離,並且在掃描操作模式過程裡該從閂 鎖器係自受該掃描時脈所時脈計控之掃描輸入處接收資料 兩者的方式’即為在該掃描輸入上提供一可三態性裝置而 以該掃描時脈作為其控制時脈。如此,可按一簡易而又有 效方式提供必要的系統功能性。 在一些具體實施例裡,該時脈信號產生邏輯可運作以 邏輯地合併該掃描致能信號及該時脈信號,俾產生一主閂 鎖器功能時脈信號;其中該主閂鎖器功能時脈信號可回應 9 200832908 於該具有該第二預設置值並表示該掃描操作模式的掃描致 能信號而為非作用中,同時該主閂鎖器功能時脈信號可回 ▲ 應於該具有該第一預設值且表示一功能操作模式的掃描致 月b L號而含有該功能時脈信號,並且該主閃鎖器可運作以 ^ 接收該主閂鎖器功能時脈信號並受其控制。 一種致能該主閂鎖器以在該功能模式下由該功能時脈 予以時脈計控,又在掃描模式下不予時脈計控之方式為提 供一主閂鎖器功能時脈信號,而此者在掃描模式下為非作 〇 用中。 在一些具體實施例裡,該資料輸入三態反相器可運作 以接收該主閂鎖器功能時脈信號並予時脈計控。 此主問鎖器功能時脈信號亦可用以時脈計控該資料輪 入三態反相器,並藉此確保該資料輸入在掃描模式過程中 係經隔離,而在功能模式過程中又提供一低阻抗路徑。 在一些具體實施例裡,該主閃鎖器包含一三態反相器 及一反相器,該等係按一迴圈方式所排置,而該三態反相 Q 器係受該主閂鎖器功能時脈信號所時脈計控。 上述排置可提供一在功能模式過程中是受該功能時脈 • $時脈4控的問鎖11。雖非必須時脈計控該閃鎖器,然如 此進行可讓該閂鎖器能夠回應於低電壓信號而在功 下更新。 武 在一些具體實施例裡,該主閂鎖器包含一雙三熊性 相器及-反相器,此等係按一迴圈方式所排置,::雙反 態性反相器係由該主問鎖器功能時脈信號及該掃描:脈: 10
u 200832908 號兩者所時脈計控,該掃描時脈信號在該掃描操作模式下 為作用中,在該功能操作模式下則為非作用中。 該主閂鎖器之一替代性排置係提供以一雙三態反相 器’此者在功能模式下是由該功能時脈所時脈計控,而在 掃描模式下則是由該掃描時脈為之。在兩者模式下時脈計 控該問鎖器可在功能及掃描兩者模式下供以進行低電壓操 作。然這確會要求一比起先前所述之具體實施例為較大的 面積。 在替代性具體實施例裡,該主閂鎖器包含兩個三態反 相器,此等係按一迴圈所排置,使得該資料輪入是在該迴 圈内之一不同點處連接至該掃描輸入’該等兩個三•離、反相 器之一者係由該主閂鎖器功能時脈信號所時脈計控,而這 兩個二態反相器之另一者則是由該掃描時脈信號所時脈計 控,該掃描時脈信號在該掃描操作模式下為作用中,然在 該功能操作模式下則為非作用中。 該排置係一替代性排置,此者亦可供以對為該迴圈, 即該主閂鎖器’進行時脈計控,這在掃描模式下是由該掃 描時脈進行,而在功能模式下則是由該功能時脈進行。從 而,可供在兩者模式下進行低電壓操作。 在一些具體實施例裡,該電路包含複數個正反器,此 等係按串接方式所排置,使得其一正反器之一掃描輸出連 接至一後續正反器的一掃描輸入,該電路可回應於一表示 一重置模式之重置信號而運作以接收一預設掃插時脈信號 及一預設功能時脈信號。 11 200832908 該電路可經排置以接收一重置信號,並且回應於 置信號提供預設的時脈信號,以控制該正反器的狀態 在一些具體實施例裡,回應於收到該預設時脈信 會將一在該等複數個正反器第一者之—掃描輸入處的 儲存在所有的該等複數個閂鎖器内。 若該預設時脈h號值係經適當地選定,則該正反 提供一自該掃描輸入到該掃描輪出的低阻抗路徑,使 在一第一正反器之掃描輸入處所提供的數值將通過該 反器而波紋傳播(ripple),並且儲存在所有的閂鎖器内 電路之此一性質可供進行刷通操作模式,並且在重置 供一在閂鎖器内設定一已知數值的便捷方式。此為一 有價值的工具。 在一些具體實施例裡,該電路包含複數個正反器 等係按串接方式所排置,使得其一正反器之一掃描輸 接至一後續正反器的一掃描輸入,該電路進一步含有 置信號輸入,該時脈產生邏輯可運作以回應於該具有 示一重置操作模式之數值的重置信號,產生一預設功 脈信號及一預設掃描時脈信號。 在一些具體實施例裡,該電路包含時脈產生邏輯 得能夠回應於該重置值,而在該電路之内產生為以在 正反器的所有閂鎖器裡提供一低阻抗狀態的適當時 號0 在一些具體實施例裡,該電路包含重置邏輯,該 邏輯可運作以接收該重置信號,並且回應於該重置信 該重 〇 號, 數值 器可 得一 等正 。該 時提 極為 ,此 出連 一重 一表 能時 ,使 該等 脈信 重置 號以 12 200832908 將該掃描信 該重置 ^ 為一已知值 值為已知。 在一些 的一掃描輸 知描輸入’ (' 掃描時脈信 入處之數值 號輸入處之 或會希 内儲存一不 反相器而達 等係按串接 接至一後續 Ο 一設定模式 及一預設功 • 到該等預設 - 之一掃描輸 該等閂鎖器 該電路 重置信號以 本發明 號輸入設定至一預設值。 信號可用以在重置時將該掃描輪入的數值設定 ,使得該在重置時儲存於該等閂鎖器之内的數 具體實施例裡,該等複數個正反器之至少一者 出係透過一反相器而連接至一後續正反器之一 並且回應於收到該預設功能時脈信號及該預設 號,將一在該等正反器之該至少一者的掃描輸 儲存在該至少一正反器内,並且將在該掃描信 該預設值的反相值儲存在該後續正反器内。 望是在一閂鎖器内儲存一特定值,而在另一者 同值。這可藉由在該等正反器之間簡單地運用 成。 具體實施例裡,該電路包含複數個正反器,此 方式所排置,使得其一正反器之一掃描輸出連 正反器的一掃描輸入,該電路可回應於一表示 之设疋^滅而運作以接收一預設掃描時脈信號 能時脈信號。在一些具體·實施例裡,回應於收 時脈信號,會將一在該等複數個正反器第一者 入處的數值儲存在該等複數個正反器内的所有 内。 係經排置’使得此者可回應於一設定信號及一 在刷通(flush through)操作模式下運作。 之一進一步特點可提供一種在功能及診斷模式 13 Ο 200832908 下處理資料的方法,龙 ^ "中包含:接收一表 式之掃描致能偽號;回 Q應於該掃描致能信 態性裝置將一掃插輸出 知離於一主閂鎖器 功能時脈信號而執行 轨订下列步驟:將資料自 至該主閂鎖器,自該主 $問鎖器將該資料秦 器;以及將該資料自哕^ 1目孩從閂鎖器輸出至一: 料信號輸入及一掃描_ % V梅乜唬輪入係按彼此平4 各輸入包含一可三態性 衮置,以及接收一Ί 模式之掃描致能信號,吐 冋時回應於該掃描3 一可二態性裝置將一資 貝枓輪入隔離於該主ρ 應於一掃描時脈信號,
該主閂鎖器可運作I 接收資料;以及回應於 應於該功能時脈信號,言 作以自該主閂鎖器桩队戈 器接收資料,並且在一掃击 本發明之又一進一步特點可提供一種月 斷模式下處理資料的構件,其中包含… 從儲存構件;一資料鉻λ碰μ ^ 貝杆輸入構件,此者用以屯 知描彳自號之掃描伸辨終 田k琥輸入構件,該資料輸/ :構件係按彼此平行方式所排置,並且各赛 “生構件’藉以將各輪入選擇性地隔離於寄 以及掃描致能輸入,此者係用以接收一书 功此時脈輸入構件,此者係用以接收一工; 以及一掃描時脈輸入,此者係用以接收一秦 其中·回應於該掃描致能信號表示一功能去 7 一功能操作模 ^,利用一可三 以及回應於一 資料輸入傳送 出至一從閂鎖 料輸出;一資 所排置,並且 示一掃描操作 能信號,利用 鎖Is ;並且回 自該掃描輸入 從閂鎖器可運 輸出處輸出資 以在功能及診 儲存構件及一 入一為接收一 構件及掃描輸 入包含一可三 主儲存構件; 插致能信號, 能時脈信號, 描時脈信號; 作模式之一第 14 200832908 -預設值,該掃描輪入可三態性構件可運作 入構件隔離於該主儲存構件, ' 田輪 五邊王錯存構件可 該功能時脈而運作以自該資料輸入構件接收資;二 輸出至該從儲存構件,,時該從儲存構件可回應於功二斗 脈而運作以自該主儲存構件接收f料並在該資料輸、 處輸出資料,·以及回應於該掃描致能信號表示一掃件 模式之-第二預設值,㉟f料輸人可三態性構件:作
將該資料輸入構件隔離於該主儲存構件,並 以 AL 峻王储存爐 牛可回應於該掃描時脈而運作以自該掃描輸入構件接彳次 料,同時該從儲存構件可回應於該功能時脈而運作以貝 主儲存構件接收資料並在該掃描輸出構件處輪出資料。該 自後載之示範性具體實施例詳細說明,且 ά Ί斤同於隨 附圖示而閱讀,本發明之上述及其他目的、特性與、 為顯見。 /、馒點將 【實施方式】 第3圖顯示一根據本發明之一具體實施例 一 v 一'鬥鎖器 時脈計控掃描正反器4〇。該二閂鎖器時脈計控掃插 。 40 έι . 此反器 匕s —主閂鎖器42及一從閂鎖器44。該等係 閘極46所畫彳分。 一傳輪 該圖式一顯示一時脈產生邏輯60,此者含有一 ^ ^ . 可運作 座生功能時脈信號的邏輯65,以及一可運作以產生* 時脈信號的邏輯67。亦顯示出一展示這些時脈信就以掃描 正反器如何運作的波形圖。 該 15 200832908 即如可瞭解者,在此實作裡設置有38個電晶體,這會 造成大於該多工-D方式約5%。在此亦有一額外的時脈信 號’即該掃描時脈信號。 在功能操作過程中,該掃描致能信號及該掃描時脈輸 入會被保持在低位。該功能時脈產生邏輯65提供包含 nclk’及bclk’的作用中時脈信號。在此模式下,這兩個閃 鎖器掃描正反器44是運作如一傳統的主從閂鎖器。
當要求診斷或掃描位移模式時,該elk輸入被保持在 低位,而該掃描致能信號則移轉至高位。當該掃描致能信 號為高位時,nclk,及bclk,信號分別地被強制為低及高位。 然後這會讓elk及sclk輸入的狀態來控制該正反器的行 為詳細地說’該功能時脈elk輸入控制該從閂鎖器的更 新處理,而該掃描時脈sclk輸入則控制該主閂鎖器的更新 處理。 在掃描模式過程中,當該掃描致能信號為高位時,該 傳輪閑極55將該資料輸人隔離於該主問鎖器42,而該傳 «閘極5 6提供一低阻抗路徑,使得該掃描輸入能夠更新該 門鎖器42。該傳輸閘極46是由該功能時脈elk、nclk所 時脈計控’此者並未被該掃描致能信號保持在某一數值 、、同時此者時脈計控自該主閂鎖器42至該從閂鎖器44 '胃料傳送〇該掃描致能信號保持該閘極為開 放,並可供將該資料自該從問鎖器傳送至該掃描輸出5卜 发在功能操作模式過程中,該掃描致能信號為低位,這 味著該等nclk及bclk,信銳為作用中。而在此操作過程 16 200832908 中,該掃描時脈則為非作用中。從而’該傳輸閘極 掃描輸入51隔離於該主閃鎖器42,並且該傳輸閘極 供-於該資料輸入52與該主閃鎖器42 <間的低阻 徑’以供能夠回應於自該功能時脈所產生的時脈信號 該主閂鎖器更新。在兩個閂鎖器之間的傳輸閘極杆亦由該 功能時脈所時脈計控,並因此該從閂鎖器可回應於該功能 時脈而獲更新。該掃描致能信號為低位,並因此該閘極二
並非開放,且因而該從閂鎖器44可透過資料輸出W輸出 其數值。 1 應注意到在該主閂鎖器42的情況下,該等閂鎖器内的 可三態性裝置是由nclk,及bclk,所時脈計控,而在該從閂 鎖器44的情況下則是由neik及elk為之。在掃描位移模 式的過程中,nclk’及bclk,被關閉,且從而在此模式下該 主問鎖器42並未被驅動’並因此這會要求一具有合理高電 壓的信號以切換該主閂鎖器42的狀態。所以,在本具體實 施例裡並不支援於掃描位移模式下的低電壓操作。 對於波形圖,這些顯示該等sclk及elk脈衝為非重疊 性。此非嚴格要求’然若未如此將可能導致一非強固設計, 並且會為難以審慎地平衡時脈。因此,會高度希望是此非 重疊方式,因為這可確保符合該正反器的内部競赛條件, 同時大幅降低任何外部競賽條件的可能性,即使是在兩個 時脈之間有大量的歪斜情況亦然。該波形圖内顯示出該主 時脈,並且為一持續地作用中時脈,此者可用以產生該等 功能時脈及掃描時脈信號。此方式要求一時脈產生區塊, 17
Ο 200832908 此者接收該主時脈,並自此而產生出一从处枝 座生出功旎及掃描時脈(泉 見第7圖)。該時脈產生區塊僅要求一表示何時一移轉至 移模式之輸入,並因此需要一掃描時脈信號。在掃插:: 下,該區塊刪除在一設定脈衝後開始之各時脈的每隔j個 脈衝,即如該波形圖中所示者。許多已知參考時固 塊’像是由ARM (ARM Hmited CambHdge的商標)所製造 者,既已具備幾乎所有為執行此一操作的所需邏輯。亦: 注意到按此方式產生該等時脈會將該位移操作限制在半個 主時脈頻率,而這對於多數應用程式而言應為足夠快速。 對於任何運用正反器之區塊皆須兩者時脈作為輪入, 即如第2圖中所示者。若一設計利用CTS以進行時脈散 佈’則會按相同方式來散佈兩者時脈。而若規割一高效& 時脈格點類型設計,則僅需按高品質水準散佈該Hk輸 入。該sclk則可為按低品質CTS類型方式散佈。這可相對 於第2圖中所顯示之三閂鎖器時脈計控掃描正反器設計, 減少在功能操作過程中的耗電量。這是由於主要分布不會 有任何關聯於產生該selk的額外負载。 亦應注忍到此方式可供在掃描串鏈上混合該多工 及該二時脈計控掃描結構,而在計時處理上並無不合理負 荷。這可讓設計者能夠在當計時路徑為關鍵時即利用本發 明具體實施例的方式,而在當計時路徑非關鍵時則利用該 夕工-D解決方案,並可藉此節省本發明具體實施例所隨生 的微小面積增佔。 第4圖及第5圖顯示本發明之替代性具體實施例,其 18 200832908 中可支援低電壓掃描模式。第4圖顯示一主閂鎖器42,其 中八有,雙可二態性裝置58 ,此者是由該功能時脈nclk, 及bclk兩者所時脈計控,而這僅在功能模式下運作;並且 疋由該掃描時脈sclk及nsclk,而這僅在掃描模式下運作。 從而’該主閂鎖器42係在兩者閂鎖器裡所時脈計控,並因 此可回應於一低電壓信號而獲驅動且改變狀態。如此,在 本/、體實施例裡可支援掃描及功能兩者模式下的低電壓操 作。此一排置的缺點在於這會相對於一多工_d正反器而增 ^ 1 加面積成本至約11%。 第5圖顯示一替代性具體實施例,其中該主閂鎖器 具有兩個可三態性裝置48及49 ,該可三態性裝置48係由 bclk’及nclk’所時脈計控,此者僅在功能模式下為作用中, 而該可三態性裝置49係由掃描時脈sclk、nsclk所時脈計 控,此者則僅在掃描模式下為作用中。從而,在此具體實 施例裡,該主閂鎖器42在兩者模式下皆為作用中,並因此 支援在兩者模式下的低電壓操作。 Q 第6圖顯示根據本發明之一具體實施例的複數個正反 器40,該等係按串接方式所排置,而其掃描輸入彼此連 ‘ 接。一反相器被設置在該等正反器40的選定者之間。不同 於傳統的時脈計控制掃描正反器,該本發明具體實施例的 時脈計控掃描正反器亦支援通常僅能由LSSD正反器式設 計獲用的刷通重置特性。此沖刷模式重置係一為以藉由將 該等主及從閂鎖器兩者設定成自該掃描串鏈之觀點為通透 者,俾非同步地設定/重置所有經掃描正反器的方法。這可 19 200832908 獲致該掃描串鏈為一組合路徑,並可供以將所有問鎖器設 定成一由在該掃描輸入處之數值所決定的數值。為藉一先 前技藝之具體實施例的二問鎖器時脈計控掃描正反器以進 行此類型的重置’會將elk及sclk輸入兩者驅動至高位。 為避免任何DC路徑問題,該elk輸入應在該sclk輸入之 前先行前往高位,即如第6圖中之波形圖所示者。而為確 保當離開重置時在該正反器裡維持正確狀態,應在將該elk 信號帶至低位之前先行將該sclk信號帶至低位。即如可自 觀察第3圖至第5圖所顯知者’將該等elk及sclk兩者信 號驅動為高位會造成傳輸閘極56及46為開放,並因此可 讓該主閂鎖器42及該從閂鎖器44兩者見到該掃描輸入。 按此方式,該位移輸入SI必須跨載驅動在該主閂鎖器 裡的饋送裝置。從而,在第3圖中並不支援低電壓位移操 作的具體實施例裡,若該掃描輸入並非一高電壓信號,則 這會產生問題。因此,為在沖刷模式下運作,第4圖及第 5圖的具體實施例或為較佳。 在所示具體實施例裡,一零掃描輸入可在前兩個及最 後正反器40裡提供一零值。即如可觀察到者,所儲存之實 際值係根據該掃描輸入的輸入以及該等反相器72而定。因 此,該等正反器40各者可經排置以按一極為簡易方式保持 一所欲值。此為一極為有用的技術。 第7a圖顯示在一電路5内之時脈信號產生區塊80, 此者係根據本發明之一具體實施例,為產生一時脈信號以 對電路進行時脈計控。在本具體實施例裡,該時脈信號產 20 200832908 生區塊80含有重置邏輯。該時脈信號產生區塊80在 流排上收到一重置信號、一主時脈信號及複數個掃描 信號。此者可自該等信號產生出一掃描時脈、一功能 及一内部掃描輸入信號。第7b圖顯示一可用以產生該 號的可能邏輯。即如可觀察得知,該必要邏輯非常簡 在回應於一重置信號前往高位而產生内部掃描輸入信 情況下,可使用一 NOR閘極82。而在回應於一高重 號以將一功能信號並且該掃描時脈信號驅動為高位的 下,則可使用兩個OR閘極83及84。 在此具體實施例裡,該重置信號雖經顯示為高位 相當明顯地可將不同語意運用於不同邏輯,使得一低 信號可重置該裝置。 在此雖既已參照於隨附圖示以詳細描述本發明之 性具體實施例,然應暸解本發明並不受限於該等精確 實施例,並且可由熟諳本項技藝之人士於其内進行各 化及修改,而不致悖離如後載申請專利範圍所定義的 明範圍與精神。 【圖式簡單說明】 第1圖顯示一根據先前技藝之多工-D正反器; 第2圖顯示一根據先前技藝之三閂鎖器時脈計控 正反器; 第3圖顯示一根據本發明之一具體實施例的二閂 時脈計控掃描正反器,以及一說明此正反器如何地運 一匯 輸入 時脈 等信 易。 號的 置信 情況 ,然 重置 示範 具體 種變 本發 掃描 鎖器 作的 21 200832908 波形圖; 第4圖顯示一根據本發明之另一具體實施例的二閂鎖 器時脈計控掃描正反器; 第5圖顯示一根據本發明之一進一步具體實施例的二 閂鎖器時脈計控掃描正反器; 第6圖顯示根據本發明之一具體實施例,而按沖刷模 式所排置的複數個時脈計控掃描正反器;以及 第7a及7b圖顯示根據本發明之一具體實施例的時脈 產生邏輯。 【主要元件符號說明】 5 電路 10 多工-D正反器 22 資料輸入 23 傳輸閘極 24 可三態性裝置 25 前向資料路徑 26 主問鎖器 27 傳輸閘極 28 從Η鎖器 29 資料輸出 32 掃描輸入 34 可三態性裝置 39 掃描輸出 22 200832908 40 二閂鎖器時脈計控掃描正反器 42 主閂鎖器 44 從閂鎖器 4 6 傳輸閘極 48 可三態性裝置 49 可三態性裝置 51 掃描輸入 52 資料輸入 53 掃描輸出 54 資料輸出 55 傳輸閘極 5 6 傳輸閘極 57 閘極 58 雙可三態性裝置 60 時脈產生邏輯 65 功能時脈信號產生邏輯 67 掃描時脈信號產生邏輯 72 反相器 80 時脈信號產生區塊 82 NOR閘極 83 OR閘極 84 Ο R閘極 23
Claims (1)
- 200832908 十、申請專利範園: 1. 一包含一正反器之電路,該正反器含有: 一主閂鎖器及一從閂鎖器; 一資料信號輸入及一掃描信號輸入,此等係按彼此平 行方式所排置’並且各輸入含有一可三態性裝置;以及 一掃描致能信號輸入、一功能時脈信號輸入和一掃描 時脈信號輸入;其中: 因應於表示一功能操作模式之該掃插致能信號的一第 一預設值,該掃描輸入可三態性裝置係可運作以將該掃描 輸入隔離於該主問鎖器,並且該主閃鎖器可回應於該功能 時脈而運作以自該資料輸入接收資料並將資料輸出至該從 閂鎖器,同時該從閂鎖器可回應於功能時脈而運作以自該 主閂鎖器接收資料並在該資料輸出處輸出資料;以及 因應於表示一掃描操作模式之該掃描致能信號的一第 一預ex值,該 > 料輸入可三態性裝置係可運作以將該資料 輸入隔離於該主閂鎖器,並且該主閂鎖器可回應於該掃插 時脈而運作以自該掃描輪入接收資料,同時該從閂鎖器可 回應於該功能時脈而運作以自該主閂鎖器接收資料並在該 掃描輸出處輸出資料。 2·如申請專利範圍第!項所述之電路,其中該掃描時脈 及該功能時脈為非重疊時脈。 24 200832908 3·如申請專利範圍第1項所述之電路,其中該電路進 步包含時脈信號產生邏輯,該時脈信號產生邏輯可運作 接收一時脈信號及一掃描致能信號,並且因應於該時脈 號及該掃描致能信號而產生一功能時脈信號及一掃描時 信號,同時將該掃描時脈信號繞送至該正反器的掃描時 信號輸入,並將該功能時脈信號繞送至該功能時脈信號 入0 4·如申請專利範圍第1項所述之電路,其中該掃描信 輸入可運作以在該掃描操作模式下接收一作用掃描時脈 號,並且可運作以在該功能操作模式下接收一非作用掃 時脈信號。 5·如申請專利範圍第1項所述之電路,其中該掃描輸 可三態性裝置可運作以接收該掃描時脈信號並由該掃描 〇 脈信號所時脈計控,在該掃描操作模式下該掃描時脈信 係作用中’而在該功能操作模式下則為非作用中。 , 6.如申請專利範圍第3項所述之電路,其中該時脈信 產生邏輯係可運作以邏輯地合併該掃描致能信號及該時 信號,俾產生一主閂鎖器功能時脈信號;其中 該主閂鎖器功能時脈信號可回應於該具有該第二預 置值(其表示該掃描操作模式)的掃描致能信號而為非作 以 信 脈 脈 輪 號 信 描 入 時 號 號 脈 設 用 25 200832908 中’同時該主閂鎖器功能時脈信號可回應於該 預設值(其表示一功能操作模式)的掃插致能信 , 功能時脈信號;並且 該主閂鎖器可運作以接收該主閂鎖器功能 受其控制。 7· 如申請專利範圍第6項所述之電路,其中 ζ) 三態反相器可運作以接收該主閂鎖器功能時脈 脈計控。 8· 如申請專利範圍第6項所述之電路,其中 包含一三態反相器及一反相器,該等係按一迴 置,而該三態反相器係受該主問鎖器功能時脈 計控。 (J 9.如申請專利範圍第6項所述之電路,其中 包含一雙三態性反相器及一反相器,此等係按 • 所排置,而該雙三態性反相器係由該主閂鎖器 , 號及該掃描時脈信號兩者所時脈計控,該掃描 該掃描操作模式下為作用中,在該功能操作模 作用中。 10·如申請專利範圍第ό項所述之電路,其中 具有該第一 號而含有該 時脈信號並 該資料輸入 信號並予時 該主閂鎖器 圈方式所排 信號所時脈 該主閂鎖器 一迴圈方式 功能時脈信 時脈信號在 式下則為非 該主閂鎖器 26 200832908 包含兩個三態反相器,此等係按一迴圈方式所排置,使得 該資料輸入是在該迴圈内之一不同點處連接至該掃描輸 • 入,該等兩個三態反相器之一者係由該主閂鎖器功能時脈 信號所時脈計控,而這兩個三態反相器之另一者則是由該 掃描時脈信號所時脈計控,該掃描時脈信號在該掃描操作 模式下為作用中,然在該功能操作模式下則為非作用中。 0 η·如申請專利範圍第1項所述之電路,其中包含複數個 正反器,此等係按串接方式所排置,使得其一正反器之一 掃描輸出連接至一後續正反器的一掃描輸入,該電路可回 應於一表示一重置模式之重置信號而運作以接收一預設掃 描時脈信號及一預設功能時脈信號。 12·如申請專利範圍第11項所述之電路,其中因應於該等 預設時脈信號之接收,會將一在該等複數個正反器第一者 〇 之一掃描輸入處的數值儲存在該等複數個正反器内的所有 該等閂鎖器内。 • 13·如申凊專利範圍第3項所述之電路,其中包含複數個 正反器’此等係按串接方式所排置,使得其一正反器之一 掃描輪出連接至一後續正反器的一掃描輸入,該電路進一 步3有重置彳自號輸入,該時脈產生邏輯可運作以回應於 該具有一表示一重置操作模式之數值的重置信號,產生一 27 200832908 預設功能時脈信號及一預設掃描時脈信號。 14·如申請專利範圍第13項所述之電路,其中包含重置 輯,該重置邏輯可運作以接收該重置信號,並且回應於 重置信號以將該掃描信號輸入設定至一預設值。 1 5·如申請專利範圍第11項所述之電路,其中該等複數 正反器之至少一者的一掃描輸出係透過一反相器而連接 一後續正反器之一掃描輸入,並且因應於該預設功能時 信號及該預設掃描時脈信號之接收,將一在該等正反器 該至少一者的掃描輸入處之數值儲存在該至少一正反 内,並且將在該掃描信號輸入處之該預設值的反相值儲 在該後續正反器内。 16. 如申請專利範圍第1項所述之電路,其中包含複數 正反器,此等係按串接方式所排置,使得其一正反器之 掃描輸出連接至一後續正反器的一掃描輸入,該電路可 應於一表示一設定模式之設定信號而運作以接收一預設 描時脈信號及一預設功能時脈信號。 17. 如申請專利範圍第16項所述之電路,其中因應於該 預設時脈信號之接收,會將一在該等複數個正反器第一 之一掃描輸入處的數值儲存在該等複數個正反器内的所 邏 該 個 至 脈 之 器 存 個 回 掃 等 者 有 28 1, 200832908 該等閃鎖器内 18· —種在功能及診斷模式下進行資料處理的方法 包含以下步驟: 接收一表示一功能操作模式之掃描致能信號;后 該掃描致能信號n可三態性裝置將一掃描輸d 於一主㈣器;以及回應於-功能時脈信號而執行Ί 驟: 將資料自一資料輸入傳送至該主閂鎖器; 將該資料自該主閃鎖器輸出至-從問鎖器; 將該資料自該從門蚀01> 曰系從閂鎖益輸出至一資料輸出; 一負料#说輸入及一 ^ λ*. ^ 你描化號輸入,此等係按姻 行方式所排置,並且各輪入冬 ^入含有一可三態性裝置;以 接收一表示一掃插择作禮 徕作模式之掃描致能信號,同 應於該掃描致能信號,去丨田 現利用一可三態性裝置將一資剩 隔離於該主閂鎖器;並且 回應於—掃描時脈信號,該主問鎖器可運作 該抑描輸入接收資料;以及 0 P ; S力月b時脈^號,該從閂鎖器可運作 該主問鎖器接收資料, ^ 知插輸出處輸出資料 19· 一種在功能及診斷模式下進行資 包含: 料處理的構件 其中 應於 隔離 列步 以及 此平 及 時回 輸入 以自 以自 〇 其中 29 Γ Ο 200832908 一主館存構件及—㈣存構件; 一資料輪入構件,+ I^ 傳件,此者用以收入一為接收一播 之掃描信號輪入播 _ 牛,該資料輸入構件及掃描輸入 按彼此平行方式所 八所排置,並且各輸入包含一可三 件藉X將各輸入選擇性地隔離於該主儲存構件; 掃描致此輪入,此者係用以接收一掃描致能 一功能時脈輸人構件,此者㈣以接收-功能時脈 以及-掃描時脈輪入,此者係用以接收一掃描時脈 其中: 回應於該播描功& A # 士 描致他k號表示一功能操作模式之 .預設值,該掃据齡 — 田輸入可二態性構件可運作以將該掃‘ 裝置隔離於該主# + # @ 子裝置,並且該主儲存裝置可回』 功此時脈而運作以自該資料輸入構件接收資料並將1 出至該從储存構件,同時該從儲存構件可回應於功_ 而運作以自該主儲存構件 廿傅1干按收貧枓並在該資料輸出表 輸出資料;以及 回應於該掃描致能信號表示一掃描操作模式之一 預叹值,該資料輸入 ^ Α 〜注屐置可運作以將該資米 構件隔離於該主儲左— d料構件,並且該㈣㈣件可回肩 知描時脈而運作以自該掃描輸入構件接收資料,同由 π構件可回應於該功能時脈而運作以自該主編 貝料並在該掃描輸出構件處輪出資料。 描信號 構件係 態性構 又及 f言號, 言號, 言號; •第一 ί輸入 k於該 料輸 時脈 件處 第二 輸入 於該 該從 件接 30
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/582,517 US8352815B2 (en) | 2006-10-18 | 2006-10-18 | Circuit and method operable in functional and diagnostic modes |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW200832908A true TW200832908A (en) | 2008-08-01 |
Family
ID=39370598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096136397A TW200832908A (en) | 2006-10-18 | 2007-09-28 | Circuit and method operable in functional and diagnostic modes |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8352815B2 (zh) |
| TW (1) | TW200832908A (zh) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7893722B2 (en) * | 2008-09-11 | 2011-02-22 | Arm Limited | Clock control of state storage circuitry |
| US8525565B2 (en) * | 2009-06-09 | 2013-09-03 | Texas Instruments Incorporated | Family of multiplexer/flip-flops with enhanced testability |
| US8269525B2 (en) * | 2009-11-17 | 2012-09-18 | Ati Technologies Ulc | Logic cell having reduced spurious toggling |
| US9009552B2 (en) * | 2010-09-09 | 2015-04-14 | Advanced Micro Devices, Inc. | Scan-based reset |
| US8493118B2 (en) | 2010-09-28 | 2013-07-23 | Apple Inc. | Low power scannable latch |
| US8566658B2 (en) | 2011-03-25 | 2013-10-22 | Lsi Corporation | Low-power and area-efficient scan cell for integrated circuit testing |
| US8615693B2 (en) | 2011-08-31 | 2013-12-24 | Lsi Corporation | Scan test circuitry comprising scan cells with multiple scan inputs |
| WO2013084364A1 (ja) * | 2011-12-09 | 2013-06-13 | 富士通株式会社 | スキャン回路及び半導体集積回路 |
| US9435861B2 (en) * | 2012-10-29 | 2016-09-06 | Nvidia Corporation | Efficient scan latch systems and methods |
| US20140317462A1 (en) * | 2013-04-18 | 2014-10-23 | Broadcom Corporation | Scannable sequential elements |
| US10141930B2 (en) | 2013-06-04 | 2018-11-27 | Nvidia Corporation | Three state latch |
| KR102033291B1 (ko) * | 2013-06-14 | 2019-10-17 | 삼성전자 주식회사 | 반도체 장치 및 그 구동 방법 |
| US9130549B2 (en) | 2013-08-30 | 2015-09-08 | Cavium, Inc. | Multiplexer flop |
| US9264023B2 (en) * | 2013-08-30 | 2016-02-16 | Cavium, Inc. | Scannable flop with a single storage element |
| US9612281B2 (en) * | 2014-11-20 | 2017-04-04 | Qualcomm Incorporated | High-speed flip-flop with robust scan-in path hold time |
| KR102280526B1 (ko) | 2014-12-08 | 2021-07-21 | 삼성전자주식회사 | 저전력 작은-면적 고속 마스터-슬레이브 플립-플롭 회로와, 이를 포함하는 장치들 |
| US9698762B2 (en) | 2015-04-08 | 2017-07-04 | Nxp Usa, Inc. | Flip-flop structure |
| US9787292B2 (en) * | 2016-01-21 | 2017-10-10 | Globalfoundries Inc. | High performance multiplexed latches |
| US9985612B2 (en) | 2016-08-24 | 2018-05-29 | Intel Corporation | Time borrowing flip-flop with clock gating scan multiplexer |
| KR102650455B1 (ko) * | 2019-06-13 | 2024-03-21 | 삼성전자주식회사 | 반도체 장치 |
| US11296681B2 (en) | 2019-12-23 | 2022-04-05 | Intel Corporation | High performance fast Mux-D scan flip-flop |
| TWI730707B (zh) * | 2020-04-01 | 2021-06-11 | 瑞昱半導體股份有限公司 | 時脈閘控單元 |
| CN113497606B (zh) * | 2020-04-08 | 2024-02-23 | 瑞昱半导体股份有限公司 | 时脉闸控单元 |
| US11750178B2 (en) * | 2021-11-02 | 2023-09-05 | Silicon Laboratories Inc. | Flip-flop with input and output select and output masking that enables low power scan for retention |
| CN116203406A (zh) * | 2023-03-06 | 2023-06-02 | 海光信息技术股份有限公司 | 扫描寄存器及其操作方法、扫描链、芯片 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4495629A (en) * | 1983-01-25 | 1985-01-22 | Storage Technology Partners | CMOS scannable latch |
| JP2632731B2 (ja) * | 1989-08-02 | 1997-07-23 | 三菱電機株式会社 | 集積回路装置 |
| US5717700A (en) * | 1995-12-04 | 1998-02-10 | Motorola, Inc. | Method for creating a high speed scan-interconnected set of flip-flop elements in an integrated circuit to enable faster scan-based testing |
| US5867507A (en) * | 1995-12-12 | 1999-02-02 | International Business Machines Corporation | Testable programmable gate array and associated LSSD/deterministic test methodology |
| US5636228A (en) * | 1996-01-16 | 1997-06-03 | Motorola, Inc. | Scan register with decoupled scan routing |
| US6389566B1 (en) * | 1998-06-02 | 2002-05-14 | S3 Incorporated | Edge-triggered scan flip-flop and one-pass scan synthesis methodology |
| US6380780B1 (en) * | 2000-06-01 | 2002-04-30 | Agilent Technologies, Inc | Integrated circuit with scan flip-flop |
| US7091742B2 (en) * | 2002-12-19 | 2006-08-15 | Tellabs Operations, Inc. | Fast ring-out digital storage circuit |
| US7154317B2 (en) * | 2005-01-11 | 2006-12-26 | Arm Limited | Latch circuit including a data retention latch |
| US7274234B2 (en) * | 2005-06-30 | 2007-09-25 | Texas Instruments Incorporated | Digital storage element architecture comprising integrated multiplexer and reset functionality |
| US7650549B2 (en) * | 2005-07-01 | 2010-01-19 | Texas Instruments Incorporated | Digital design component with scan clock generation |
| US7386775B2 (en) * | 2005-08-18 | 2008-06-10 | International Business Machines Corporation | Scan verification for a scan-chain device under test |
| US7793178B2 (en) * | 2006-07-12 | 2010-09-07 | Texas Instruments Incorporated | Cell supporting scan-based tests and with reduced time delay in functional mode |
-
2006
- 2006-10-18 US US11/582,517 patent/US8352815B2/en active Active
-
2007
- 2007-09-28 TW TW096136397A patent/TW200832908A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US20080115025A1 (en) | 2008-05-15 |
| US8352815B2 (en) | 2013-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200832908A (en) | Circuit and method operable in functional and diagnostic modes | |
| TWI315131B (en) | Flip flop circuit & same with scan function | |
| JP3587248B2 (ja) | スキャン用フリップフロップ | |
| US7543207B2 (en) | Full scan solution for latched-based design | |
| TWI596487B (zh) | 具有元件以增加診斷資料路徑上維持時間之序列閂鎖裝置與方法 | |
| JP2725258B2 (ja) | 集積回路装置 | |
| EP1034479B1 (en) | TEST CIRCUITRY FOR ASICs | |
| US20110298517A1 (en) | Master-slave flip-flop circuit | |
| US4975640A (en) | Method for operating a linear feedback shift register as a serial shift register with a crosscheck grid structure | |
| JPH10513613A (ja) | デュアルラッチのクロックドlssdおよび方法 | |
| US9606177B2 (en) | Scan flip-flop circuit with dedicated clocks | |
| US20140101501A1 (en) | Scan test circuitry configured to prevent violation of multiplexer select signal constraints during scan testing | |
| US8117579B2 (en) | LSSD compatibility for GSD unified global clock buffers | |
| JPH0675024A (ja) | 自己検査の制御網および制御方法 | |
| US6467044B1 (en) | On-board clock-control templates for testing integrated circuits | |
| CN101389970B (zh) | 双路径多模式循序存储元件 | |
| US8436652B2 (en) | Dual-edge register and the monitoring thereof on the basis of a clock | |
| US7734968B2 (en) | Mechanism to provide test access to third-party macro circuits embedded in an ASIC (application-specific integrated circuit) | |
| CN101371151B (zh) | 减少的插脚计数扫描链实施方案 | |
| US8181073B2 (en) | SRAM macro test flop | |
| US6806731B2 (en) | Semiconductor integrated circuit device and fault-detecting method of a semiconductor integrated circuit device | |
| TW418330B (en) | Core test control | |
| US20080141088A1 (en) | Method and apparatus for test of asynchronous pipelines | |
| US20090009182A1 (en) | Circuit to provide testability to a self-timed circuit | |
| US20030226079A1 (en) | Scan-path flip-flop circuit for integrated circuit memory |