CN116203406A - 扫描寄存器及其操作方法、扫描链、芯片 - Google Patents

Abstract

一种扫描寄存器及其操作方法、扫描链、芯片。该扫描寄存器包括使能端、数据输入端、扫描输入端、触发器单元和输出控制单元。使能端根据使能信号控制扫描寄存器处于工作模式或扫描模式；数据输入端在工作模式下接收第一数据信号；扫描输入端在扫描模式下接收第一扫描信号；触发器单元包括输入端、第一输出端和与第一输出端反相的第二输出端，在工作模式或扫描模式下通过第一输出端输出与第一数据信号对应的第一输出信号或与第一扫描信号对应的第一输出信号；输出控制单元与触发器单元连接且包括扫描输出端，控制扫描输出端在扫描模式下输出与第一数据信号对应的第一输出信号，在工作模式下输出常值信号。该扫描寄存器能降低动态功耗。

Description

扫描寄存器及其操作方法、扫描链、芯片

技术领域

本公开的实施例涉及一种扫描寄存器及其操作方法、扫描链、芯片。

背景技术

随着集成电路制造工艺的发展，集成在芯片上的电子元件的尺寸越来越小，数量越来越多，芯片上的任何缺陷都可能会导致电路发生故障。因此，在芯片出厂前需要在测试机台上做扫描测试(scan test)来检测确保芯片没有制造上的缺陷。

由于芯片可以被看作是大量寄存器和寄存器之间的组合逻辑的集合，因此，在对芯片进行扫描测试时，需要先将这些寄存器转化为可以控制和观测的扫描寄存器，也即在普通的寄存器前加入选通器以形成扫描寄存器，然后将这些扫描寄存器首尾连接在一起，形成一个或多个扫描链。基于扫描链可以对芯片进行扫描测试。

发明内容

本公开至少一实施例提供一种扫描寄存器，该扫描寄存器包括：使能端，配置为根据使能信号控制所述扫描寄存器处于工作模式或扫描模式；数据输入端，配置为在所述工作模式下接收第一数据信号；扫描输入端，配置为在所述扫描模式下接收第一扫描信号；触发器单元，包括用于接收所述第一数据信号或所述第一扫描信号的输入端、第一输出端和与所述第一输出端反相的第二输出端，配置为在所述工作模式下通过所述第一输出端输出与所述第一数据信号对应的第一输出信号，或者在所述扫描模式下通过所述第一输出端输出与所述第一扫描信号对应的第一输出信号；输出控制单元，与所述触发器单元连接且包括扫描输出端，配置为控制所述扫描输出端在所述扫描模式下输出与所述第一数据信号对应的所述第一输出信号，在所述工作模式下输出常值信号。

例如，在本公开至少一实施例提供的扫描寄存器中，所述输出控制单元包括或非门，所述或非门包括第一端、第二端和第三端，所述或非门的第一端与所述触发器单元的所述第二输出端连接以接收与所述第一输出信号反相的第二输出信号，所述或非门的第二端接收与所述使能信号反相的反相信号，所述或非门的第三端作为所述扫描输出端，输出由所述第二输出信号和所述反相信号进行或非操作所得到的所述第一输出信号或所述常值信号。

例如，在本公开至少一实施例提供的扫描寄存器中，所述或非门的所述第二端通过反相器接收所述反相信号。

例如，在本公开至少一实施例提供的扫描寄存器中，所述输出控制单元包括与非门，所述与非门包括第一端、第二端和第三端，所述与非门的第一端与所述触发器单元的所述第二输出端连接以接收与所述第一输出信号反相的第二输出信号，所述与非门的第二端与所述使能端连接以接收所述使能信号，所述与非门的第三端作为所述扫描输出端，输出由所述第二输出信号和所述使能信号进行与非操作所得到的所述第一输出信号或所述常值信号。

例如，在本公开至少一实施例提供的扫描寄存器中，所述触发器单元包括触发器，所述触发器包括D触发器、T触发器、JK触发器或RS触发器。

例如，在本公开至少一实施例提供的扫描寄存器中，所述常值信号为1或0。

例如，本公开至少一实施例还提供一种扫描寄存器的操作方法，该操作方法包括：根据所述使能信号控制所述扫描寄存器处于所述工作模式或所述扫描模式；在所述工作模式下接收所述第一数据信号；在所述扫描模式下接收所述第一扫描信号；在所述工作模式下通过所述触发器单元的所述第一输出端输出与所述第一数据信号对应的所述第一输出信号；在所述扫描模式下通过所述触发器单元的所述第一输出端输出与所述第一扫描信号对应的所述第一输出信号；控制所述扫描寄存器的所述扫描输出端在所述扫描模式下输出与所述第一数据信号对应的所述第一输出信号，在所述工作模式下输出所述常值信号。

例如，本公开至少一实施例还提供一种扫描链，包括多个级联的本公开至少一实施例所述的扫描寄存器。

例如，在本公开至少一实施例提供的扫描链中，每个所述扫描寄存器的所述扫描输出端与级联中相邻的下一个扫描寄存器的所述扫描输入端连接。

例如，本公开至少一实施例还提供一种芯片，包括如权利要求1-6任一项所述的扫描寄存器。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1为一种扫描寄存器的结构示意图；

图2为一种扫描链的结构示意图；

图3为本公开至少一实施例提供的扫描寄存器的示意框图；

图4为本公开至少一实施例提供的一种示例性的扫描寄存器的结构示意图；

图5为本公开至少一实施例提供的另一种示例性的扫描寄存器的结构示意图；以及

图6为本公开至少一实施例提供的扫描链的结构示意图。

具体实施方式

为了使得本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

下面通过几个具体的实施例对本公开进行说明。为了保持本公开实施例的以下说明清楚且简明，可省略已知功能和已知部(元)件的详细说明。当本公开实施例的任一部(元)件在一个以上的附图中出现时，该部(元)件在每个附图中由相同或类似的参考标号表示。

在半导体集成电路(例如芯片)中具有大量的逻辑电路，为了检测半导体集成电路的优良性，需要对大量的逻辑电路进行检测以确定芯片内部是否存在故障。扫描测试(scantest)是一种广泛使用的测试技术，扫描测试通过将连接到芯片内部的逻辑电路的多个扫描寄存器形成扫描链(scan chain)来芯片中每个逻辑电路的功能和性能，具有很好的可观测性和可控制性。

扫描寄存器是通过在触发器或寄存器的基础上增加一个多路选通器后形成的测试器件，例如在普通的寄存器的输入端增加一个二选一的多路选通器，从而将普通的寄存器替换成能够进行扫描的扫描寄存器。扫描寄存器相比普通的寄存器增加了三个端口：使能端、扫描输入端和扫描输出端。一般情况下，普通寄存器的输出端被复用为扫描寄存器的扫描输出端。

图1示出了一种扫描寄存器的电路结构。例如，扫描寄存器SDFF包括输入控制单元10和触发器单元20。例如，输入控制单元10可以是一个二选一的多路选通器，该输入控制单元10具有数据输入端D、扫描输入端SI和使能端SE。输入控制单元10的数据输入端D与逻辑电路连接，可以接收来自逻辑电路的数据信号(例如本公开中的第一数据信号)，从而将该数据信号寄存于扫描寄存器SDFF中。输入控制单元10的扫描输入端SI可以接收测试信号(例如本公开中的第一扫描信号)，从而将该测试信号寄存于扫描寄存器SDFF中，该测试信号例如是根据测试图形(pattern)得到的初始化值。

例如，输入控制单元10可以根据使能端接收的使能信号控制该扫描寄存器SDFF的运行模式，扫描寄存器SDFF的运行模式包括工作模式(mode)和扫描模式。例如，当输入控制单元10的使能端SE接收的使能信号为低电平信号时，扫描寄存器SDFF处于工作模式，该输入控制单元10将数据输入端D导通至触发器单元20，由此数据信号被寄存于触发器单元20中；当输入控制单元10的使能端SE接收的使能信号为高电平信号时，扫描寄存器SDFF处于扫描模式，该输入控制单元10将扫描输入端SI导通至触发器单元20，由此测试信号被寄存在触发器单元20中。

触发器单元20的输入端通过节点N1与输入控制单元10连接，由此根据时钟信号CK将数据信号或测试信号寄存于触发器单元20中。触发器单元20还包括输出端Q和反相输出端QB，反相输出端QB通过反相器与输出端Q反相。触发器单元20的输出端与逻辑电路连接，从而可以在扫描寄存器SDFF处于工作模式时，根据时钟信号CK将寄存在触发器单元20中的数据信号输出到逻辑电路中，以确保逻辑电路的正常运行。触发器单元20的输出端还被复用为扫描输出端与其他扫描寄存器连接，从而可以在扫描寄存器SDFF处于扫描模式时，根据时钟信号CK将寄存在触发器单元20中的测试信号移位寄存在其他扫描寄存器中；或者，触发器单元20的输出端还可以在扫描寄存器SDFF处于工作模式时，根据时钟信号CK将寄存在触发器单元20中的测试信号输出到逻辑电路中，以测试逻辑电路是否存在故障。

图2示出了一种示例性的组合逻辑电路和扫描链的电路结构图。如图2所示，将多个扫描寄存器首尾连接起来就形成了扫描链。例如，将扫描寄存器SDFF1、SDFF2、SDFF3的输出端Q和扫描输入端SI连接以串联这3个扫描寄存器形成扫描链。扫描链从功能上可以分为工作路径和扫描路径。工作路径用于在芯片正常工作时连接到逻辑电路中，从而保证芯片的正常工作。扫描路径用于在对芯片进行测试时为多个扫描寄存器串行输入多个初始化值，并根据输入到逻辑电路的测试图形输出扫描测试的输出结果，从而对逻辑电路的功能和性能进行检测。

例如，组合逻辑电路的与非门41的输出端C1连接至扫描寄存器SDFF1的数据输入端D，扫描寄存器SDFF1的输出端Q连接至组合逻辑电路的与非门42的输入端，组合逻辑电路的与非门42的输出端C2连接至扫描寄存器SDFF2的数据输入端D，扫描寄存器SDFF2的输出端Q连接至组合逻辑电路的与非门44的输入端，组合逻辑电路的与非门44的输出端C3连接至扫描寄存器SDFF3的数据输入端D，扫描寄存器SDFF3的输出端Q连接至组合逻辑电路的或非门45的输入端，这一连接路径是扫描链的工作路径。

例如，扫描寄存器SDFF1的扫描输入端SI作为扫描链的输入端，扫描寄存器SDFF1的扫描输出端Q连接至扫描寄存器SDFF2的扫描输入端SI，扫描寄存器SDFF2的扫描输出端Q连接至扫描寄存器SDFF3的扫描输入端SI，扫描寄存器SDFF3的扫描输出端Q作为扫描链的输出端，这一连接路径是扫描链的扫描路径。

扫描测试包括扫描移位(scan shift)和扫描捕获(scan capture)两个过程。在扫描移位过程中，通过扫描链的扫描路径可以将测试图形的多个初始化值串行输入到芯片内部的多个寄存器中；在扫描捕获过程中，通过扫描链的工作路径可以将芯片组合逻辑的结果(测试结果)传入到每个寄存器中，然后比较串行输出的测试结果与预期结果(初始化值)是否相符就可以判断芯片的内部是否存在缺陷。

在芯片的正常工作或扫描测试过程中，由于晶体管的翻转跳变会产生动态功耗(Dynamic Power)。动态功耗包括动态翻转功耗(Switching Power)和短路功耗(ShortCircuit Power)。动态功耗P的公式如下：

P＝C_load*Vdd²*f

其中，C_load是负载电容，Vdd是电源电压，f是翻转频率。

由动态功耗的公式可知，降低动态功耗的方法主要有降低翻转频率、降低电源电压和减少负载电容。然而，降低翻转频率的方法会极大地影响芯片的运行速度，降低电源电压例如设置多电压域或进行动态电压调整(Dynamic Voltage Scaling，DVS)的方法较为复杂。减少负载电容是一种简单可行的方法，负载电容包括线电容(wire capacitance)、晶体管电容(transistor capacitance)、引脚电容(pin capacitance)等，通过良好的布局布线可以降低互联线电容；选择较小的逻辑级数和较小的晶体管器件可以降低器件晶体管电容；减小器件的扇入扇出可以降低负载电容。

本公开的发明人发现，在扫描链中，多个扫描寄存器的扫描输入端连接到了上一个扫描寄存器的扫描输出端，由于扫描输出端复用了寄存器的输出端Q，因此在逻辑电路实际工作时，只要扫描链上的扫描寄存器的Q端状态发生了翻转，那么扫描路径上的元件的状态也会随之发生翻转，从而导致大量的动态功耗，例如线负载(wire load)上的功耗或引脚电容的充放电功耗等。然而，在逻辑电路的正常工作过程中，实际上只需要使用扫描链的工作路径，不需要使用扫描路径，也即，扫描路径只有在进行扫描测试时才需要使用。因此，在逻辑电路的实际工作过程中，扫描路径上产生的大量动态功耗是无效的功耗消耗，可以采取措施避免或减少这种无效的动态功耗。

本公开至少一实施例提供了一种扫描寄存器。该扫描寄存器包括使能端、数据输入端、扫描输入端、触发器单元和输出控制单元。使能端配置为根据使能信号控制扫描寄存器处于工作模式或扫描模式；数据输入端配置为在工作模式下接收第一数据信号；扫描输入端配置为在扫描模式下接收第一扫描信号；触发器单元包括用于接收第一数据信号或第一扫描信号的输入端、第一输出端和与第一输出端反相的第二输出端，配置为在工作模式下通过第一输出端输出与第一数据信号对应的第一输出信号，或者在扫描模式下通过第一输出端输出与第一扫描信号对应的第一输出信号；输出控制单元与触发器单元连接且包括扫描输出端，配置为控制扫描输出端在扫描模式下输出与第一数据信号对应的第一输出信号，在工作模式下输出常值信号。

本公开至少一实施例还提供了上述扫描寄存器的操作方法。该操作方法包括根据使能信号控制扫描寄存器处于工作模式或扫描模式；在工作模式下接收第一数据信号；在扫描模式下接收第一扫描信号；在工作模式下通过触发器单元的第一输出端输出与第一数据信号对应的第一输出信号；在扫描模式下通过触发器单元的第一输出端输出与第一扫描信号对应的第一输出信号；控制扫描寄存器的扫描输出端在扫描模式下输出与第一数据信号对应的第一输出信号，在工作模式下输出常值信号。

本公开至少一实施例还提供了包括上述扫描寄存器的扫描链和芯片。

本公开至少一实施例提供的扫描寄存器及其操作方法、扫描链和芯片通过输出控制单元使得扫描寄存器的扫描输出端在工作模式下输出的信号为常值信号，使得扫描链的扫描路径在工作模式下保持不翻转的静止状态，能够减少扫描链的扫描路径在工作模式下的动态功耗，缓解电压降问题，并且，该输出控制单元的结构简单，可以为芯片的布线布局提供更多的空间，有利于减小芯片的面积，节约设计成本。在至少一个实施例中，还可以减少扫描链的扫描路径上的缓冲器的个数，减少保持时间违例的情况。

图3示出了本公开至少一实施例提供的扫描寄存器的示意框图。如图3所示，扫描寄存器100包括数据输入端D、扫描输入端SI、使能端SE、触发器单元20和输出控制单元30。

例如，使能端SE配置为根据使能信号控制扫描寄存器处于工作模式或扫描模式。例如，当使能端SE接收的使能信号为低电平信号时，扫描寄存器100处于工作模式，当使能端SE接收的使能信号为高电平信号时，扫描寄存器100处于扫描模式。

例如，扫描寄存器100还包括输入控制单元10，配置为控制扫描寄存器接收第一数据信号或第一扫描信号。例如输入控制单元10可以是二选一的多路选通器，也可以是由如图4所示的三态门组成的控制开关，本公开的实施例对此不作限制。

例如，输入控制单元10的一个输入端为扫描寄存器100的数据输入端D，配置为在工作模式下接收第一数据信号，输入控制单元10的另一个输入端为扫描寄存器100的扫描输入端SI，配置为在扫描模式下接收第一扫描信号。例如，输入控制单元10的输出端连接到触发器单元20的输入端D1。例如，当使能端SE接收的使能信号为低电平信号时，输入控制单元10将数据输入端D接收的第一数据信号寄存在触发器单元20中，当使能端SE接收的使能信号为高电平信号时，输入控制单元10将扫描输入端SI接收的第一扫描信号寄存在触发器单元20中。

例如，触发器单元20包括输入端D1、第一输出端Q和与第一输出端反相的第二输出端QB。触发器单元20的输入端D1用于接收第一数据信号或第一扫描信号。例如，触发器单元20的输入端D1可以在扫描寄存器100正常工作时接收第一数据信号，或者可以在扫描寄存器100的扫描移位过程中接收第一扫描信号(例如，初始化值)，或者可以在扫描寄存器100的扫描捕获过程中接收作为测试结果的第一数据信号。

例如，触发器单元20配置为在工作模式下通过第一输出端Q输出与第一数据信号对应的第一输出信号，或者在扫描模式下通过第一输出端Q输出与第一扫描信号对应的第一输出信号。

例如，在扫描寄存器100正常工作时，触发器单元20的第一输出端Q将与第一数据信号对应的第一输出信号输出到逻辑电路中，以实现组合逻辑功能。此时，扫描寄存器作为普通的移位寄存器使用，例如，第一数据信号是0，则对应第一数据信号的第一输出信号也是0。

例如，在扫描寄存器100用于扫描测试时，触发器单元20的第一输出端Q将预先寄存在触发器单元20中的第一扫描信号(例如，初始化值)输出到逻辑电路中，从而保证测试时输入到逻辑电路的每个测试单元中的输入值等于初始化值。

例如，触发器单元20可以包括触发器，例如该触发器可以为D触发器、T触发器、JK触发器或RS触发器等，本公开的实施例对触发器单元中的触发器类型和触发器单元的具体电路结构不作限制。

例如，输出控制单元30，与触发器单元20连接且包括扫描输出端SO，配置为控制扫描输出端SO在扫描模式下输出与第一数据信号对应的第一输出信号，在工作模式下输出常值信号。

例如，在扫描寄存器100用于扫描测试时，输出控制单元30的扫描输出端SO将与作为测试结果的第一数据信号对应的第一输出信号输出，从而将该第一输出信号与初始化值进行比较，如果两者相符，则说明逻辑电路中与该扫描寄存器100连接的测试单元的逻辑正确，如果两者不相符，则说明该测试单元有故障。

例如，在扫描寄存器100在正常工作时，输出控制单元30的扫描输出端SO输出常值信号，例如常值信号为1或0。这里，常值信号是指扫描寄存器100在正常工作时，扫描输出端SO输出的信号保持静止，也即，扫描输出端SO的状态保持静止，扫描输出端SO不会随着扫描寄存器的翻转而发生翻转，从而使得连接到扫描输出端SO的扫描路径上的元件也不会发生翻转，由此减小了扫描寄存器在正常工作时的动态功耗，缓解电压降问题。

例如，在本公开至少一实施例中，输出控制单元30与触发器单元20的第一输出端直接连接或通过反相器与第一输出端连接。例如，输出控制单元30直接连接到触发器单元20的第一输出端以接收第一输出信号，或者，输出控制单元30通过反相器连接到触发器单元20的第一输出端以接收与第一输出信号反相的第二输出信号，例如，输出控制单元30直接连接到触发器单元20的第二输出端以接收第二输出信号。

例如，在本公开一实施例中，如图4所示，输出控制单元30包括或非门。或非门包括第一端1、第二端2和第三端3，或非门的第一端1与触发器单元20的第二输出端QB连接以接收与第一输出信号反相的第二输出信号，或非门的第二端2接收与使能信号反相的反相信号SEB，或非门的第三端3作为扫描输出端SO，输出由第二输出信号和反相信号进行或非操作所得到的第一输出信号或常值信号。

例如，在扫描寄存器正常工作时，使能信号为低电平信号0，与使能信号反相的反相信号SEB为高电平信号1。

如果第一输出信号为高电平信号1，则第二输出信号为低电平信号0，也即，或非门的第一端1接收低电平信号0，或非门的第二端2接收高电平信号1，经过或非操作后，或非门的第三端3作为扫描输出端SO输出低电平信号0。

如果第一输出信号为低电平信号0，则第二输出信号为高电平信号1，也即，或非门的第一端1接收高电平信号1，或非门的第二端2接收高电平信号1，经过或非操作后，或非门的第三端3作为扫描输出端SO输出低电平信号0。

也就是说，在扫描寄存器正常工作时，扫描输出端SO一直输出常值信号(低电平信号0)，扫描输出端SO不随第一输出端Q的翻转而翻转，从而能够减小动态功耗。

例如，在扫描寄存器进行扫描移位时，使能信号为高电平信号1，与使能信号反相的反相信号SEB为低电平信号0。

如果第一输出信号为高电平信号1，则第二输出信号为低电平信号0，也即，或非门的第一端1接收低电平信号0，或非门的第二端2接收低电平信号0，经过或非操作后，或非门的第三端3作为扫描输出端SO输出高电平信号1，与第一输出信号一致。

如果第一输出信号为低电平信号0，则第二输出信号为高电平信号1，也即，或非门的第一端1接收高电平信号1，或非门的第二端2接收低电平信号0，经过或非操作后，或非门的第三端3作为扫描输出端SO输出低电平信号0，与第一输出信号一致。

也就是说，扫描输出端SO在扫描移位时输出的是第一输出信号，由此保证了扫描寄存器的扫描测试过程的正常。

例如，在该实施例中，或非门的第二端2通过反相器与第一输出端Q连接，以接收与第一输出信号反相的反相信号。

例如，在本公开另一实施例中，如图5所示，输出控制单元30包括与非门。与非门包括第一端4、第二端5和第三端6，与非门的第一端4与触发器单元20的第二输出端QB连接以接收与第一输出信号反相的第二输出信号，与非门的第二端5与使能端SE连接以接收使能信号，与非门的第三端6作为扫描输出端SO，输出由第二输出信号和使能信号进行与非操作所得到的第一输出信号或常值信号。

例如，在扫描寄存器正常工作时，使能信号为低电平信号0，则与非门的第二端5接收低电平信号0。

如果第一输出信号为高电平信号1，则第二输出信号为低电平信号0，也即与非门的第一端4接收低电平信号0，与非门的第二端5接收低电平信号0，经过与非操作后，与非门的第三端6作为扫描输出端SO输出高电平信号1。

如果第一输出信号为低电平信号0，则第二输出信号为高电平信号1，也即，与非门的第一端4接收高电平信号1，与非门的第二端5接收低电平信号0，经过与非操作后，与非门的第三端6作为扫描输出端SO输出高电平信号1。

也就是说，在扫描寄存器正常工作时，扫描输出端SO一直输出常值信号(高电平信号1)，扫描输出端SO不随第一输出端Q的翻转而翻转，从而能够减小动态功耗。

例如，在扫描寄存器进行扫描移位时，使能信号为高电平信号1。

如果第一输出信号为高电平信号1，则第二输出信号为低电平信号0，也即，与非门的第一端4接收低电平信号0，与非门的第二端5接收高电平信号1，经过与非操作后，与非门的第三端6作为扫描输出端SO输出高电平信号1，与第一输出信号一致。

如果第一输出信号为低电平信号0，则第二输出信号为高电平信号1，也即，与非门的第一端4接收高电平信号1，与非门的第二端5接收高电平信号1，经过与非操作后，与非门的第三端6作为扫描输出端SO输出低电平信号0，与第一输出信号一致。

也就是说，扫描输出端SO在扫描移位时输出的是第一输出信号，由此保证了扫描寄存器的扫描测试过程的正常。

例如，在本公开至少一实施例中，输出控制单元30还可以是与门，例如，与门的第一端直接连接到触发器单元20的第一输出端以接收第一输出信号，与门的第二端接收与使能信号反相的反相信号SEB，与门的第三端作为扫描输出端SO，输出由第一输出信号和反相信号进行或非操作所得到的第一输出信号或常值信号。

例如，在本公开至少一实施例中，输出控制单元30还可以是或门，例如，或门的第一端直接连接到触发器单元20的第一输出端以接收第一输出信号，或门的第二端接收使能信号，与门的第三端作为扫描输出端SO，输出由第一输出信号和反相信号进行或非操作所得到的第一输出信号或常值信号。

本公开上述至少一实施例提供的扫描寄存器的输出控制单元结构简单，可以为芯片的布线布局提供更多的空间，有利于减小芯片的面积，节约设计成本。

本公开至少一实施例还提供了一种扫描链，该扫描链包括上述任一实施例提供的扫描寄存器，多个扫描寄存器级联连接构成扫描链。

如图6所示，扫描链200包括多个级联的扫描寄存器100，每个扫描寄存器的扫描输出端SO与级联中相邻的下一个扫描寄存器的扫描输入端SI连接，每个扫描寄存器的第一输出端Q连接到逻辑电路(图中未示出)中。

例如，在本公开实施例的至少一个示例中，输出控制单元包括或非门，或非门包括第一端、第二端和第三端，或非门的第一端与触发器单元的第二输出端连接以接收与第一输出信号反相的第二输出信号，或非门的第二端接收与使能信号反相的反相信号，或非门的第三端作为扫描输出端，输出由第二输出信号和反相信号进行或非操作所得到的第一输出信号或常值信号。

例如，在本公开实施例的至少一个示例中，输出控制单元包括与非门，与非门包括第一端、第二端和第三端，与非门的第一端与触发器单元的第二输出端连接以接收与第一输出信号反相的第二输出信号，与非门的第二端与使能端连接以接收使能信号，与非门的第三端作为扫描输出端，输出由第二输出信号和使能信号进行与非操作所得到的第一输出信号或常值信号。

例如，在本公开实施例的至少一个示例中，常值信号为1或0。

扫描寄存器100的具体结构和功能可以参见上文的相关描述，此处不再赘述。

例如，扫描链200中的扫描输入端SI到扫描输出端SO连线的路径是扫描路径，在扫描寄存器正常工作期间，扫描链200能够使得扫描路径保持不翻转的静止状态，从而能够减少扫描链的扫描路径在工作模式下的动态功耗，缓解电压降问题。扫描寄存器的第一输出端Q的扇出因为减少了相关线负载及引脚电容，从而实现了少整体电路设计的负载电容的目的，也即，根据公式P＝C_load*Vdd²*f，通过减少了C_load从而达到减小动态功耗P的目的。

由于芯片上因工艺(Process)、电压(Voltage)、温度(Temperature)而导致的各种误差而加入的余量和时钟偏移等原因，扫描路径上经常会发生保持时间(hold timing)违例的情况。为了保证电路的正常工作，通常会在扫描链的相邻两个扫描寄存器之间增加缓冲器或者延时来保证保持时间，如图2所示。在本公开至少一实施例提供的扫描链中，可以通过调高扫描寄存器的输出控制单元的阈值电压来降低时序速度，例如，可以将图4中的或非门或者图5中的与非门的阈值电压调高以使得时序速度更慢，从而可以更好地保障保持时间的要求，并且减少保持时间违例的情况。并且可以减少扫描路径上缓冲器或延迟单元的个数，减小晶体管电路负载，从而减少动态功耗。

本公开至少一实施例还提供一种芯片，该芯片包括上述任一实施例提供的扫描寄存器。例如，该芯片包括中央处理器(Central Processing Unit，CPU)或CPU核、协处理器(例如GPU、DMA处理器等)、外设控制器(例如存储控制器)等，本公开的实施例对此不作限制。

该芯片可以实现与前述扫描寄存器相似的技术效果，此处不再赘述。

本公开至少一实施例还提供一种扫描寄存器的操作方法，该操作方法包括：根据使能信号控制扫描寄存器处于工作模式或扫描模式；在工作模式下接收第一数据信号；在扫描模式下接收第一扫描信号；在工作模式下通过触发器单元的第一输出端输出与第一数据信号对应的第一输出信号；在扫描模式下通过触发器单元的第一输出端输出与第一扫描信号对应的第一输出信号；控制扫描寄存器的扫描输出端在扫描模式下输出与第一数据信号对应的第一输出信号，在工作模式下输出常值信号。

该操作方法可以实现与前述扫描寄存器相似的技术效果，此处不再赘述。

虽然上文中已经用一般性说明及具体实施方式，对本公开作了详尽的描述，但在本公开实施例基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本公开精神的基础上所做的这些修改或改进，均属于本公开要求保护的范围。

对于本公开，还有以下几点需要说明：

(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。

(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。

(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种扫描寄存器，包括：

使能端，配置为根据使能信号控制所述扫描寄存器处于工作模式或扫描模式；

数据输入端，配置为在所述工作模式下接收第一数据信号；

扫描输入端，配置为在所述扫描模式下接收第一扫描信号；

触发器单元，包括用于接收所述第一数据信号或所述第一扫描信号的输入端、第一输出端和与所述第一输出端反相的第二输出端，配置为在所述工作模式下通过所述第一输出端输出与所述第一数据信号对应的第一输出信号，或者在所述扫描模式下通过所述第一输出端输出与所述第一扫描信号对应的第一输出信号；

输出控制单元，与所述触发器单元连接且包括扫描输出端，配置为控制所述扫描输出端在所述扫描模式下输出与所述第一数据信号对应的所述第一输出信号，在所述工作模式下输出常值信号。

2.根据权利要求1所述的扫描寄存器，其中，所述输出控制单元包括或非门，

所述或非门包括第一端、第二端和第三端，所述或非门的第一端与所述触发器单元的所述第二输出端连接以接收与所述第一输出信号反相的第二输出信号，所述或非门的第二端接收与所述使能信号反相的反相信号，所述或非门的第三端作为所述扫描输出端，输出由所述第二输出信号和所述反相信号进行或非操作所得到的所述第一输出信号或所述常值信号。

3.根据权利要求2所述的扫描寄存器，其中，所述或非门的所述第二端通过反相器接收所述反相信号。

4.根据权利要求1所述的扫描寄存器，其中，所述输出控制单元包括与非门，

所述与非门包括第一端、第二端和第三端，所述与非门的第一端与所述触发器单元的所述第二输出端连接以接收与所述第一输出信号反相的第二输出信号，所述与非门的第二端与所述使能端连接以接收所述使能信号，所述与非门的第三端作为所述扫描输出端，输出由所述第二输出信号和所述使能信号进行与非操作所得到的所述第一输出信号或所述常值信号。

5.根据权利要求1-4任一项所述的扫描寄存器，其中，所述触发器单元包括触发器，所述触发器包括D触发器、T触发器、JK触发器或RS触发器。

6.根据权利要求1-4任一项所述的扫描寄存器，其中，所述常值信号为1或0。

7.一种如权利要求1所述的扫描寄存器的操作方法，包括：

根据所述使能信号控制所述扫描寄存器处于所述工作模式或所述扫描模式；

在所述工作模式下接收所述第一数据信号；

在所述扫描模式下接收所述第一扫描信号；

在所述工作模式下通过所述触发器单元的所述第一输出端输出与所述第一数据信号对应的所述第一输出信号；

在所述扫描模式下通过所述触发器单元的所述第一输出端输出与所述第一扫描信号对应的所述第一输出信号；

控制所述扫描寄存器的所述扫描输出端在所述扫描模式下输出与所述第一数据信号对应的所述第一输出信号，在所述工作模式下输出所述常值信号。

8.一种扫描链，包括多个级联的如权利要求1-6任一所述的扫描寄存器。

9.根据权利要求8所述的扫描链，其中，每个所述扫描寄存器的所述扫描输出端与级联中相邻的下一个扫描寄存器的所述扫描输入端连接。

10.一种芯片，包括如权利要求1-6任一项所述的扫描寄存器。

Images