[go: up one dir, main page]

TW200839918A - Resin film evaluation method and method for manufacturing a semiconductor device - Google Patents

Resin film evaluation method and method for manufacturing a semiconductor device Download PDF

Info

Publication number
TW200839918A
TW200839918A TW096144710A TW96144710A TW200839918A TW 200839918 A TW200839918 A TW 200839918A TW 096144710 A TW096144710 A TW 096144710A TW 96144710 A TW96144710 A TW 96144710A TW 200839918 A TW200839918 A TW 200839918A
Authority
TW
Taiwan
Prior art keywords
resin film
film
surface potential
potential
substrate
Prior art date
Application number
TW096144710A
Other languages
English (en)
Inventor
Hisako Kamiyanagi
Satoshi Shibata
Reiki Kaneki
Kohei Miyagawa
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of TW200839918A publication Critical patent/TW200839918A/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/227Measuring photoelectric effect, e.g. photoelectron emission microscopy [PEEM]
    • H10P30/20
    • H10P72/0402
    • H10P74/207
    • H10P74/235

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

200839918 九、發明說明: 【發明所屬之技術領域】 本發明有關於例如半導體積體電路裝置等之製造I· 中,對於以包含光阻劑膜等感光性樹脂膜之樹脂 罩,並使用帶電能量粒子對半導體基板施加處理之步1 月包夠有效評價處理後之樹脂膜改質程度或去除特性等 樹脂膜之評價方法及應用該評價方法的半導體I署夕制 造方法。 衣置之衣 【先前技術】 、,半導體積體電路裝置等半導體裝置之製造步驟,大多在 半導體基板上形成如光阻劑膜等感光性樹脂膜之圖案,並 採用將該圖案當作為遮罩而使用之處理。例>,於離子注 ^處理中:將此圖案當作為遮罩,並將磷、硼、石申等雜質 導入至半導體基板。藉此,例如可形成Mos
Sem1Conductor)電晶體之源極•汲極區域、汲極延伸 (extension)區域等。χ,於乾式蝕刻處理中,將此圖案 =作為,罩,將基底膜或半導縣板曝曬在㈣氣體之電 κ中藉此將基底膜或半導體基板加工成對應於此 之形狀。 作為如此離子注入處理或乾式蝕刻處理之遮罩而使用 的光阻劑膜’承受由離子注人之離子或乾式㈣之電聚所 ^成的離子衝擊。此時,於光阻劑表面處產生硬化或改 貝一承艾離子衝擊越多,則硬化或改質之程度亦隨之 越高(例如,參照專利文獻1、2等)。 96144710 6 200839918 當產生此類硬化或改質之層(以下稱為改質層)而形成 於光阻劑膜表面時,例如在注入劑量(dose)較大的情況 下’光阻劑膜之去除變得困難。對於光阻劑膜之去除(半 V體基板之洗淨),廣泛採用i4(TC左右的硫酸與過氧化 氫混合液(SPM : Sulfuric acid_hydr〇gen Per〇xide
Mixture),但僅利用SPM’並無法完全去除光阻劑膜。因 此,在去除使用為離子注入之遮罩的光阻劑膜時,首先, 藉由下降流(down flow)方式之類的等向性氧氣電漿而去 除光阻劑膜。其後,使用SPM以充分洗淨半導體基板。如 此,在實現光阻劑膜之殘渣不存在於半導體基板上之狀態 後’繼續半導體基板的下個步驟處理。 一般半導體設備之製造步驟,當設定光阻劑膜之去除步 驟及其具體條件後,很少會再行變更。然而,為設定光阻 劑膜之去除條件等目的,則會進行關於包含光阻劑膜之樹 月曰膜之硬化、改質程度的評價。此類樹脂膜之評價如下所 述而進行。 圖14係說明廣泛使用之習知樹脂膜之評價方法的步驟 剖視圖。如圖14(a)所示,在矽基板1〇1上,由下層起依 序形成有例如矽氧化膜等期望膜1〇2及光阻劑膜1〇3。其 次,如圖14(b)所示,透過具有所期望圖案的網柵1〇4, 對光阻劑膜103照射紫外線、電子射線、χ射線等曝光用 之光105,藉以使光阻劑膜103曝光。相對於已曝光之光 阻劑膜103,透過實施顯影、純水沖洗、後烘烤(1)〇3七 baking)等處理,如圖14(c)所示,形成光阻劑膜1〇3之 96144710 7 200839918 =案。接著’如圖14(d)所示’將該圖案當作遮罩,並將 礤硼、坤等離子1〇6藉由離子注入 …時,離…入光阻細3之表:;體= 先阻義1〇3之深部形成有分子構造相異之改質層112。 =灸二如圖14(0所示,透過如上所述之氧氣電漿處理與 M洗甲等,而去除光阻劑膜1〇3。 =淨後之阻劑麵m,例如將雷射光m照射至光阻 片丨除面,藉由檢測來自阻劑殘渣111之反射光(或去θ _殘渣1U之散亂光),而計算粒子數。如此所計曾= 之粒子數’於光阻劑膜103之去除條件為一定之情兄; 表示形成於光阻劑膜103表面之改質層i 戈改’ ;r:r:注入條件為-定之情況下,對二 " 之光阻劑膜103,表示具有所採用之去除條件的 =劑::能力。如上所述’可評價樹脂膜之硬化或改程 度、去除特性等。 貝柱
=上之評價方法,即便在取代如圖14⑷所示之離子注 入处理而實施電漿㈣處理等乾式㈣處理 L
可同樣應用。此時,藉由暴露於餘刻氣體電裝中^下可= ::子數而評價光阻齊m 103表層部上 J Z化或改質程度、__之光㈣膜1G3之去= 在半導體積體電路裝置之製造步驟中, 夕t述::方法而檢查光阻劑膜等樹脂膜之去除:採: ’ 口知形而異,對乾式峨改質程度之評價,亦可採 96144710 200839918 用以SEM(Scanning E1咖on Mier。卿py)影像之尺寸測 量來判斷阻劑收縮狀況之方法而進行。 (專利文獻1)曰本專利特開平6 —252〇42號公報 (專利文獻2)日本專利特開2〇〇4_191833號公報 【發明内容】 (發明所欲解決之問題) 在最近的半導體積體電路裝置中,對於㈣尺寸細微化 之半導體元件’於矽基板上所形成之雜質區域的卯接合 深度不斷㈣,多層佈線之制絕賴亦持續低介電係二 化(Low k化)。因此’如上所述,應用習知氧氣電聚處理 與SPM洗淨而去除光阻劑膜之際,如下所述之問題將明顯 例如,對於使用為形成具有接合深度偏淺之雜質H域的 離子注入遮罩之光阻劑冑,在應用減電漿處理而去㈣ 光阻劑膜時’石夕基板之離子注人區域表面暴露於氧氣電= 中 圖15係說明氧氣電漿處理因波及於 CM〇S(C〇mpleinentary Metal Oxide SemiC0nduct0r)製程 中所形成之N通道電晶體與p通道電晶體 剖視圖。在…’右方表示N通道電晶體成而 :P通逼電晶體。又’目15表示形成p通道電晶體之延 伸區域的過程。 如圖15(a)所示,p通道電晶體及N通道電晶體形成在 ^過元件分離絕緣膜151所劃分之半導體基板⑻的表面 口上。P通道電晶體在N型壁層152a上具備有隔著閑極 96144710 9 200839918 N通道電晶體 153b而形成之 絕緣膜153a而形成之閘電極154a。另外 在P型壁層152b上具備有隔著閘極絕緣膜 閘電極154b。 於形成P通道電晶體之延伸區域的情形,在半導體芙板 * 101上,形成有被覆N通道電晶體之形成區域的阻齊^案 159b。在該狀態下,以p型雜f離子進行離子注入,而於 閘電極154a兩侧之半導體基板表面形成有p型 域 156a。 •接著,去除阻劑圖案159b。此時,因為在阻劑圖案159b 表面部上形成有改質層,故應用氧氣電漿處理。於實施該 氧氣電漿處理時,p型延伸區域156a暴露於氧氣電漿中。 因此,於P型延伸區域156a表面上,如圖15(b)所示, 形成有厚度數nm之極薄石夕氧化膜16〇a。其結果,p型延 伸區域156a之厚度減少,而薄片電阻(sheet Fesistanee) 增加。又,在氧氣電漿處理之過程中,當阻劑圖案15此 眷被去除,則N通道電晶體之閘電極154b兩侧的半導體基 板表面暴露於氧氣電漿中。因此,閘電極154b兩侧之$ 導體基板表面上,亦形成有矽氧化膜16〇b。在如下所述, 實施離子注入以形成N通道電晶體之.延伸區域等之際,矽 氧化膜160b妨礙注入離子進入半導體基板1〇1。其結果, 半導體基板101中無法形成所期望之雜質區域。 即使在形成N通道電晶體之延伸區域的情況下,同樣地 也會形成被覆P通道電晶體形成區域之阻劑圖案。於應用 氧氣電漿處理以去除該阻劑圖案之情形,半導體基板1〇1 96144710 10 200839918 表面上也形成矽氧化膜。此時,由於注入離子之種類不 同,所以在阻劑圖案之表面部上所形成之改質層的狀態, 異於阻劑圖案159b之表面部上所形成的改質層。因此, 、於延伸區域上所形成之石夕氧化膜,其膜厚在P通道電晶體 、與N通道電晶體處互為不同。其結果,亦產生^道電晶 體與N通道電晶體間特性平衡之惡化等不良狀況。 另一方面,對於在Low-k膜上作為蝕刻遮罩而形成之光 阻;^膜,在應用氧氣電漿處理以去除該光阻劑膜的情形 下因氧氣電漿之損傷而造成密度低之L〇w—k膜產生钱刻 見象對於以光阻劑膜當作為遮罩而餘刻之區域,若露出 於該韻刻區域之L〇tk膜側面產生此類現象,則該敍刻區 域之圖案形狀亦產生變化。另外,當此類現象產生在光阻 劑膜所被覆之Low-k膜上,則作為層間膜之L〇w—k膜的膜 厚減少。 ' 伴Ik著圖案尺寸的細微化,針對半導體積體電路裝置之 # $性特性及特性的不均,以上所述問題造成無法忽視的影 響。 =,進行氧氣電漿處理之灰化(ashing)裝置,其腔室或 腔室内部之構件由銘⑼、鐵(Fe)等金屬所構成。因此, 氧氣電漿處理之情形下,產生對於半導體基板之金 _万染、。在將來圖案尺寸進一步細微化之下,於半導體裝 置之製造步驟中,會要求更進一步減少此類對於半導體基 板之金屬污染。 作為減輕此類問題之產生的對策,可考慮儘可能使氧氣 96144710 200839918 電漿處理間減少,以避免產生阻劑殘潰。如上所述,氧 氣電漿處理之使用目的在於有效去除發生硬化或改質之 ,阻劑膜表層部(以下稱為改質I)。因此,於現狀中,氧 氣电水處理以可充分去除改質層之條件而實施,並未對該 仏件佺化以避免過度去除。故為減輕上述問題的產 生氧氣電漿處理之時間仍有可減少之充分餘地。為最佳 化此類氧氣電^處理,有必要針對改質層之形成狀態(硬 化或改質程度)進行定量評價。 ^ 驾知改貝層评價如上所述,藉由計算阻劑殘渣發 所數=進行。因此,難以正確把握改質層内部之硬化、改 貝^〜又,即便是藉由測量阻劑圖案之收縮程度而評價 ^質!的方法’亦不容易正綠把握改質層内部之硬化、改 貝^。究其原因,則阻劑圖案並非僅因改質層之發生而 細,、收縮亦肇因於為使阻劑圖案在餘刻前硬化而針對 ^劑圖案照射紫外線。此外,使用於CC1KCharge Coupled 序⑻〜像^測裔彡’當作其遮罩之光阻劑膜等膜厚偏 旱、光阻片1!膜’其因收縮所造成之形狀變化量,相較於薄 膜阻劑,亦有較難以判斷的問題。 此外忒等方法藉由觀察作為半導體基板處理結果之指 ,的粒子數等而評價改質層,而有耗費時間或成本過高之 、、、又、光阻劑膜之改質層的形成容易度,不僅因離子 在入處理或乾式蝕刻處理之處理條件而異,亦因光阻劑膜 之種類而不同’所以也有評價前之實驗繁雜的缺點。 亦P即使欲依改質層之形成狀態而最佳化氧氣電漿處 96144710 12 200839918 理之條件,亦缺乏改質層之有效評價方法。 =於今後圖案尺寸持續細微化之半導體積體電路裝置 的製造步驟,在纟除光阻劑膜之際,絲能防止阻劑殘渣 (粒子)之發生,或者,無法防止在對半導體基板表面上之 光阻劑膜進行氧氣電漿處理時形成矽氧化膜、或對半導體 ,板之金屬污染、L〇w-k膜之蝕刻等,則將使製造良率顯 著降低。因此,期待下述技術:可在短時間於生產線内 修(「inline)容易地評價改質層,並透過該評價結果而可判定 粒子疋否發生」等對半導體基板所實施之處理的達成 度。 米有鑒於上述說明,本發明之目的在於提供:簡便且具相 當準確度地藉由注入離子等帶電能量粒子而可評價形成 在光阻劑等樹脂膜表面之改質層的樹脂膜之評價方法及 應用該評價方法之半導體裝置之製造方法。 (解決問題之手段) ⑩ 為了達成上述目的,本發明採用以下所述之技術性手 段。亦即,本發明之樹脂膜之評價方法,首先針對形成有 於、、、巴緣膜上具有露出上述絕緣膜表面之開口部之樹脂膜 的評價基板,照射帶電能量粒子。其次,測量經照射上述 π電能1粒子後評價基板表面的表面電位。根據該測量結 果,求取上述樹脂膜之表面電位與於上述開口部露出之絕 j緣膜之表面電位的電位差。然後,藉由上述表面電位之電 位差,在對已照射上述帶電能量粒子之樹脂膜進行既定處 理時,預測依上述處理之達成度而變動的物理量。於此, 96144710 13 200839918 所謂既定處理,指經照射帶電 脂膜等任意處理。例如,既定後所只知之去除樹 脂膜殘邊數等為該物理量。處理為糾曰膜之去除時,樹 除上述構成之外,亦可為下述構成··藉 測之物理量是否在預先設疋上过所預 膜之㈣、上述帶電能量粒子之 成膜進藉行::之處理條件是否適當二: 許I" A夕齋、二面電位之電位差是否在對應於上述容 二二/位差的範圍’而判定上述樹脂膜之材料、上述 子之照射條件、或對上述樹腊膜進行上 處理之處理條件是否適當。 尤疋 成nt本t明之其他樹脂膜之評價方法,首先針對形 面且且右、疋膜厚之絕緣膜上具有露出上述絕緣膜表 不㈣ΜI定面積之開口部之樹脂膜的複數基板,分別以 •量粒射帶電能量粒子。其次,測量經照射帶電能 魯电抱%路於各自上述開口部之絕緣膜的表面電位,以 诚上遠表面電位與帶電能量粒子照射量之對應關係。根 5述對應關係’求取使露出於上述開口部之絕緣膜表面 =成為最大值的臨限電位時所對應之帶電能量粒子照 ΐ里°根„據上述臨限電位或對應於上述臨限電位之帶電能 里粒子照射量’以特定帶電能量粒子之照射量,判定起因 、述γ電此里粒子而累積在上述絕緣膜的電荷是否於 上述絕緣膜中流動。 另外,關於本發明之另一其他樹脂膜之評價方法,其針 96144710 200839918 對於絕緣膜上具有露出上述絕緣膜表面之開口部,且分 成分不同之複數樹脂膜的複數基板,依 … 能量粒子。其次,測量經照射上述帶電 里二子後上述複數基板表面的表面電位。根據該測量結 ="刀別求取上述複數基板上之上述樹脂膜之表面電位與 露出之絕緣膜之表面電位的電位差。透過比 乂 Λ 、面電位之電位差,對於因上述帶電能量粒子 =射而產生於上述各自樹脂膜之改質層,比較其改質進 在上述構成中,較佳的是:上述表面電位之電位差係上 2樹脂膜中包含開口部端區域之上述樹脂膜之表面電位 ”路出,上述開口部之絕緣膜之表面電位的電位差。又, ,可1是·上述既定處理為上述樹脂膜之去除處理,上述 :理罝f上述樹脂膜去除後之樹脂膜殘渣數或殘渣密 又此可將上述樹脂膜之去除處理設為藉由藥液去除 之處理。 、 又,在上述構成中,例如可將上述帶電能量粒子設為注 =離子,將上述樹脂膜設為光阻劑。或亦可將上述帶電能 畺粒子α為電浆、粒子,將上述樹脂膜設 可採时氧化膜當作上述絕緣膜。 此〜 曰此在上述帶電能量粒子為注入離子之情形,較佳的 疋·當將上述注入離子對上述絕緣膜之射程 i^ange)认為Rpi ’將上述射程之標準偏差設為,上述 、、巴緣膜至少具冑Rpl + 3ARpl以上之膜厚。又,較佳情形 96144710 15 200839918 為·當將上述注入離子對上述光阻劑之射程設為Rp2,將 上述射程之標準偏差設為ARP2,上述光阻劑至少具有 Rp2+3ARp2以上之膜厚。 另外,上述樹脂膜之面積相對於上述基板之面積的比, V以成為90%以上為佳。於上述帶電能量粒子為注入離子, 上述樹脂膜為光阻劑之情形,較佳的是··注入離子之注入 劑量為lxl01(7cm2〜lxl〇i4/cm2之範圍。 另一方面,關於其他態樣,本發明可提供具有藉由離子 •注入而形成雜質區域的半導體裝置之製造方法。亦即,本 發明之半導體裝置之製造方法,首先在半導體基板上形成 第1阻劑圖案。其次,將上述第1阻劑圖案當作遮罩,以 離子注入於半導體基板上形成雜質區域。接著,在形成於 基板之絕緣膜上,形成評價基板,其形成有具露出上述絕 緣膜之開口且由與上述第丨阻劑圖案相同之材料所形成 之第2阻劑圖案,在該評價基板上,進行與上述離子注入 #相同條件之離子注入。然後,對上述評價基板上之上述第 U且劑圖案及上述絕緣膜測量表面電位。根據所測量的第 2阻劑圖案上之表面電位及所測量之絕緣膜上之表面電位 的差*,判定依據預先設定之阻劑去除條件是否可去除上述 第1阻劑圖t。在上述判定結果為不能去除之情m 述所測量之第2阻劑圖案上之表面電位及上述所測量之 絕緣膜上之表面電位的差,變更為可去除之阻劑去除條 ,件,並以變更後之阻劑去除條件去除上述第i阻劑圖案二 另外,於上述判定結果為能夠去除之情形,則上述第丨、 96144710 16 200839918 劑圖案y藉由預歧定之阻劑去除條件而加以去除。 =,是否可去除上述第2阻_案之判定,透過阻 案去f後阻劑㈣數或阻劑殘渣密度Μ落在半導體裝 置之W造步驟之容許範圍内而進行,上述阻劑殘 =殘逢密度對應於上述所測量之第2_圖案上之表面 電位及上述所測量之絕緣膜上之表面電位的差。 在此半導體裝置之製造方法中,在上㈣子注人中注入 離子的劑量為1X10W〜3xl〇rVcm2。又,較佳的是,上 述阻劑圖案不採用氧氣電漿處理而僅藉由藥液去 (發明效果) η 若根據本發明讀賴之評價方法,於㈣離子注入處 理或乾式钱刻處理時,可定量評價在樹脂膜表面形成改 層的容易度。因此,能夠推測由帶電能量粒子所造成 脂膜的充電程度、樹脂膜之耐_性及離子注人處理或乾 式蝕刻處理後之阻劑去除性。其結果,可以容易把握住在 離子注入處理或乾式钱刻處理中樹脂膜表層部硬化或改 質之程度。又’關於離子注人處理或乾式㈣處理等 夠輕易地選擇難以發生充電現象之樹賴,或處理後容易匕 去除之樹,膜。因此,亦可以選擇不必使用氧氣電聚處理 而可僅以藥液去除處理後之樹脂膜的樹脂膜。又,即使於 使用氧氣電漿處理之情形下,可將該處理時間設定為最小 限度之必要時間。 ”、、取“ 另外,根據本發明,例如於裝置構造及離子注入條件 電漿敍刻條件等已經決定之下,亦可評價在該條件下處理 96144710 17 200839918 時’發生絕緣膜之絕緣破壞等的可能性程度。 此外,本發明之評價方法之應用與樹脂膜之膜厚無關, 對於CCD影像感測器等習知難以評價之構造,亦能輕易應 又,根據本發明之半導體裝置之製造方法,可輕易且於 短時間内判斷是否能以預先所設定之阻劑去除條件,去除 因離子注入而於表面上形成有改質層之阻劑圖案。另外, 可避免產生粒子而確實去除阻劑圖案。 _【實施方式】 以下,依圖式說明本發明之樹脂膜之評價方法。本發明 之樹脂膜之評價方法,使用下述評價基板:基板上形成有 絕緣膜,並於該絕緣膜上形成有具露出該絕緣膜局部區域 之開口部的樹脂膜。以一定條件針對該評價基板進行離子 注入、電漿照射等,照射帶電能量粒子而在包含樹脂膜表 面之區域上形成因上述照射所成之改質層。測量由此所得 鲁到的評價基板中樹脂膜區域及絕緣膜露出區域之表面電 位,而能經由表面電位之測量結果評價樹脂膜之改質層。 圖1有關於本發明之樹脂膜之評價方法之一實施形 態,表示由製作評價基板到表面電位測量為止之流程的剖 視圖。於此,針對藉由離子注入而將帶電能量粒子照射至 樹脂膜之事例說明。 如圖1(a)所示,首先,於矽基板!上,藉由例如熱氧 化法或 CVD(Chemical Vapor Depositi〇n)法,而形成有 作為絕緣膜之矽氧化膜2。另外,亦可使用矽氮化膜或氧 96144710 18 200839918 氧化域、氧化給料金屬氧化 :緣膜…絕緣膜亦可為適當組合上述膜之層;:作: 矽氧化膜2上,塗佈約】"m頂, ,口膜。在 象之樹脂膜。光阻賴3作為評價對 波:二t圖1⑻所示’以對光阻劑膜3具有感光性之 ^長㈣光用之光(紫外線、電子射線、X射線等),通過 光罩(miCle’未圖示)照射光阻劑膜3而 ;先。對已曝光之光阻劑膜3,實施顯影、純水沖洗、後 :培等處理,藉以形成開口部4。此開口部4並非:: 體積體電路裝置中常用元件圖案般之細微開口。例如,合 為20°酿時,開口部4為每邊5_,二 ,正方形或與其同等面積之開口。另夕卜,以在光阻劑膜3 目對於矽基板1之面積的面積佔有率約9〇%以上之條件下 形成開π部4為佳。又’如上所述,因尺寸精度非為必要, 開口部4之形成亦可不使用光罩曝光。 接著,如® 1(c)所示,將石夕基板丨設置在離子注入妒 置内,實施磷、硼、砷等雜質之離子注入。藉此,因注二 離子6直接被打人光阻劑膜3之表層部,或^離子衝擊二 形成改質I 12。又’此時於露出在光阻劑腠3表面及開 口部4底部的石夕氧化膜2之表面處’因注入離子6而累積 有電荷9。 當離子注入處理完成日夺’從離子注入裝置取出處理完畢 之評價基板。將處理完畢之評價基板設置於表面電位測量 器中’由金屬等導電性材料所構成而賦予接地電位的基板 96144710 19 200839918 支持部(平台),並測量對應於累積在評價基板上之電荷9 的表面電位。如圖1(d)所示’在使表面電位測量器9ι之 電位測量用的感測器部8前端接近光阻劑膜3表面例如 〇.5mm〜3mm左右(較佳為lmm〜15mjn左右)之狀態下測量表 面電位。感測器部8設置成可沿著由與評價基板表面幾近 平行之矽基板1之一端經過開口部4上方而到達矽基板i 之另鈿的引導構件7而移動。並且,感測器部8沿著引 導構件7在水平方向上以i m m〜2 m m之間隔測量評價基板之 表面電位。引導構件7例如可以沿著通過評價基板中心之 一直徑方向而配置。 另外,以上之表面電位測量,必須在維持矽氧化膜2、 光阻劑膜3上所累積之電荷不因流出或中和等而減少,並 ^在、准持離子注人處理後之表面電荷分布的狀態下進 行。因此,從離子注入裝置搬出評價基板後,必須在Μ / m則里表面電位。尤其以在從離子注人裝置搬出後 2小時以内測量為佳。此時,電荷減少率為u以下,幾乎 不會對表面電位測量結果有所影,在從離子注入裝 置搬出評價基板之際’最好將評價基板背面保持於搬送裝 ==(嶋)或真空錄子(tweezers)上,以避免接觸累 積有電何之評價基板表面。 =次’舉例具體說明如何以圖i所示評價方法評價光阻 誚膜3表面上所形成之改質層12。 圖2係表示透過離子注人形纽質層12於光阻劑膜3 表面上之機㈣示4圖。在圖2中表示以祕清漆系樹脂 96144710 20 200839918 21作為基底’於含有由萘藏二疊氮化物所構成之感光劑 22的i射、線光微影用之光阻劑膜3上,進行構離子的^ 之離子注入的狀態。 如圖2所不’在進行離子注人時,藉由所注人之鱗離子 23的離子衝擊,輯構成総義3之高分子(㈣清漆 樹脂21)内部的鍵結,而生成礙(c)之自由基。因自由基 之狀悲不穩疋,所生成之碳自由基會與周邊的雜質或碳再 鲁鍵結。此時’所注入之碟離子23與構成紛搭清漆樹脂Μ 之氧反應(脫氧反應),成為P-Ο等氣體24而揮發。#由 此類交聯反應與脫氧反應,而形成多碳(earbGn_richk 改貝層12 3外,父聯反應之發生頻率小,且離子注入 後分子構造與未注人離子之光阻劑並沒有太大差異之狀 態,相當於硬化狀態。 又,圖3係說明藉由離子注人而形成改質層12於光阻 劑膜3表面上之其他機制的示意圖。於圖3中’例示縮酸 _系KrF準分子微影用光阻劑之保護基周邊的分子構造。在 該例中,如圖3所示,圖中央所示氧原子31之鍵結能量 為 343kJ/m〇l(0-CbC)及 349kJ/m〇l(0-C2),相較於光阻劑 材料中所含其他部份之鍵結能量,顯得特別的小。因此, 藉由起因於注入離子之離子衝擊,而可輕易切斷鍵結。於 該例中,和與氧之鍵結被切斷的碳產生交聯反應。因而可 認為高分子結構之改質依樹脂材料而有所不同。 相較於絕緣物之初期狀態,可推測改質層12之電阻产 著碳鍵結多數形成而降低。若碳之反應更進一步進行,2 96144710 21 200839918 大邛伤阻劑内部之鍵結被切斷而成為所謂碳化狀態,改質 層12成為具有相當導電性之狀態,成為此狀態之下,在 圖l(^d)所不評價基板上,於光阻劑膜3及露出在開口部4 的石夕乳化冑2之間,發生因離子注人所累積之電荷的移 動。其結果,評價基板上之表面電位分布(光阻劑膜3之 表面電位與石夕氧化膜2之表面電位)改變。如此,評價基 板上之表面電位分布,隨著改質層12之導電度(電阻值) 而欠化,所以藉由評價評價基板上之表面電位分布,可掌 握改質層12之硬化、改質之程度。 圖4係表示離子注入後評價基板之表面電位測量結果 ,例的圖。又’圖5係表示取得圖4所示數據之評價基 ,的剖視m卜’圖6係表示評價基板之俯視圖,圖7 :表不沿著圖6所示直線L之表面電位分布一例之示意 =5所示’該評價基板在石夕基板!上形成有膜厚心 為400⑽之石夕氧化膜2與膜厚㈣ι 〇2“之光阻劑膜 3。於此’錢化膜2之臈厚&,在離子注人至♦氧化膜 2之^的射程(range)Rpl與射程之標準偏差Mpi之 ^=dl>Rpl_pl之關係的膜厚。又,光阻劑膜 d2 ’在離子注入至光阻劑膜3之離子的射程邮 關標準偏差卿2之間,為滿足d2>_3_之 關係的膜厚。另外,關於離子注入處 =形成於光阻劑膜3之表層部的同時,因注入離;層6 所仏成之電荷9也開始累積。 96144710 22 200839918 又,如圖6所示,評價基板於矽基板丨整面上設置矽氧 化膜2,並於外缘部(5mm)以外之區域,在矽氧化膜2上 設置光阻劑膜3。又,由設在光阻劑膜3之一邊1〇mm的 開口處露出矽氧化膜2。另外,圖4所示表面電位分布及 圖5所示剖視圖,對應於圖6所示直線[上之區域a内。 再者,圖4中,以不同之離子注入條件,表示經離子注 入過磷離子(P+)的評價基板之表面電位測量結果。在圖4 馨中,橫軸對應於表面電位測量位置,縱軸對應於表面電 位。橫軸於10至20的範圍表示矽氧化膜2上之表面電 位,橫軸於0至10及20以上之範圍表示光阻劑膜3之表 面電位。於此,露出矽氧化膜於底部之開口部的面積,約 為光阻劑膜所被覆之區域的0. 4%左右。 又,對各評價基板之離子注入條件間,注入劑量與電子 束(beam,離子電流值或劑量速率)不同。於圖4中,以白 色二角形所表示之數據41、以白色四角形所表示之數據 _ 42、以白色菱形所表示之數據43,由相同條件之電子束 (BeamX)進行離子注入。又,數據41(注入劑量b :約 5X10 / cm )、數據4 2 (注入劑篁C )及數據4 3 (注入劑量J)) 在離子注入時的注入劑量間具有B々C < D之關係。 由圖4可理解的疋’在數據41注入劑量較小之評價美 板上’其表面電位分布整體產生電位梯度,光阻劑膜3上 之表面電位與矽氧化膜2上之表面電位幾乎連續,而未產 生大差異。在此條件下,在光阻劑膜3之表層部上,並未 發生太多交聯反應,為表層部(改蹩層12)之電阻幾乎未 96144710 23 200839918 減少的狀態。此時,可將光阻劑膜3及矽氧化膜2視為電 谷為'之電容絕緣膜。 存在有光阻劑膜3之區域(以下稱為光阻劑膜區域)之 膜厚,較露出矽氧化膜2之區域(以下稱為矽氧化膜區域) 為厚。因此,光阻劑膜區域中每單位面積的靜電容量較小 於矽氧化膜區域中每單位面積的靜電容量。所以若累積電 荷里在兩區域為同等時,光阻劑膜區域的電位應該較高。 眷然而,實際於離子注入中,由矽氧化膜2所放出之負型2 次電子受光阻劑膜3上之正電荷吸引靠近,而作用於降低 表面電位之方向,使電位保持平衡。因此,可認為光阻劑 膜區域之表面電位,產生幾乎同等於矽氧化膜區域之表面 電位的狀態。另外,如圖7所示,由光阻劑膜3之開口起 距離有某程度之距離的光阻劑膜3上,其表面電位較高於 矽氧化膜區域之表面電位。 士又,如由圖4之數據42所可理解般,當注入劑量增加 ⑩時,矽氧化膜2上之表面電位及光阻劑膜3上之表面電位 ^升。此時,光阻劑膜區域之表面電位的上升量,大於矽 氧化膜區域之表面電位的上升量。此外,當注入劑量增加 0寸(數據43),光阻劑膜區域上之表面電位進一步上升, 而矽氧化膜區域之表面電位下降。 如上所述,光阻劑膜3之改質層12,藉由所打入之注 入離子6而使光阻劑膜3中所含之氧脫離,所殘留之碳彼 此產生交聯反應,而開始帶有導電性。此變化僅於光卩H 膜3之表層部發生,而其下之光阻劑膜3的塊狀部則維^ 96144710 24 200839918 因此,在光阻劑膜區域中,帶有導電性之改 電荷9。因離子注人而使改質層12之臈 二、匕進展,當導電性增加時,如圖5所示,可推定此類 电何9通過改質層12之侧壁部,而開始流入矽氧化臈2 ^ °因此’圖4所示數據42及數據43之電位分布,可扨 為其意是光阻劑膜區域之電荷9流人石夕氧化膜2之狀離: 另-方面’石夕氧化膜區域中位在到達臨限電位 I圖4中為約15〇v)後下隆。资甘 ㈣下&九其原因’可認為时氧化 、之表面電位而於石夕氧化膜2令產生大電位梯度,電荷 9之-部份經由石夕氧化膜2而流向發基板i之方向,故* :9無,至一定量以上。又,由於光阻劑膜3上之$ 仃9持、’只机向矽氧化膜區域,可藉從矽氧化膜2中所漏出 2荷量與從光阻劑膜3所流入之電荷量的大小關係,而 ’、疋矽氧化膜2上之表面電位。因此,如圖4之數據仏 石,據43所示’可認為在到達臨限電位之注人劑量時, 氧匕膜2上之表面電位成為最大,注入劑量更增加時, 發生表面電位減少之現象。 圖4中’以黑色三角形所示數據44,表示以與由 白色二角形所示數據41相同之注入劑量B ,而缩小電子 束(離子私值或劑量速率小,以⑽丫)之離子注入條件的 表面電位分布。進而,目4中以黑色球狀表示之數據45, 、^1表示以與數據44相同之電子束(B⑸M),而以注入劑量 車乂數據44小之注入劑量A的離子注入條件之表面電位分 96144710 25 200839918 如由數據41與數據44所能理解般,電子束小者,整體 性表面電位大,又,矽氧化膜區域之電位高於光阻劑膜區 域。究其原因,可認為於電子束小(BeamY)之情形下,離 子與路出在石夕基板周邊之壓盤(piaten)或搬送系統等相 衝犬之際所放出之2次電子之供應量,較電子束大 時為少。亦即,光阻劑膜3上之電荷難以因2次電子而中 和,故表面電位整體上升。又,如由數據44與數據铛所 能理解般,即便在電子束小之情形下,當注入劑量減少, 則表面電位亦整體變小。 又,該注入劑量如上所說明,雖呈現光阻劑膜3之表層 部(改質層12)的電阻幾乎未減低之狀態,但矽氧化膜^ 域附近從光阻劑臈區域朝向矽氧化膜區域仍產生有些^ ,荷9的流入。此時,其結果,就小電子束(數據⑷^ 吕,由光阻劑膜區域流入至矽氧化膜區域之電荷量,相對 ,於在大電子束(數據41)之下由光阻劑膜區域流入至矽 氧化膜區域之電荷量。因此’在小電子束之情形下(數據 44) 目較於光阻劑膜區域上,矽氧化膜區域上之表面 位較高。 整體觀察,上結果可知,在劑量速率(電子束)為一定條 件之下,Ik著注入劑量增加,無論於矽氧化膜2 劑膜3上,1表面雷你比u^ 尤阻 ,、表面電位皆上升。又,於注入劑量為一定体 之下,隨著劑量速率(電子束)增加,表面電位之上升巷 度變小。 方面圖8係表示以不同離子注入條件進行離子注 96144710 26 200839918
入之評價基板’其魏化膜2上之表面電位相對於阻劑開 ,率之依存性的圖。於圖8中,橫軸對應於阻劑開口率, 縱軸則對應於表面電位。此處以於光阻劑膜3上設置有工 们開口。1$ 4之评價基板,測量其表面電位。另外,形成在 評價,板上之矽氧化膜2的膜厚約為4〇〇_。又,阻劑開 :率定義為:以矽基板丨之表面積除以光阻劑膜3之開口 部4之面積的值。亦即,阻劑開口率1〇〇%意味在石夕基板^ 上沒有光阻劑膜3之狀態。 在圖8中,點線所示數據61、虛線所示數據及實線 所不數據63’表示以相同注入能量(3〇keV)以砷離子qs+) 知加離子注人時之表面電位。又,各數據6卜Μ及⑽之 注入劑量,依序為 4xl〇1Vcm\ 2xl0iVcm2、lxl〇13/cm2。 又’以一點鏈線所示之數據64係以注入能量55keV、注 =劑量2.1X10W而以神離子(As+)進行離子注入時之 表面電位。此外’二點鏈線所示之數據65係以注 =、注人劑而以磷離子(p+)進行離子注入 日守之表面電位。 由圖8(a)所可理解般,表面電位因注入離子之種類不 :而=異。又’表面電位隨著注人劑量的增加而增加。此 大的:面:位隨阻劑開…譲開始減少,而呈現較 皁為约欢劑開口率、約1〇%以下(光阻劑膜之面積佔有 魏以上)之範圍,特別呈現較大值。因此: 该區域之阻劑開π率測量表面電位,例如,可提高表 位差隨離子注入條件而變化的感度,而能夠輕易評價改質 96144710 27 200839918 層12之改質程度(特別是數據63、64、65)。 表相對於阻劑開口率呈現如圖8所示曲線的理 n::如下所,明。藉由注入離子等帶電能量粒子而 ^丁於貝"12之碳交聯或碳化,電阻會逐漸降低。然而, 目乂於切基板1 ±形成之雜f區 Π絕對値仍高㈣位數左右。因此,流U開二 之電斤何9可涊為是從距離開口部4端部某種程度之一定 距:耗圍之光阻劑膜3上所累積的電荷9。所以若減少開 :4 4之面積’則累積於其上之電荷9的密度會變大目 應於開口部4之面積降低之程度,表面電位亦隨之增加。 另外’在圖8(a)所示注入劑量大之離子注 61、數據⑵下’在阻劑開口率小之範时,於特定之Ξ 率時、,表面電位成為最大。可認為,表面電位成為 敢处之附近為到達上述臨限電位之點。因此可認為,在 阻劑開口率較小於表面電位變為最大之點的範圍中,電荷 9呈現在矽氧化膜2中朝向矽基板1流動之狀態。 圖8(b)係圖8(a)的點狀線所包圍之部分66的放大圖。 如圖8(b)所示,注人劑量偏小之數據63,因為所累積之 電荷小,且先阻劑膜3尚未大幅改質,所以於阻劑開口率 為5%以下之範圍,表面電位隨阻劑開口率之減少而呈現 單純增加之依存性。相對於此,注入劑量偏大之數據61、 62在到達臨限電位後’隨阻劑開口率之減少而成為表面 私位減少之範圍。又,相較於數據62,注入劑量偏大之 數據61在較大阻劑開口率時才到達臨限電位。亦即,即 96144710 28 200839918 便在相同阻劑開口率之下’注入劑量偏小之數據63,其 電=9沒有在矽氧化膜2中流動之狀態,數據61、62之 電荷9則在矽氧化膜2中流動。此與藉圖4所說明,電荷 9在評價基板上所呈現之行為機制並不矛盾。 (藉由表面電位測量之評價方法1 ) 知用以上圖4、圖8所說明部份可知,藉由計算測量 光D膜等树脂膜之表面電位與⑪氧化膜等絕緣膜之表 面電位的差異,可評價肇因於樹脂膜及絕緣膜上所生之帶 電的見象又’藉由計异測量樹脂膜之表面電位與絕緣膜 之表面電位的差異,則可評價對樹脂膜照射帶電能量粒子 所造成之表層部的改質程度。 圖/係表不在形成有構成材料不同之樹脂膜的評價基 仃離^主人後之表面電位測量結果之圖。如圖9所 ’評價基板於矽基板1上具有由膜厚彻⑽之矽 =化=與膜厚約i㈣之各種光阻劑膜3層合而成之構 V、、、對1基板之整面,將磷離子(p+)以注入能量 e 劑量6xl()12/cm2之條件進行離子注人。 圖9中以菱形所示數攄 的W用化學…阳二知用在較薄膜厚下使用 #阳~瞄。 劑(以下稱為KrF用薄膜阻劑)作為 先阻劑膜3。又,圖9中 較厚膜严中角之數據72則採用在 車又厚料下使料KrF用化 在
用厚膜阻南丨、於达r 土降片】、从下%為KrF 同且劑臈3。另外,KrF用厚膜阻劑由不 所示之數據=/]之材f所構成。此外,圖9中以星形 <用1射線光微影用之光阻劑(以下稱為 96144710 29 200839918 i射線用阻劑)作為光阻劑膜3。另外,於圖9中,橫軸對 應於表面電位之測量位置,縱轴則對應於表面電位二又, 橫軸:10至20之範圍為矽氧化膜區域,〇至1〇及肋以 上之範圍為光阻劑膜區域。 由圖9可以理解到:光阻劑膜區域與矽氧化膜區域之表 面電位差’隨阻劑膜種類而異。亦即,依照i射線用阻劑 用薄膜阻劑(數據71)、KrF用厚膜阻劑(數 糠U)之順序’兩區域之電位差變大。 旦從上述阻劑改質過程可輕易推測:相對於相同離子注入 :丨二質们2之改質、高分子之交聯反應程度,依各阻 2枓之财而變大。由該結果可㈣解到:對於帶電粒 :子束之耐照射性,任—KrF用化學增幅型阻劑均小於 1射線用阻劑。其原因在於,相較於i射線用阻劑,KrF ㈣劑更講究圖案之解析度,故對曝光步驟之反應性較 =。此外’以在較厚膜厚下使用為目的之KrF用厚膜阻 1 = ’、在厚膜下亦可形成細微圖案’所以其對曝光步驟 ^反應性進—步較KrF用薄膜阻劑更高。因此,改質層 12之改質程度亦增加。圖9之結果可反應上述說明。θ 二由圖9之數據71及數據73可理解1氧化膜區域 電位與光阻制區域之表面電位的電位差並非必 二疋:;Γ’於定量求取兩區域之表面電位的電位差 、蠢丄差急遽變化的光阻劑膜3與矽氧化膜2之 電位差。此外,如圖9之數據η所示,左右 邊界㈣電位差相異時,以採用電位差較大之值為佳。铁 96144710 30 200839918 而’亦可採用左右邊界部兩者電位差之平均值,或左右邊 界部兩者電位差之總合值,以作為表面電位之電位差。
圖10對於形成有圖9所示i射線用阻劑之評價基板及 形成有KrF用薄膜阻劑之評價基板,於離子注入且去除光 阻劑膜3後,表示注入劑量相對於微小粒子缺陷數(阻劑 歹欠渣數)之依存性的圖。在圖丨〇中,以菱形及實線所示之 數據81為KrF用薄膜阻劑,以星形及點線所示之數據82 為i射線用阻劑。於此,使用磷離子(p+)作為注入離子。 又,去除光阻劑膜3之條件為,在6(TC下以氨+過氧化氫 (APM : Ammonium hydroxide-hydrogen Peroxide Mixture) 洗==分鐘,並於約140t;下以硫酸+過氧化氫(spM)洗淨 7刀1里。另外,在圖1 〇中,橫軸對應於注入劑量,縱轴 則對應於阻劑殘渣數。 由圖10可知:對於洗淨藥液之阻劑去除性,隨光阻劑 胰*3之種類而有其差異。亦即,相較於i射線用阻劑, 用相阻劑在lxlQiVcm2左右注人劑量之下其阻劑殘潰數 急速增加。於此料算之阻劑殘渣數係起因於隨離子“ :生之改質層12者。圖1()之結果顯示示,相較於i射線 用阻劑,KrF薄膜用阻劑之硬化、改質程度較大。 针對各材料’根據圖9所示數據,利用預先求取 表面電位差與注入劑量之對應關係,及圖1〇所示之 :::阻劑殘渣數之對應關係,而可藉由表面電位差預測 二光阻劑膜之去除性。亦即,於以特定之注人劑特 疋光阻劑臈進行離子注入,利用特定去除方法(在圖ι〇 96144710 31 200839918 中,APM洗淨與SPM洗淨)時,可由表面電位差而預測發 生何種程度之阻劑殘邊。
圖11係對經離子注入之光阻劑膜應用特定去除方法 後,表不其表面電位差與阻劑殘渣數之關係的圖。圖11 中所曰示數據,以沒有超過臨限電位之較低相異注入劑量 i劑量速率相同),採用經注入同種離子之各光阻劑膜而取 :。圖11中以實線所示之數據85,於應用在評價對象之 製造步驟中所使用之標準處理條件(去除條件a)下,為其 表面電位差與阻劑殘渣㈣關係。X,圖11 +以虛線; =之數據86,在變更該標準去除條件之處理溫度和處理 時間等,而應用經強化之處理條件(去除條件b)下,表示 其表面電位差與阻劑殘渣數的關係。另外,圖丨〗中以點 狀線所示之臨限値87係評價對象之製造步驟中所容 粒子數的上限値。 口 ,如圖11所示,隨著表面電位差的增加,阻劑殘渣數亦 籲增大。例如數據85 ’在表面電位差為V1的情形下y 應用標準去除條件而可實現容許上限値以下之阻劑^查 數。然而,在表面電位為V2的情形下,可預測其於應/用 標準去除條件時’便可能發生超過容許上限値之阻劑殘 渣。此時’表面電位差若在對應於與容許數一致之阻劑殘 的以下,即能實現容許上限値以下之阻劑殘涪 Ϊ二ί,於表面電位差為V2時’亦可藉由改採強化阻i ^犯力之去除條件(數據86),而實現容許數内之阻劑 數亦即,藉由測量表面電位差,可判定阻劑殘渣數 96144710 32 200839918 之程度,可選擇使阻劑殘渣數成為上限値以下之最適條 件,且將造成製造中之半導體裝置之損害抑制在最小之條 牛的去除方法。圖11所示之例係劑量較低之區域的阻劑 *殘渣數-表面電位差曲線,但對於中劑量區域、高劑量^ 域亦可做成對應於各劑量區域及阻劑去除條件之阻劑殘 渣數-表面電位差曲線,並據此而可由表面電位差測量姓 ,預測阻劑殘渣數’或可蚊在製造半導體裝置之中^ 容許之阻劑殘渣數範圍内的最佳去除條件。 如此,基於半導體積體電路裝置製造步驟中之阻劑殘渣 數(處理達成度所對應之變動物理量)的容許值範圍,可預 先決定對應於該容許值範圍之基準表面電位差範圍(判定 條件)乂然後,藉由所測量之表面電位差是否在基準表面 電位差範圍内,可評價離子注入劑量或阻劑去除方法、阻 劑去除條件等製程條件的適合與否等。另外,該評價也可 以根據表面電位差與注入劑量之對應關係,及注入劑量盘 #阻劑殘渣數之對應關係,並透過由表面電位差所預測之阻 劑殘渣數是否在容許範圍内而進行。 上述之圖9及圖1G係關於離子注人處理之對應關係, 但亦可對乾式餘刻處理進行同樣之評價。此時,將離子種 類取代為钱刻氣體種類,將注入劑量取代為姓刻之電裝高 周^力絲刻時間即可。另外,作為去除性之指標的物 理里與圖10 -樣,設定為阻劑殘渣數即可。 Μ 士以上所’根據本發明,無需實際去除樹脂膜並計 鼻其殘渣數等,而可藉由求取表面電位差而輕易評價樹脂 96144710 33 200839918 膜改質層之形成。 又,若樣本(評價基板)構成中上述改質層形成之機構相 同’則表面電位差與電阻值相對應,該電阻值表示包含構 成樹脂膜之碳的咼分子構造之碳交聯及碳化程度。又,因 為樹脂膜材料為絕緣體,故碳交聯、碳化程度若為同_ 度,則即便樹脂膜材料不同,亦可認為電阻値為相同程 度。因此,若表面電位差為同程度,則可認為即使樹脂膜 材料相異,表面層之改質程度為相同。所以例如因烘焙條 件等之變動而使光阻劑膜的構成成分變動之情形下,:能 夠藉由評價表面電位,而掌握改質層之改質程度和去除= 理後之阻劑殘渣數。此亦為本發明容易進行樹脂膜評價2 一原因。 、 另外,於3平饧因照射注入離子、蝕刻氣體電漿等帶電能 量粒子而使樹脂膜改質之程度時,以亦可評價帶電能量: 子之照射量大的區域為佳。因此,作為樣本(圖1所示評 價基板等)之基板上所形成之絕緣膜以具有充分膜严,在 到達圖4之臨限電位不會發生漏電,且表面電位沒:減少 為佳。其原因在於如上所述’在絕緣膜中流動之漏電發生 之下’則絕緣膜區域切氧化膜區域)之表面電㈣樹脂膜 區域(光阻劑膜區域)之表面電位的電位差之決定機盥 在絕緣膜上未發生漏電狀態下兩區域之電位差的決定機 制並不相同。 特別在評價離子注人之樹脂膜的情形下,絕緣膜之 必需厚於RPl + 3MPl(Rpl :注人離子之絕緣膜中之射程, 96144710 34 200839918 =射程Rpl之標準偏差)。又,樹脂膜之膜厚也必需 要厚於RP2鑛p2(Rp2 ••注入離子之樹脂膜中之射程, .△: ·射程Rp2之標準偏差)。另外,堆積有絕緣膜及樹 月曰膜之基板,其整體也可為絕緣體。 (籍由表面電位測量之評價方法2 ) 若利用本發明之表面電位測量方法,則除以上所說明對 $樹腊膜之改質層的評價之外,亦可評價對於照射帶電能 里粒子所造成之充電的耐性。此評價對於_ 5中評價基板 之絕緣膜(例如,矽氧化膜)厚度薄至100nm以下之情形等 特別有效。 此時,首先,採用例如磷等離子種類,並以例如 1x10 /cm〜5xl014/cm2範圍内的數種注入劑量,對於形成 有具一定面積之開口部的光阻劑膜之複數評價基板,進行 各自相異的離子注入。然後,測量對應於各注入條件之矽 氧化膜區域的表面電位,以取得表面電位與注入劑量(帶 肇電能量粒子照射量)之對應關係。 如上所述,隨著注入劑量增加,光阻劑膜3之表層部之 改質開始,充電於光阻劑膜區域之電荷9流入至矽氡化膜 區域。其結果如圖4所示,矽氧化膜2上之表面嚐位增加。 此外,當矽氧化膜2上之表面電位大至某種程度,則矽氧 化膜2上之表面電位轉成減少傾向。此類現象,亦即,相 對於注入劑量之變動,矽氧化膜區域之表面電位具有最大 ·(極大)值之對應關係,可於針對上述評價基板之表面電位 測量結果上確認。因此,由石夕氧化膜區域之表面電位與注 96144710 35 200839918 入劑量之對應關係,可以求得在矽氧化膜2上再增加注入 劑量即轉至表面電位減少之傾向前’約略最大表面電位時 之臨限電位與對應於其之注入劑量。 於形成有該矽氧化膜2與光阻劑膜3之情形下,該注入 劑量代表發生漏電於矽氧化膜2中之電流的注入劑量。藉 由此結果,則可以評價:例如在光阻劑膜3之圖案端部之 石夕氧化膜或其下方之矽基板區域,是否於離子注入處理中 鲁有發生絕緣破壞或損傷形成之可能性。 近年來,於生產CCD影像感測器或超細微系統LSI等各 種7G件之中,在離子注入處理或蝕刻處理中使用阻劑開口 率小之光阻劑膜,有增加之傾向。在以阻劑開口率小之光 阻劑。膜作為遮罩之中電流程度(注入劑量為 lxl01D/cm2〜lxlip/cm2程度)的離子注入處理中,改質層12 極淺地形成於光阻劑膜表面時,由於改質層12單位^積 所之電荷量大,故於存在有薄矽氧化膜之區域可能發 φ生電荷9對基板之漏電。因此,由本發明者之研究當中^ 以去道.尤其在開口部中,例如於與L〇c〇s(L〇cal Oxidation 〇f Silic〇n)端幾乎相同位置、矽氧化膜之膜 厚急劇變化之處所,產生許多因流入至基板之電荷集中而 引起靜電破壞等’肇因於帶電能量粒子照射所造成之充電 現象的不良狀況。習知藉由SEM圖像對於樹脂膜所作的評 價,幾乎無法判斷充電現象等對元件特性之影響。 、然而’根據本評價方法,例如在決定好元件構造及離子 注入條件之情形下,對於形成於評價基板上依元件構造而 96144710 36 200839918 =各種阻劑材料,可調查其相料該離子注人條 以限電位。其結果’可輕易選擇能夠防患於 阻劑,以避免隨沐人半_ 士 > + 衣…、之 ^儿 步驟中之充電現象而造成阻劑膜下之 石夕乳化膜等絕緣膜靜電破壞等不良狀況。 嶺下之 評價方法村適祕乾式㈣處理。此時 來當作為帶電能量粒子之照射量。 ㈣科間 (藉由表面電位測量之評價方法3) 上述評價方法1中,採用摊 緣膜之表面電位未到達臨限:的;二之絶緣膜而絕 電能量粒子之昭射而m _貝基板,以評價因帶 8所… 成树脂臈改質的程度。如圖4¾圖 相對於所照射之帶電能量粒子之 = 化,有充分膜厚而沒有到達臨限電位的; 位在到達臨限電位之後轉為減少。在成為如二 ,二可^所說明’難以正確評價表面電位之樹脂膜。 ::稭由阻劑開口率(樹赌膜開口 (離子Μ/ ϋ於欲評價之帶電能量粒子照射條件 、-赵/入仏件或乾式钱刻條件),以樹月旨膜開口率不同之 m基板’測量其露出於開口部之絕緣膜 0所不樹脂膜開口率與絕緣膜上之 表面電位的對應關係。然後, 、上之 脂膜開口率之評價,土該對應關係來決定具有樹 、 到達臨限電位之最小樹脂膜 96144710 37 200839918 開口率。如此,使用經決定之評價基板,評價在該帶電能 量粒子照射條件下阻劑膜的改質之進行程度。亦即,對於 該評價基板,可取得樹脂臈上之表面電位與絕緣膜上之表 面電位的電位差,與在樹脂膜去除處理(例如,spM、 洗淨)中隨該處理的達成度而變動之物理量(樹脂膜殘涪 數等)之間的對應關係(圖9、圖⑻。再依據該對應關係, 決定於半導體積體電路裝置之製造步驟中,對應於所容許 之樹脂膜殘渣數的基準表面電位差範圍。 如上所決定之樹腊膜開口#,在未到達臨限電位之條件 下,成為最小樹脂膜開口率。因此,測量具有該樹脂膜開 口率之評價基板的表面電位,藉由判定其是否在如上說明 所決定之基準表面電位差範圍,而可感度佳且正確地進行 樹脂膜的評價。 另外,以上所說明之表面電位之評價方法卜3中,若苴 目 =於單純在互相不同之樹脂㈣間、㈣材料樹脂膜 形成=件間、離子注入條件間(離子種類、注入能量、注 ί = 、乾式她条件間(#刻氣體種類、 ^目,^4 而相對比較其改質層形成進行程 度’則可僅相互比較表面電位、 差等測量結果而評價之。尤1二 '立’變化、表面電位 ^ ^ ^ 貝之尤其在針對離子注入處理進行評 知之情形,注入劑量以1χ1〇ιν 佳,㈣〜侧〜之範圍更佳训心之祀圍為 (表面電位测量系統) 圖12係本發明之表面電 ’則里系統90的概略構成圖, 96144710 38 200839918 I實施以上所說明之評價方法1-3。該系統之局部包含且 有圖1所不感測部8與引導構件7之表面電位測量^ 具備載置® 1等所示之評價基板的平台92。 °° :表面電位測量系統90如依圖1所說明,感測部8具有 過评價基板之開口部4上方並由評價基板之一端於 至另一端而移動感測部8之機構即可。又, =广走轉平台92,在各角度階段上,使感St ^基板之一端移動至另-端,而可測量表面電位之構 時除單純評價基板在__直徑方向上之表面 布,也可取得評價基板上之表面電位的二維分布。 又,如圖12所示’表面電位測量系統90具備有輪出/ f入裝置93、演算部.數據記憶部95及判定基準;二: =96於此,在輸出/輸入裝4 93上,可直接輸入離子 =入之注入能量或注入劑量等實驗條件數據等,或 电位測量系統9G所能判別之數據形式輸人。X,輸出/ 輸入裝輸出表面電位等測量數據、判定結果等評價 :吉果。演算部94根據表面電位測量數據而進行各種演 异、評價判定,同時亦控制表面電位測量器9卜控制I 種數據之轉送等。演算部94例如可藉由專用之演= 路、或具傷有處理器與_或_等記憶體的硬體及收的 於該把憶體並在處理器上動作之軟體等而實現。 又’數據記憶部95及判定基準記憶部96例如由 HDD (Hard Di sk Dr i ve)箄印橋 # ® 接 0"… ;寺^、衣置所構成。在數據記憶部 95中收納有表面電位測量數據或演算苦⑽之各種演算結 96144710 39 200839918 & = ι另卜在判疋基準記憶部θ β中,收納有··在透過 〆声、异部94 #冑測量結果時所必要之臨限電位、在使用各 $阻^膜之下阻劑殘渣數相對於表面電位差之依存性數 _ +應於谷許殘渣數之基準表面電位差範圍等判定基 、隹2月之表面電位測量器90在實施上述評價方法1時 二4,下所述動作。首先在平台92 1,載置照射過帶電 之:價基板。評價基板例如圖1所示,於發基板 s #八有攸下層開始依序形成有矽氧化膜2等絕緣膜與 /、備具既定開口車夕pg 造。其次,從輸出4之阻劑膜等樹脂膜的構 帶電能量粒二射旦輸W置93輸人相關於該評價基板之 树細膘之膑厚或材質等)的數據。 日士# /輸入褒i 93 ’當接受表面電位測量開始指令 ;;t+電位測量器部91就平台9 2上之評價基板表面, 跨從樹脂膜上露出其開口部之絕緣膜區域:量 2演二^ 電位的電位差。又=之表面電位與絕緣膜上之表面 部%之基準表面電:差异:?=較Γ於判定基準記憶 上述手法針對制!半、凟鼻出之表面電位差,以藉由 $] ^ ' 、衣1驟而判定樹脂膜的合適與否。 佥面果例如顯示在輸出/輸入裝置93所具備之顯干 旦 或經由輸出/輪入裝置93以既定形式之電子數據 96144710 200839918 而輸出。 以上動作以本發明之 評價方法時,則因库各自I:法1為例說明,在實施其他 (半導體裝置之製造方法)要未之動作㈣定系統各部份。 上所說明之絕緣膜評價方法而製造 制、生士 、圖13係表不本發明之半導體裝置之 製造方法一例的步驟刘鉬丁♦菔衣置心 P通道雷日辨 圖。另外,於此藉由製造具備有 F通道電晶體與N通;蓄齋θ 電θθ體之半V體裝置的事例而具體 化本發明。又,在 牡口 u中,右方顯不Ν通道電晶體,左 方*、、'員不P通道電晶體。 圖3(a)所不’ p通道電晶體與N通道電晶體形成在 曰元件刀離絶緣膜51所區分之半導體基板的表面部。p 通道電晶體在N型井層52a上具備有經由間極絕緣膜恤 而形成之閘電極54a。又,N通道電晶體在p型井層⑽ 上具備有經由閘極絕緣膜53b而形成之閘電極54b。 鲁於幵/成有P通道電晶體之延伸(extension)區域的情形 下如圖13(b)所示’在半導體基板1上,透過光微影技 術形成被覆於N通道電晶體之形成區域的阻劑圖案59b。 於該狀態下’ P型雜質離子以lxl〇1()/cm2〜3xl014/cm2程度 之注入劑量進行離子注入,在閘極54a兩侧之半導體基板 表面上’形成有P型延伸區域56a。此時,在阻劑圖案59b 之表面部上形成有改質層。於該步驟中,如圖1所示,石夕 基板1上形成有既定厚度之絕緣膜(矽氧化膜),並於其上 進一步具有開口圖案,在形成有由與阻劑圖案59b相同材 96144710 41 200839918 料所形成之阻劑圖案的表面電位測量用基板(評價基板) 上,亦以同於上述之條件進行離子注入。 八人,藉由上述表面電位測量系統9〇,對於經離子注 入,之表面電位測量用基板測量其表面電位分布,根據所 取得之表面電位分布,計算出表面電位測量用基板上未形 成有阻劑圖案之區域的表面電位與阻劑圖案上之表面 位的差。 •表面電位測量系統9 0之演算部9 4依據預先所取得之表 面電位差與阻劑殘渣數之關係,判定於該半導體裝置之製 k步驟中所採用之去除條件是否可能去除阻劑圖案5牝。 其並無特別限定,該半導體裝置之製造步驟中,採用不使 用氧氣電漿處理而僅以藥液去除阻劑圖案_之去除條 通常採用以6(TC實施APM洗淨5分鐘後,在i4(rCT 實施SPM洗淨7分鐘之標準去除條件。藉此,在p型延伸 區域56a上’可以防止形成使p型延伸區域咖之薄片電 鲁阻增大的石夕氧化膜。又,於N通道電晶體之閉電極训兩 側的半導體基板表面上,於用以形成後續所實施之n型延 伸區域的離子注入中’能夠防止形成妨礙注入離子進入半
導體基板1的石夕氧化膜。 V 於本事例中,演算部94在容許表面電位差之上限值以 下^許範圍内,判定為去除可能,若超過上限值或在容 許耗圍以外’則將該去除條件判定為無法去除。該上限值 或範圍如圖η所示,可由表面電位差與阻劑殘潰樹之對 應關係’並藉由求得半導體裝置之製造步驟中對應於所容 96144710 42 200839918 許之阻劑殘渣數的表面電位差而加以決定。 二=Γ除,時,藉由上述阻劑去除條件而去除 片J圖案59b〇又,倉兔^、、土 τ ϊ7/ν + ,Μ丄 無法去除時,則變更阻劑去除條 •二:::阻劑’使阻劑殘渣數在參照圖η所可理解之所 ::!的表面電位差中’成為可容許之範圍。例…加 们:洗淨、SPM洗淨之藥液溫度、洗淨處理時間令至二 個去除條件而進行去除處理。 當根據判定結果而去除阻劑圖案5 道電晶體之延伸區域。於形成Ν通道:曰二:㈣通 時,在半導體二通道“曰體之延伸區域 你千¥體基板1上’如圖13(c)所示,藉 被?於p通道電晶體之形成區域的阻劑“ 旦悲下’以1Xl〇1〇/Cm2〜3Xl〇H/Cm2程度之注入劑 =質離子之離子注入,於閑極54b兩側之半導 1之表面二’形成"型延仲區域56b。此時,阻劑圖案 、°卩形成有改質層。於該步驟中,亦且有開σ 測量用基板(評價基板)上,亦以同於上述 之知件進行離子注入。 心 測述表面電位測量系、統90,測量表面電位 布,“出表面二電位分布,根據所取得之表面電位分 域的/測量用基板上未形成有阻劑圖案之區 成的表面氧位與阻劑圖案上之表面電位的差 成P通道電晶體之延伸區域時的手法 +導體裝置之製造步驟中所㈣之去除條件是否=去 96144710 43 200839918 除阻劑圖S 59a。判定結果為去除可㈣,藉由上述阻劑 去除條件而去除阻劑圖案59a。又,當為無法去除時,則 .與瓜成P通道電晶體之延伸區域之情形相同地,變更阻劑 去除條件而去除阻劑圖案59a。 、當根據判定結果而去除阻劑圖案59a肖’藉由公知手 法於閘電極54a兩侧上形成侧壁(side waU)55a,同時 亦於閘電極54b兩側上开)成侧壁挪。然後,於半導體基 鲁板1上形成有被覆於付通道電晶體之形成區域的未圖示阻 广圖案*之狀恶下’將p型雜質離子離子注入至半導體基板 上’藉此形成作為P通道電晶體之源極區域或沒極區域 而作用之p型高濃度雜質區域57a。又,於半導體基板丄 =成有被後於p通道電晶體之形成區域的未圖示阻劑 圖案之狀態下,將N型雜質離子離子注入至半導體基板工 藉此形成作為N通道電晶體之源極區域歧極^域而 乍用之N型高濃度雜質區域57b。藉此 •:半導體基…上形成⑽電晶趙…與心:體 如此 很蘇本發明之半導體裝置之製造方法,可輕易且 内:以預先所設定之阻劑去除條件是:可能 丁去除。口此,相較於藉由計算半導體基板上之粒 阻劑殘錄)的手法而檢測出粒子 升製诰塞Ψ I 、衣W步驟,可提 a產出率。又,根據所測量之表面電位差 除條件為最佳條件,使其不發生 二 圖案。 τ』確實去除阻劑 96144710 200839918 、’另外’以上說明應用在形成於同—基板上所形成的以 遏包、曰曰體與N通逼電晶體之延伸區域的離子注入之事 例Μ上之判疋,尤以在注入劑量$ 。心2〜3xl〇14/cm2 程度下進行離子注入之步驟為特佳。因此,圖Η中雖未 圖不,但^可應用在藉由與延伸區域逆導電之型,形成較 井層八有心隹貝浪度之雜質區域(即所謂口袋區幻以覆 蓋延伸區域周遭之狀態下所使用之離子注入步驟,或應用 鲁於導人雜質於通道區域以調整臨限值電壓時在離子注入 步驟中所使用之阻劑圖案的去除。又,也不限於U體, 了以應用在固態攝影裝置等所具備之光二極體表面上,或 是導入雜質離子以減低表面漏電電流之離子注入步驟中 所使用之阻劑圖案的去除。 、如上所說明’根據本發明之樹脂膜之評價方法,可藉由 注入離子等帶電能量粒子而簡便且以相當精確度對光阻 劑專樹脂膜表面上所形成之改質層狀態進行評價,習知技 鲁術則對此疋王束手無策。又,本發明極有益於評價樹脂膜 相對於半導體積體電路裝置之製造步驟的適當性。甚至根 據本發明之半導體裝置之製造方法,可藉由離子注入而輕 易且在紐時間内判定於表面上形成有改質層之阻劑圖案 是否能以預先所設定之阻劑去除條件去除。又,可避免發 生粒子而確實去除阻劑圖案。 、另外,本發明不限定於以上所說明之實施形態,在可達 成本發:月效果之範圍内,可進行各種變化及應用。例如, 方、上述《兒月中’主要針對樹脂膜為光阻劑膜、絕緣膜為石夕 96144710 45 200839918 氧化膜為事例而說明,但是也可應用於任意材料之樹脂膜 或絕緣膜。另外,在上述說明中,對於隨樹脂膜去除處理 之達成度而變動的物理量,以阻劑殘渣數(樹脂膜殘渣數) 為例說明,但該物理量亦可採用殘渣密度(每單位面積之 •樹脂膜殘渣數)。又,其他,於帶電能量粒子照射後所實 施之處理’亦可不是去除樹脂膜,在其他處理之情形下, 亦可將該處理之結果定量化之任意物理量而採用作為該 _物理量。(產業上之可利用性) 根據本發明,可簡單地判斷光阻劑膜等樹脂膜對於製造 V驟疋否適&,作為注入用及钮刻用最佳阻劑之選擇等用 的樹脂膜評估方法皆屬有用。 【圖式簡單說明】 圖1(a)至(d)係表示本發明之一實施形態的從評價基板 之‘ k到測畺表面電位為止之流程剖視圖。 圖2係說明改質層之形成機構之示意圖。 鲁圖3係說明改質層之形成機構之示意圖。 圖4係表示表面電位測量結果之一例的圖。 圖5係經取得圖4所示數據之評價基板的剖視圖。 圖6係表示評價基板之俯視圖。 _圖7係表示沿著圖6所示直線L之表面電位分布一例之 不意圖。 •圖8(a)、(b)係表示阻劑開口率與表面電位之對應關係 的圖。 圖9係表示阻劑種類與表面電位之對應關係的圖。 96144710 46 200839918 圖10係表示注人如曰 入刻夏與阻劑殘渣數之對應 圖11传矣干主z #v^闕係的® 立 ,、/、表面電位差與阻劑殘渣數之野靡 /。 忍圖。 了應闕係之中 面電位挪量系統 實施形態之半導體裝 圖12係表示本發明之_實施形態之表 之概略構造圖。 圖13(a)至(d)係表示本發明之 置之製造過程之步驟剖視圖。 圖14(a)至(e)係表示先前技術之樹脂膜之 步驟剖視圖。 丁⑭方法之 圖15(a)、(b)係表示應用氧氣電漿時所發生之不良情 形之剖視圖。 【主要元件符號說明】 1 矽基板(半導體基板) 2 矽氧化膜(絕緣膜) 3 光阻劑膜(樹脂膜) 4 開口部 6 注入離子(帶電能量粒子) 7 引導構件 8 感測器部 9 電荷 12 改質層 21 紛酸清漆系樹脂 22 感光劑 23 磷離子 96144710, 47 200839918 24 氣體 41 數據 42 數據 ’ 43 數據 * 44 數據 45 數據 50 a P通道電晶體 50b N通道電晶體 • 51 元件分離絕緣膜 52a N型井層 52b P型井層 53a 閘極絕緣膜 53b 閘極絕緣膜 54a 閘電極 54b 閘電極 • 55a 侧壁(side wal 1) 55b 侧壁 56a 延伸(extension)區域(雜質區域) 56b 延伸區域(雜質區域) 57a P型高濃度雜質區域 57b N型高濃度雜質區域 59a 阻劑圖案 ,59b 阻劑圖案 61 數據 96144710 48 200839918 62 數據 63 數據 64 數據 65 數據 66 點狀線包圍之部分 71 數據 72 數據 73 數據 81 數據 82 數據 85 數據 86 數據 87 臨限値 90 表面電位測量系統 91 表面電位測量器 92 平台 93 輸出/輸入裝置 94 演算部 95 數據記憶部 96 判定基準記憶部 101 ^夕基板(半導體基板) 102 期望膜 103 光阻劑膜 104 圖案光罩 96144710 49 200839918 106 離子 111 阻劑殘渣(雷射光) 112 改質層 •151 元件分離絕緣膜 •152a N型壁層 152b P型壁層 153a 閘極絕緣膜 153b 閘極絕緣膜 •154a 閘電極 154b 閘電極 156 a P型延伸區域 159b 阻劑圖案 160a 石夕氧化膜 160 b 矽氧化膜 A 注入劑量 • dl 膜厚 d2 膜厚 L 直線 96144710 50

Claims (1)

  1. 200839918 十、申请專利範圍·· 1二一種樹賴之評價方法,其特徵為包含:針對 .於緣膜上具有露出上述絕緣膜表面 的基板,照射帶電能量粒子之步驟; '之树月曰膜 •測量經照射上述帶電能 之步驟; 里’于後基板表面的表面電位 求取上述樹脂膜之表面電位與於上述開口部露出之 緣膜之表面電位的電位差之步驟;及, 、' 粒電位之電位差’在對已照射上述帶電能量 t 膜丁既定處理時,預測依上述處理之達成产 而變動的物理量之步驟。 違成X 、^如_請專利範圍第1項之樹脂膜之評價方法,其中, —步包含·猎由判定上述所預測之物理量是否在所預先 设疋之容許範圍,或判宏 、无 = 電位差的範圍内,而判定上述樹脂膜 上述帶電能量粒子之照射條件、或上述樹脂膜之 處理條件之可否的步驟。 、 於呈古種^膜之44貝方法,其特徵為包含··針對形成有 且疋膜厚之絕緣勝上具有露出韻絕緣膜表面且 :射旦:面:之開口部之樹脂膜的複數基板’分別以不同 …、、里如射▼電能量粒子之步驟; 絕ΖΓΓΓ電能量粒子後露出於各自上述開口部之 私、、、面电位’以求取上述表面電位與帶電能量粒子 舨射置之對應關係之步驟; 96144710 51 200839918 根據上述對應關係,求取使露出於上述開口部之絕 表面電位成為最大值的臨限電位時所對應旦輪 子照射量之步驟;及, 电此里粒 根據上述臨限電位或對應於上述臨限電位之帶電妒旦 粒子照射量’以特定帶電能量粒子之照射量,判定起= 上述▼電忐篁粒子而累積在上述絕緣膜的電荷是否於 述絕緣膜中流動之步驟。
    4· 一種樹脂膜之評價方法,其特徵為包含··針對於絕緣 膜上具有露出上述絕緣膜表面之開口部,且分別形成有相 互間構成成分不同之複數樹脂膜的複數基板,依一定條件 照射帶電能量粒子之步驟; 測量經照射上述帶電能量粒子後上述複數基板表面的 表面電位之步驟; 分別求取上述複數基板上之上述樹脂膜之表面電位與 於上述開口部露出之絕緣膜之表面電位的電位差之步 _驟;及, 透過比較上述各自表面電位之電位差,對於因上述帶電 能量粒子之照射而產生於上述各自樹脂膜之改質層,比較 其改質進行度之步驟。 5·如申請專利範圍第1項之樹脂膜之評價方法,其中, 上述表面電位之電位差係上述樹脂膜中包含開口部端區 域之上述樹脂膜之表面電位與上述絕緣膜之表面電位的 電位差。 6·如申請專利範圍第2項之樹脂膜之評價方法,其中, 96144710 52 200839918 上述表面電位之電位差係上述樹脂膜中包含開口部端區 域之上述樹脂膜之表面電位與上述絕緣膜之表面電位的 電位差。 ?·如申請專利範圍第4項之樹脂膜之評價方法,其中, 上述表面電位之電位差係上述樹脂膜中包含開口部端區 域之上述樹脂膜之表面電位與上述絕緣膜之表面電位的 電位差。 馨 8·如申請專利範圍第1項之樹脂膜之評價方法,其中, 上述既定處理為上述樹脂膜之去除處理,上述物理量為上 述樹脂膜去除後之樹脂膜殘渣數或殘渣密度。 9·如申請專利範圍第2項之樹脂膜之評價方法,其中, 上述既定處理為上述樹脂膜之去除處理,上述物理量為上 述樹脂膜去除後之樹脂膜殘渣數或殘渣密度。 10 ·如申凊專利範圍第8項之樹脂膜之評價方法,其 中’上述樹脂膜之去除處理係藉由藥液之去除處理。 • U·如申請專利範圍第9項之樹脂膜之評價方法,其 中’上述樹脂膜之去除處理係藉由藥液之去除處理。 12·如申請專利範圍第1至11項中任一項之樹脂膜之評 價方法’其中,上述帶電能量粒子為注入離子,上述樹脂 膜為光阻劑。 &13.如申凊專利範圍第1至η項中任一項之樹脂膜之評 價方法’其中’上述帶電能量粒子為電漿粒子,上述樹脂 膜為光阻劑。 14·如申請專利範圍第12項之樹脂膜之評價方法,其 96144710 53 200839918 中,上述絕緣膜為矽氧化膜。 15·如中請專利範圍第13項之樹脂膜之評價方法,1 中,上述絕緣膜為矽氧化膜。 八 16. 如申請專利範圍帛12項之樹脂膜之評價方法,其 中,在將上述注入離子對上述絕緣膜之射程〇設為 ⑽,將上述射程之標準偏差設為Μρ1之下,上 至少具有Rpl侧心上之膜厚。 江、、巴、緣膜 17. 如申請專利範圍第12項之樹脂膜之評價方法,其 中,在將上述注入離子對上述光阻劑之射程設為,將 上述射私之;^準偏差設為么办2之下,上述光阻劑至少具 有Rp2 + 3ARp2、以上之膜厚。 18·如申請專利範圍第丨項之樹脂膜之評價方法,其 中,上述樹脂膜之面積相對於上述基板之面積的比為⑽% 以上 19·如申請專利範圍第2項之樹脂膜之評價方法,其 中上述樹月曰膜之面積相對於上述基板之面積的比為90% 以上 2 0 ·如申請專利範圍第4項之樹脂膜之評價方法,其 中,-上述樹脂膜之面積相對於上述基板之'面積的比為9〇% 以上。 21·如申請專利範圍第4項之樹脂膜之評價方法,其 中’上述帶電能量粒子為注入離子,上述樹脂膜為光阻 劑,注入離子之注入劑量(dose)為Ixlf^Vcm2〜lxl〇14/cm2。 22· —種半導體裝置之製造方法,係具有藉由離子注入 96144710 54 200839918 所形成之雜質區域者,苴胪 m心 其寸徵為包含:在半導體基板上形 成弟1阻劑圖案之步驟; .體述第1阻劑圖案作為遮罩之離子注人,於半導 體基板形成雜質區域之步驟; ,形成於基板之絕緣膜上,形成評價 材料…乂 由與上述第"且劑圖案相同之 述離子2阻劑圖案’在該評價基板上,進行與上 述離子庄人相同條件之離子注人之步驟; 測價基板上之上述第2阻劑圖案及上述絕緣膜 劂里表面電位之步驟; 根,上述所測量的第2阻劑圖案上之表面電位及上述 所測1的絕緣膜上之表面電位 阻劑去除條件是否可去〜…j疋依據預先設定之 ^ L 疋古了去除上述弟1阻劑圖案之步驟;及, 2阻土南j 結矣果為不能去除之情形’將上述所測量的第 2阻_上之表面電位及上述所測量的絕緣臈 電位的差,#爭或W rr/v 欠更為了去除之阻劑去除條件,並 阻劑去除條件去除上述第^阻劑圖案之步驟。後 法,二申:專利耗圍第22項之半導體裝置之製造方 4 ,、,疋否可去除上述第2阻劑圖案 阻劑圖案去除後阻 〗疋係透過 半導姊狀罢^ 劑殘渔密度是否在上述 、、杳數= 造步驟之容許範圍内而進行,上述阻劑殘 == 殘渣密度對應於上述所測量的第”且劑圖案 24 Λ 上述所測量的絕緣膜上之表面電位的差。 24.如申請專利範圍第22項之半導體裝置之製造方 96144710 55 200839918 法,其中,在上述離子注入中注入離子的劑量為 Ixl010/cm2-3xl014/cm2 ° 25. 如申請專利範圍第23項之半導體裝置之製造方 法,其中,在上述經離子注入中注入離子的劑量為 lxl010/cm2〜3xl014/cm2 〇 26. 如申請專利範圍第22至25項中任一項之半導體裝 置之製造方法,其中,上述阻劑圖案僅藉由藥液去除。
    96144710 56
TW096144710A 2006-12-01 2007-11-26 Resin film evaluation method and method for manufacturing a semiconductor device TW200839918A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006325351 2006-12-01

Publications (1)

Publication Number Publication Date
TW200839918A true TW200839918A (en) 2008-10-01

Family

ID=39474628

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096144710A TW200839918A (en) 2006-12-01 2007-11-26 Resin film evaluation method and method for manufacturing a semiconductor device

Country Status (5)

Country Link
US (1) US7880141B2 (zh)
JP (1) JP2008160078A (zh)
KR (1) KR20080050315A (zh)
CN (1) CN101192555A (zh)
TW (1) TW200839918A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10204909B2 (en) * 2015-12-22 2019-02-12 Varian Semiconductor Equipment Associates, Inc. Non-uniform gate oxide thickness for DRAM device
JP6852566B2 (ja) * 2017-05-26 2021-03-31 大日本印刷株式会社 パターン形成方法、凹凸構造体の製造方法、レプリカモールドの製造方法、レジストパターン改質装置及びパターン形成システム
KR20230122175A (ko) * 2021-06-18 2023-08-22 가부시키가이샤 에바라 세이사꾸쇼 도금 장치 및 도금 방법
CN115663021A (zh) * 2022-10-28 2023-01-31 华虹半导体(无锡)有限公司 锗硅异质结双极晶体管结构及其形成方法、晶体生长方法
CN117650043B (zh) * 2023-12-07 2024-10-22 芯联越州集成电路制造(绍兴)有限公司 半导体器件的制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4601095A (en) * 1981-10-27 1986-07-22 Sumitomo Electric Industries, Ltd. Process for fabricating a Schottky-barrier gate field effect transistor
US5179034A (en) * 1987-08-24 1993-01-12 Hitachi, Ltd. Method for fabricating insulated gate semiconductor device
US5285094A (en) * 1987-08-24 1994-02-08 Hitachi, Ltd. Vertical insulated gate semiconductor device with less influence from the parasitic bipolar effect
US5262661A (en) * 1990-06-25 1993-11-16 Matsushita Electric Industrial Co., Ltd. Solid-state image pickup device, having increased charge storage and improved electronic shutter operation
US5469015A (en) * 1990-11-28 1995-11-21 Matsushita Electric Industrial Co., Ltd. Functional vacuum microelectronic field-emission device
US5233459A (en) * 1991-03-06 1993-08-03 Massachusetts Institute Of Technology Electric display device
JP2965783B2 (ja) * 1991-07-17 1999-10-18 三菱電機株式会社 半導体装置およびその製造方法
US5286987A (en) * 1991-11-26 1994-02-15 Sharp Kabushiki Kaisha Charge transfer device
US5275695A (en) * 1992-12-18 1994-01-04 International Business Machines Corporation Process for generating beveled edges
JP2823768B2 (ja) 1993-02-22 1998-11-11 松下電器産業株式会社 半導体装置の製造方法
JP3236225B2 (ja) * 1996-03-06 2001-12-10 松下電器産業株式会社 半導体装置及びその製造方法
JP2004191833A (ja) 2002-12-13 2004-07-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2008160078A (ja) 2008-07-10
KR20080050315A (ko) 2008-06-05
US7880141B2 (en) 2011-02-01
CN101192555A (zh) 2008-06-04
US20080128616A1 (en) 2008-06-05

Similar Documents

Publication Publication Date Title
JP7219278B2 (ja) 極紫外線(euv)リソグラフィにおいて感度を向上させるための金属含有トップ・コートを用いるパターニング材料積層膜
TWI303448B (en) Method for foring a finely patterned resist
TWI220266B (en) Semiconductor device and method for forming transistors having a reduced pitch
TW200839918A (en) Resin film evaluation method and method for manufacturing a semiconductor device
TW200913009A (en) Resist removing method, semiconductor manufacturing method, and resist removing apparatus
CN1449510A (zh) 纳米电子电路的制造
CN106154767A (zh) 使用收缩和生长来减小极紫外敏感度的方法
TWI246728B (en) Method for patterning ceramic layers
Abd Rahman et al. Design and fabrication of silicon nanowire based sensor
TW200924049A (en) Manufacturing method of semiconductor device
Aitken 1/spl mu/m MOSFET VLSI technology. VIII. Radiation effects
TWI278922B (en) Method and system for etching a film stack
TW200845119A (en) Trench structure and method for co-alignment of mixed optical and electron beam lithographic fabrication levels
TW201620006A (zh) 半導體裝置之製造方法
WO2019097444A1 (en) Patterning directly on an amorphous silicon hardmask
JP4686393B2 (ja) レジスト組成物、レジストパターンの形成方法、半導体装置及びその製造方法
TW201009903A (en) Method for determining the performance of implanting apparatus
TWI314586B (en) A method for forming a mask pattern for ion-implantation
US6677766B2 (en) Shallow trench isolation step height detection method
TWI727049B (zh) 半導體裝置的形成方法
US20100009510A1 (en) Method of manufacturing semiconductor device
US6946305B2 (en) Apparatus for evaluating amount of charge, method for fabricating the same, and method for evaluating amount of charge
JP4997413B2 (ja) 半導体素子の製造方法
JP4566861B2 (ja) レジスト組成物、レジストパターンの形成方法、半導体装置及びその製造方法
Bhattacharya et al. A study of electron damage effects during low voltage SEM metrology