[go: up one dir, main page]

TW200835008A - Phase change memory device and method of forming the same - Google Patents

Phase change memory device and method of forming the same Download PDF

Info

Publication number
TW200835008A
TW200835008A TW096142723A TW96142723A TW200835008A TW 200835008 A TW200835008 A TW 200835008A TW 096142723 A TW096142723 A TW 096142723A TW 96142723 A TW96142723 A TW 96142723A TW 200835008 A TW200835008 A TW 200835008A
Authority
TW
Taiwan
Prior art keywords
phase change
layer
lower electrode
film patterns
spacer
Prior art date
Application number
TW096142723A
Other languages
English (en)
Other versions
TWI446605B (zh
Inventor
Gyu-Hwan Oh
In-Sun Park
Hyun-Seok Lim
Ki-Jong Lee
Nak-Hyun Lim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200835008A publication Critical patent/TW200835008A/zh
Application granted granted Critical
Publication of TWI446605B publication Critical patent/TWI446605B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Description

200835008 九、發明說明： 【發明所屬之技術領域】 本揭示案係關於一種記憶體萝 關於 版凌置，且更特定言之係 種相變化記憶體裝置及形成該裝置之方法。 【先前技術】
:變化記憶體裝置為一類型之非揮發性電腦記憶體，其 中藉由在非晶狀態與結晶狀態之間改變硫屬化物材料而儲 存資料。諸如PRAM(相變化隨機存取記憶體）之相變化吃 憶體裝置具有與普遍存在之快閃記憶體形成競爭的實證頻 著潛能。 ^ PRAM裝置包括一記憶體單元陣列。每一單元包括一硫 屬化物相變化材料層，該硫屬化物層上具有一頂部電極， 且該硫屬化物層下方具有一電阻加熱器元件。 圖1為PRAM單元結構之示意圖。pRAM單元1〇〇〇包括一 由頂部電極1200覆蓋之硫屬化物層n〇〇。硫屬化物層u⑽ 可包括諸如碲（Te)、砸（Se)或銻（Sb)之第V族或第VI族元素 的合金。合適硫屬化物之一實例包括。電阻加熱 元件1300在硫屬化物層ι100下方。程式化電流可由位元線 1400施加至頂部電極12〇〇。單一位元绛moo可連接單元矩 陣内之一整行PRAM單元1000。電阻加熱元件（加熱 器）1300在硫屬化物層11〇〇下方。加熱器13〇〇連接至電晶 體1500，電晶體1500又連接至接地1700。電晶體1500視自 字線1600接收到之信號而控制通過pram單元1〇〇〇的電 流。單一字線可連接整列PRAM單元。 126325.doc 200835008 為了程式化單元，經由電阻加熱器自頂部電極傳遞電 流。藉由改變電流位準’可在非晶狀態與結晶狀態之間改 變硫屬化物層的熱。如本文中所使用，結晶狀態可指代在 同一硫屬化物層内形成多個晶體之多晶狀態。 在非晶狀態中’硫屬化物具有相對較高的電阻率。在結 晶狀態中，硫屬化物具有相對較低的電阻率。非晶狀態與 結晶狀態之間的電阻率差可改變兩個或兩個以上的數量 級。電阻率之此明顯差有助於藉由施加讀取電壓Vr並量測 所得電流而讀取PRAM單元。低所得電流指示對應於非晶 狀恶之咼電阻率，而高所得電流指示對應於結晶狀態之低 電阻率。可向每一狀態指派一特定邏輯值。舉例而言，結 曰曰狀態可對應於邏輯"〇 而非晶狀態可對應於邏輯"1，，。 如上所論述，可藉由改變通過電阻加熱器之電流位準且 因此改變硫屬化物之溫度而控制相變化。圖2展示用於引 出給定硫屬化物之非晶狀態與結晶狀態的溫度曲線。藉由 加熱硫屬化物至所使用特定硫屬化物之熔融溫度Tm以上的 溫度且接著允許硫屬化物在時間T1快速冷卻至結晶溫度 以下而達成非晶狀態。此溫度曲線展示為21⑼。因為硫屬 化物之溫度快速冷卻至所使用特定硫屬化物之結晶溫度凡 以下’所以並未向硫屬化物提供結晶機會且因此保持於非 晶狀態。藉由加熱硫屬化物至結晶溫度凡以上但在炼融溫 度Tm以下之溫度而引出結晶狀態。溫度在慢冷卻時間丁二保 持於結晶溫度Te以上。此溫度曲線展示為22〇〇。因為硫屬 化物之狐度保持於結晶溫度以上但溶融溫度以下歷時持續 126325.doc 200835008 時間週期’所以允許硫屬化物結晶。 單一加熱器元件可用以產生所要溫度曲線中的每一者。 加熱器元件藉由抵抗電流且將電能轉換為熱而產生所要 熱。因此’較高溫度可藉由經增加之電流而達成。類似 • 地’藉由使用短脈衝來達成短時間τι，而藉由使用長脈衝 來達成慢冷卻時間。 ’ 圖3至圖6展示用於製造習知PRAM裝置之製造過程。如 圖3中可見，隔離層$使用隔離過程而形成於半導體基板1 ® 上。隔離層5包括一在摻雜過程期間充當遮罩之氧化物。 摻雜過程界定基板丨内的一未由隔離層5覆蓋之活性區域。 閘結構25形成於基板！之活性區域上。每一閘結構乃包括 一閘氧化物層圖案1 〇、一閘電極！ 5及一閘間隔物2〇。閘電 極1 5使用經摻雜多晶石夕或金屬而形成。閘間隔物使用亞 硝酸矽而形成。源極區域3〇及汲極區域35藉由離子植入過 程形成於活性區域的與閘結構25相鄰之部分處。第一絕緣 φ 中間層40形成於具有源極區域30及汲極區域35之基板1上 以覆蓋閘結構25。第一絕緣中間層4〇大體使用氧化矽來形 成。 ， 如圖4中可見，藉由部分蝕刻第一絕緣中間層40而形成 • 通過第一絕緣中間層4〇之接觸孔（未圖示）。接觸孔分別暴 路源極£域3 0及沒極區域3 5。接觸孔中之每-者里有一上 部及一下部，其中上部寬於下部。 導電層（未圖示）形成於源極區域3 〇、汲極區域3 5及絕緣 中間層40上。導電層填充接觸孔。導電層包括經摻雜多晶 126325.doc 200835008 石夕或金屬。接著移除導電層從而暴露第一絕緣中間層4〇。 第一接觸件45及第二接觸件5〇可接著形成於接觸孔中。第 一接觸件45形成於源極區域3〇上且第二接觸件“形成於汲 極區域35上。第二絕緣中間層55形成於第一絕緣中間層4〇 上且覆蓋第-接觸件45及第二接觸件5〇。帛二絕緣中間層 55經部分蝕刻且形成一暴露第一接觸件45之開口 6〇。第二 絕緣中間層55大體使用氧化矽來形成。
如圖5中可見，絕緣層（未圖示）形成於開口 (圖句之底 部、開之側壁處及第二絕緣中間層55上。絕緣層㈣ U 1間_70形成於開口6()之側壁上。間隔物⑽使用氮 化石夕形成。下部電極層形成於經暴露之第—接觸件Μ及第 緣中間層55上。接著藉由化學機械平坦化（cMp)過程 來移除下部電極層，直至第：絕緣巾間㈣被暴露為止。 下4電極65精此形成於開口 6〇中。下部電極65係使用金屬 或金屬氮化物而形成。相變化材料層75及上部電極層8〇接 連形成於下部電極6 SM k i 及弟---巴緣中間層5 5上。相變化材料 層75係使用硫屬化舲 L _ 物形成。上部電極層8〇係使用金屬或金 屬氮化物形成。 如圖6中可g ， 上邛電極層80及相變化材料層75經圖案 化且相變化材料層 ’、 卜 9圖案85及上部電極90形成於下部電極以 及弟二絕緣中間声 十一 曰上。弟二絕緣中間層95形成於第二喵 緣中間層5 5上以考f 、、色 覆風上部電極90。第三絕緣中間層95係使 用氧化矽而形成。 、使 由於P R A M震置必須具有商業上可行之高密度記憶體單 126325.doc 200835008 凡，所以由電阻加熱器元件之集合耗散之總能量可為實質 的。除相對較高的功率消耗外，所產生之實質位準之熱對 於PRAM裝置及其周圍組件可能為有害的。此外，相對較 同的功率消耗及實質位準之所產生熱可對pRAM裝置強加 限制設計約束。 【發明内容】
種相變化記憶體裝置包括一插入於導電元件與相變化 材料之間的電流限制元件。m制元件包括4复數個薄膜 圖案。該複數個薄膜圖案中之每一者具有一接近導電元件 之各別第一部分及一接近相變化材料的第二部分。該複數 個薄膜圖案彼此重疊。因此，存在多個薄膜圖案，該等多 個薄膜圖案彼此重疊，且重疊之薄膜圖案中的每一者具有 :第-部分及一第二部分。第二部分中之每一者經組態並 疋尺寸以具有高於第一部分之電阻。 第一部分可位於一與導電元件共面且與第二部分正交之 平面中。第二部分之末端可與相變化材料接觸。第一部分 之面積可大於與相變化材料接觸之第二部分之末端的面 積。每一薄膜圖案之第一部分之面積可為與相變化材料接 觸之每一薄膜圖案的第二部分之面積的大約兩倍至大約二 十l °亥複數個薄膜圖案可包括兩個至十個薄膜圖案。該 複數個薄膜圖案可包括具有不同電阻率之至少兩個薄膜圖 案。不同電阻率可來源於薄膜圖案中之不同金屬含量。薄 膜圖案可包括 WNx、AINx、TiNx、TaNx、Μ〇Νχ、
NbNx、TiSiNx、TiA1Nx、ΉΒΝχ、加此、輕版、 126325.doc • 10 - 200835008 WBNx、ZrAINx、MoSiNx、MoAINx、TaSiNx 或 TaAlNx 中 之一者，且金屬量可經改變以改變電阻率。在自經重疊之 薄膜圖案朝向重疊之薄膜圖案的方向上在每一薄膜圖案中 可逐漸增加金屬量。在自經重疊之薄膜圖案朝向重疊之薄 膜圖案的方向上在每一薄膜圖案中可逐漸減小金屬量。在 自經重疊之薄膜圖案朝向重疊之薄膜圖案的方向上在每一 • 薄膜圖案中可改變金屬量。電流限制元件可以間隔物為界 且間隔物内之空間被複數個薄膜圖案填充。電流限制元件 ® 可以間隔物為界且間隔物内之空間被複數個薄膜圖案及圍 繞空間之中間部分安置的填充部件填充。填充部件可包括 USG、SOG、FOX、BPSG、PSG、TEOS、PE-TEOS 及 HDP-CVD氧化物或氮化物中的一者。 一種相變化記憶體裝置包括一插入於導電元件與相變化 材料之間的電流限制元件。電流限制元件包括複數個薄膜 圖案。薄膜圖案中之每一者自導電元件延伸至相變化材 料。薄膜圖案中之至少兩者由不同材料製成。 該複數個薄膜圖案可包括WNx、AINx、TiNx、TaNx、 MoNx、NbNx、TiSiNx、TiAINx、TiBNx、ZrSiNx、 ’ WSiNx、WBNx、ZrAINx、MoSiNx、MoAINx、TaSiNx及 . TaAINx中之一者。另一薄膜圖案可包括多晶矽或氮化鎢。 薄膜圖案之電阻率可藉由改變金屬含量而被改變。 一種相變化記憶體裝置包括一插入於導電元件與相變化 材料之間的電流限制元件。電流限制元件包括同心殼層， 該等同心殼層包括一具有一第一佔據面積之最内層及一具 126325.doc -11 - 200835008 弟一佔據面積大於該第一 有一第二佔據面積的最外層。該 佔據面積。 之末端處可窄 ，最内層可具 同心殼層中之一或多者在接近相變化材料 於在接近導電材料之末端處。與最外層相比 有較高電阻及/或電阻率。 【實施方式】 : <例不性實施例提供具有高密度記憶體單元同時
7、士所耗散熱及所消耗能量之總位準的相變化記憶體裳 献艮據某些例示性實施例’可藉由以朝向相變化材料聚 部電極形式使用電阻加熱器元件同時最小化熱耗 月&里消耗的總體位準而最小化所耗散熱及所消耗能量 的總位準。經聚焦之電阻元件能夠將足夠熱導向至相變化 材料以影響所要相變化同時最小化在除朝向相變化材料之 方向之外的方向上耗散之熱量。 户根據本發明之例示性實施例之電阻加熱元件可能能夠以 多種方式朝向相變化材料聚焦所耗散的熱。舉例而言，電 j…、元件可包含形成一組同心殼層之複數個層，該組同 ^又層包括一具有最小佔據面積之最内層及一具有最大佔 據面積的最外層。 圖7為根據本發明之一例示性實施例之電阻加熱元件的 透視剖視圖。如在圖7中可見，電阻加熱元件7〇〇〇可包含 形成一組同心殼層之複數個層7100至7400，該組同心殼層 包括一具有最小佔據面積之最内層74〇〇及一具有最大佔據 面積的最外層7100。可存在任何數目之中間層，然而在圖 126325.doc •12- 200835008 7中’為了說明之目的僅展示兩個此等層72⑻及测。所 使用之層之總數可視所使用之相變化材料的所要電特性而 定。雖然圖7之同心殼層7⑽至7彻各自具有矩形佔據面 積’，佔據面積可具有任何幾何形狀，諸如，圓形或多邊 形。每一層可具有類似厚度。 圖8為根據本發明之—例示性實施例之電阻加熱元件的 透視剖視圖。如在圖8中可見，電阻加熱元件8_包含各 自具有圓形佔據面積之複數個同心殼層81⑼至8彻。 該複數個同心殼層可各自具有變窄之寬度，使得每一層 之朝向頂部之寬度窄於底部處寬 心見度母一層之寬度變窄 的程度可視所使用之相變化材料的所要電特性而定。圖9 :根據本發明之一例示性實施例之電阻加熱元件的橫截面 圖。在電阻加熱元件觸中，每一層9⑽至9伽之變窄寬 度提供朝向電阻加熱元件之頂部 # _ ^ I M曰加的電阻及朝向電阻加 M、、70件之底部減小的雷阻雪 '阻冑阻加熱元件接著可經形成， 使付電阻加熱元件之頂部接 夂化材枓。此幾何結構可 k供沿電阻加熱元件之長度 敎η 梯度’使得朝向電阻加 阻。此電阻梯度可進…二t加熱件之底部的電 敎。# FI 0 & _ 7 一相k化材料聚焦所耗散之 〇、、 雖；;、、圖9展不呈右拓其彡彳p & _ ’、 7據面積之複數個同心殼層的 k截面圖，但此幾何結構亦 積。 ㈣了應用至®形❹邊形佔據面 根據一例示性實施例 中的每一者可包含同一 電阻加熱元件之複數個同心殼層 材料且具有同一 電阻率。或者，各 126325.doc -13- 200835008 種層可由不同材料及/或不同濃度之同一材料製成從而產 生具有不同電阻率之每一層。舉例而言，圖1〇展示根據本 發明之一例示性實施例之電阻加熱元件的橫截面圖。電阻 加熱元件10000包含複數個同心殼層1〇1〇〇至1〇5〇〇。最内 層10500可具有電阻率R1。下一層可具有電阻率 R2。下一層10300可具有電阻率R3。下一層1〇2〇〇可具有 電阻率R4。下一層10100可具有電阻率R5。電阻率之設定 可由方程式R1>R2>R3>R4>R5來表示’使得電阻率隨著層 接近電阻加熱元件之頂部及中心而增加；可由方程式 R1<R2<R3<R4<R5來表*，使得電阻率隨著層接近電阻加 熱元件之頂部及中心而減小；或電阻率之設定可能不符合 任何規則型式。然而’如本文中所述，為了說明之目的， 將使用增加之電阻率之實例。對於包括如上所論述之彼等 之任何電阻加熱器元件幾何結構而言，可實施朝向頂部及 增加之電阻率的此型式。此形成物可提供沿電阻加熱 元件之長度及寬度的電阻梯度， 使侍朝向電阻加熱元件之 頂口P及中心的電阻大於朝向 穴於朝向電阻加熱元件之底部及外側的 電阻。此電阻型式可進一步 卜側的 熱。 朝白相交化材料聚焦所耗散之 根據本發明之_例示性實施例，、 位變換姑料、隹止^ 、⑷件可用以朝向相 位夂換㈣進-步Μ所耗散之熱。 元件_〇包含多個同心殼層⑴ 見加熱 11400可包括於Λ勒-从 300。填充物部件 可由Γ有ΓΓ 之71部中心I填充部件 /、於朝向相變化材料聚焦所耗散熱之熱 126325.doc -14- 200835008 性質的材料形成。合適填充部件材料之實例包括USG、 SOG、FOX、BPSG、PSG、TEOS、PE-TEOS、HDP-CVD 氧化物及/或諸如氮化矽之氮化物。填充部件11400可具有 小於最小層11300的佔據面積。然而，填充部件II400亦可 具有大於層11100至11300之厚度的厚度。 根據本發明之一例示性實施例，並非具有同心殼部件’ 而是加熱器元件可包括如圖12A及圖12B中所示之多個柱 層。圖12A為具有三個大體上平行的柱層12100至12300之 加熱器元件12000之透視圖，然而，可使用任何數目之柱 層。圖12A之柱結構插入於導電元件與相變化材料之間。 柱層 12200 可包括 WNx、AINx、TiNx、TaNx、MoNx、 NbNx、TiSiNx、TiAINx、TiBNx、ZrSiNx、WSiNx、 WBNx、ZrAINx、MoSiNx、MoAINx、TaSiNx 或 TaAINx 中 之一者。柱層之電阻率可藉由改變金屬含量而被改變。或 者，柱中之至少兩者由不同材料製成。舉例而言，外部柱 (此處，12100及12300)可由第一材料製成，而内部柱（此 處，12200)可由填充材料製成。合適填充材料之實例包括 USG、SOG、FOX、BPSG、PSG、TEOS、PE-TEOS、 HDP-CVD氧化物及/或諸如氮化矽之氮化物。根據本發明 之一例示性實施例，外部層12100及12300中之每一者可由 多晶矽或氮化鎢形成，而内部層12200可由氮化鈦鋁 (TiAlN)形成。 如圖12A中所示，每一層可具有矩形佔據面積。然而， 其他形狀為可能的。舉例而言，每一層可具有大體上三角 126325.doc -15- 200835008 形佔據面積。圖12B為具有6個平行柱層13 100至13600之加 熱器元件13000的透視圖，其中每一柱層具有大體上三角 形佔據面積。如在圖12A及圖12B兩者中可見，柱層可根 據其幾何結構而互連。如上所論述，每一平行柱層可朝向 相變化層而變窄。 因此’應瞭解，可互換以上論述且在圖7至圖12B中引用 之特彳政中的任一者，且任一例示性實施例之特性可經修改 、許特彳政自例示性實施例至下一例示性實施例的進一 _ 步互換。 本發明之例示性實施例提供相變化記憶體裝置，例如， 乂上參看圖7至圖12B所論述之加熱元件的相變化記 L體裝置。舉例而言，圖丨3展示根據本發明之一例示性實 :也例之相蜒化記憶體裝置的橫截面圖。相變化記憶體裝置 可包括一基板150。第-絕緣中間層155可形成於基板15〇 上。第一絕緣中間層155可經圖案化及蝕刻以形成一通道 • 開:，在該通道開口内可形成導電插塞160。插塞160可與 :部結構電接觸，該下部結構可包括（例如）至字線（未圖 示）的連接。 . 帛二絕緣中間層165可形成於[絕緣中㈣155及插塞 ” ⑽之頂部。第二絕緣中間層可經圖案化及蝕刻以形成一 通道開。，♦該通道開口内可形成襯墊m。襯塾17〇可斑 插塞160電接觸。襯塾170可具有實質上寬於插塞16〇之面 積的面積。襯塾17G可為導電的且可包含（例如）多晶石夕、金 屬及/或導電金屬氮化物。 126325.doc -16· 200835008 絕緣結構175可形成於第二絕緣中間層165及襯墊170 上。絕緣結構17 5可用來防止所耗散之熱橫向耗散。絕緣 結構175可經圖案化及蝕刻以形成通道開口。第一間隔物 180及第二間隔物ι85可形成於絕緣結構ι75之通道開口 内第間隔物1 8 0及第二間隔物1 8 5可包括具有不同餘刻 選擇率之材料。第一間隔物180及第二間隔物185可發現於 絶緣結構175之通道開口的一或多個侧壁上。或者，可省 略間隔物180及185中之一者或兩者。 電阻加熱70件可形成於絕緣結構175之通道開口内。電 阻加熱兀件可具有以上關於圖7至圖12B所論述之組態及/ 或幾何結構中的任一者。電阻加熱元件可包含一下部電極 195。下部電極195可包含一組同心殼狀電極薄膜圖案，其 匕括為最外薄膜圖案之第一下部電極薄膜圖案I”。下 口P電極195亦可包括一第二下部電極薄膜圖案m、一第三 下部電極薄膜圖幸18Q、 ^ # 9 弟四下部電極薄膜圖案190、一 弟五下部電極薄膜圖案191、皆1 ^合 Ά —锋 系191 弟六下部電極薄膜圖案192 弟七下部電極薄膜圖案193。麸而_ . 任何數目之下部電極薄_ :…電極可包括 可視相變化記㈣單- 下部電極薄膜圖案之數目 u體早70之所要電特性而定。 相變化材料層可形成於下部 形成於相變化材料層上 。頂部電極層可 别經圖案化及_為相^二:^及頂部電極層可分 頂部電極199可Μ 1 構196及頂部電極199。 及一可（例如）為導雷人 、 弟一上口P電極197 )“電金屬氮化物的第二上部電極〗98。第二 126325.doc 200835008 上部電極198可具有一實質上大於第一上 的厚度。 ^極197之厚度 下部電極薄膜圖案187至193中每一 命命 I」具有一具上部 見度之上部及一具下部寬度之下部。 4母下部電極薄 、圖案而上部之上部寬度可實質上窄於下部的下部寬 度。因此，整體下部電極195之電阻可為相對較低的，而 相變化材料附近之下冑電極195之電p且可為實質上增加 的。 曰 此外，第一至第七下部電極薄膜圖案187至193中之每一 者可具有自一薄膜圖案至下一薄膜圖案增加或減小的： 電阻。舉例而·r ’每-電極薄膜圖案可具有在約5〇〇 μΩπηι至約7000 之範圍内的電阻。 因此，下部電極195可能能夠聚焦^夠熱以獲得相變化 材料層圖案之所要相變化同時維持下部電極Μ之相對較 低的總設定電阻。總體熱耗散及電功率使用可被最小化。又 如上所論述，下部電極195之電阻可自緊密接近觀塾口〇 之下部電極195的底部至緊密接近相變化結構196之下部電 極195的頂部而變化。電阻之此變化可以離散步進平穩出 現或可能另外為不規則的。第一至第七下部電極薄膜圖案 187至193之成分可各自變化’使得每一層之電阻可⑽如 以以上論述之方式而為不同的。舉例而言，當第—至第七 下部電極薄膜圖案187至193中之每一者包括氣化鈦銘時， 銘含量可自一層至下一厣诼、、私祕 層逐漸增加以達成所要電阻梯度。 相變化結構196可包含（例如）錯_録·碑（gst)化合物，例 126325.doc -18- 200835008 如，摻雜有碳氮及/或金屬之GST化合物。 圖Μ為根據本發明之一例示性實施例之另一相變化記憶 體裝置的橫截面圖。此例示性實施例之特徵中的許多類似 於以上參看圖13所論述之例示性實施例的特徵。詳言之， 相又化兄憶體裝置具有一對應於圖13之基板15〇的基板 200、一對應於圖13之第一絕緣中間層155的第一絕緣中間 層205、一對應於圖13之插塞160之插塞210、一對應於圖 13的第二絕緣中間層165之第二絕緣中間層215、一對應於 圖13之襯墊17〇之襯墊22〇、一對應於圖的絕緣結構口5 之絕緣結構225、對應於圖13之第一間隔物18〇及第二間隔 物185的可選擇第一間隔物230及第二間隔物235、一對應 於圖13之相變化材料結構196之相變化材料結構252、一對 應於圖13之包含第一上部電極197及第二上部電極198之頂 部電極199的包含第一上部電極253及第二上部電極_的 頂部電極2 5 5。 圖14之相纟交化圮憶體裝置亦包括一下部電極μ 5，其可 大體上類似於圖13之下部電極195但可包括較少下部電極 薄膜圖案。舉例而言，下部電極245可包括一第一下部電 極薄膜圖案240、一第二下部電極薄膜圖案241、一第三下 部電極薄膜圖案2 4 2及一第四下部電極薄膜圖案2 4 3。填充 部件250可接著形成於最終下部電極薄膜圖案(此處為第四 下部電極薄膜圖案243)之頂部。填充部件25〇可填充未由 下部電極薄膜圖案240至243或間隔物230及235佔據之絕緣 結構225的通孔。填充部件可包含USG、SOG ' F〇X、 126325.doc 19 200835008 BPSG、PSG、TEOS、PE-TEOS、HDP-CVD氧化物及 /或諸 如氮化矽之氮化物。 圖15至圖19展示用於製造圖13之相變化記憶體裝置的方 法。如圖15中可見，第一絕緣中間層275形成於基板27〇 上。（例如）藉由在第一絕緣中間層275内蝕刻一開口且在開 口内形成插塞280而在基板270上形成插塞280。第二絕緣 中間層285形成於第一絕緣中間層275及插塞28〇之表面
上。接觸孔290形成於第二絕緣中間層285内從而暴露插塞 280 〇 可形成於第三絕緣中間層3〇〇之頂部。 緣中間層300可經蝕刻以形成開口 3〇6 29 5暴露。 如圖16中可見，襯墊295形成於接觸孔29〇中。接著，第 三絕緣中間層300及犧牲層3〇5形成於第二絕緣中間層285 及襯墊295上。在形成第三絕緣中間層则及犧牲層抓之 過程中，可首先形成第三'絕緣中間層⑽且接著犧牲層3〇5 犧牲層305及第三絕 。開口 306可使襯墊 如圖17中可見 頂備間隔物315可形成於開口 3〇6之 一或多個側壁上。第-苑你 預備間隔物320可形成於第一預備 ㈣⑴上。下部電極34〇可形成於 極340可包含—組下部電極薄膜如至337。舉例而 可形成於第二預備間隔物32〇上: 下部電極薄膜332至33 貝外 ^ ^ 順序地形成於最外下部電極薄膜 而如。此處’下部電極薄膜-表示最内電極薄膜： 而，如上所《，可存在任何數目之下部電極薄膜。、下; 126325.doc •20- 200835008 電極薄臈可具有以上論述之性質中的一或多者。舉例而 言，下部電極薄膜中之每一者可具有實質上寬於其上部的 下部。
如圖18中可見，第一化學機械平坦化（CMp)過程可用以 減小犧牲層305為經減小之犧牲層3〇8、減小下部電極34〇 及其構成之下部電極薄膜33丨至337為經減小之下部電極 350及構成之經減小的下部電極薄膜341至μ?，且減小第 一預備間隔物315及第二預備間隔物32〇為經減小之第一預 備間隔物3 1 7及經減小的第二預備間隔物322。 如圖19中可見，、經減小之犧牲層3〇8可（例如）藉由濕式 餘刻過程或乾式_過程而被移除。在移除經減小之犧牲 層之後’經減小之下部電極35〇的經減小之下部電極薄 膜341至347連同經減小之第—預備間隔物3^5及經減小的 第二預備間隔物320可突出於第三絕緣中間層3〇〇的表面 上。第二CMP過程可接著經執行以平坦化第三絕緣中間層 3〇〇之表面、第一預備間隔物317及第二預備間隔物322以 及經減小之下部電極35G及構成之經減小的下部電極薄膜 341至347。自此等經平坦化之表 w 仏成弟一間隔物3 19 弟二間隔物324以及具有構成之下部電極層36ι至W的 下部電極3 7 0。 團Μ至圖23展示根據本發 ，，一只哪捫的用於裂 …4之相變化記憶體裝置之方法。如圖2〇中可 一 ^中:層彻形成於基板_上。（例如）藉由在第一 中間層简㈣一開口且在開口内形成插 126325.doc 21 200835008 上形成插塞410。第二絕緣中間層415形成於第一絕緣中間 層405及插塞410之表面上。接觸孔形成於第二絕緣中間層 415内從而使插塞410暴露且襯墊42〇形成於接觸孔内從而 與插塞410接觸。第三絕緣中間層425形成於第二絕緣中間 • 層415及襯墊420之頂部。犧牲層430形成於第三絕緣中間 層425之頂部。 * 如圖21中可見，開口可通過犧牲層430及第三絕緣中間 層425而形成從而使襯墊420暴露。第一預備間隔物435及 響 第二預備間隔物440可形成於犧牲層43〇及第三絕緣中間層 425之開口内。下部電極45〇可形成於開口内。下部電才= 450可包含一組下部電極薄膜445至私8。舉例而言，最外 下部電極薄膜445可形成於第二預備間隔物44〇上。額外下 部電極薄膜446至448可順序地形成於最外下部電極薄膜 445上。此處，下部電極薄膜448表示最内電極薄膜，然 而，如上所論述，可存在任何數目之下部電極薄膜。下部 φ 電極薄膜可具有以上論述之性質中的一或多者。舉例而 言，下部電極薄膜中之每一者可具有實質上寬於其上部的 下部。填充層445可形成於下部電極45〇上。填充層445可 ' 包括（例如）氮化矽或氮氧化矽。 ^ 如圖22中可見，第一 CMP過程可用以減小犧牲層43〇為 經減小之犧牲層433、減小下部電極45〇及其構成之下部電 極薄膜445至448為經減小之下部電極47〇及構成之經減小 的下部電極薄膜466至469、減小第一預備間隔物435及第 二預備間隔物440為經減小之第一預備間隔物46〇及經減小 126325.doc 22· 200835008 且減小填充層455為經減小之填充 如圖23中可見，經減小之犧牲層也可⑼如
餘刻過程聽絲被移除。在移除經減小之犧^ 層433之後，經減小之下部編7Q的經減小之下部電極薄 膜杨至469連同經減小之第—預備間隔物彻及經減小的 第二預備間隔物465以及經減小之填充層仍可突出於第二 絕緣㈣層似的表面上。第二CMp過程可接著經執行: 二坦化弟三絕緣中間層425之表面、第一預備間隔物彻及 第二預備間隔物465、經減小之下部電極47()及構成之經減 小的下部電極薄膜偏至469以及經減小之填充層455。自 此等經平坦化之表面，形成第一間隔物48〇及第二間隔物 485、具有構成之下部電極層486至489的下部電極4列以及 填充部件495。
的第二預備間隔物465 層 475。 根據本發明之例示性實施例，下部電極層可由原子層沈 積（ALD)過程來形成。圖24展示根據本發明之一例示性實 施例之用於根據ALD過程形成下部電極層的方法。首先， 將基板載入至反應室中（步驟S241〇〇)。接著，向基板施加 欽源氣體以形成第一化學吸附層（步驟S242〇〇)。鈦源氣體 可（例如）包括四氯化鈦。可（例如）在諸如約400°C至約 6〇〇°C、約〇·5托至約5.0托及/或以約2〇 sccm/sec之鈦源氣 體流動速率的處理條件下施加鈦源氣體。可將鈦源氣體與 載氣（例如，氬（Ar)或氦（He))—起提供於基板上。接著可 (例如）藉由排氣及/或藉由引入額外氬（Ar)或氦（He)而由載 126325.doc -23 · 200835008 氣淨化反應室（步驟S24300)。接著，將第一氮源氣體施加 至第一化學吸附層藉此由第一化學吸附層形成第一複合層 (步驟S24400)。在此步驟中，第一化學吸附層之鈦可與氮 源氣體之氮反應。第一氮源氣體可包括氨（NH3)氣、氧化 氮（NO)氣體、氧化亞氮（N2〇)氣體及/或氮（n2)氣。可（例 如）在諸如約400°C至約600°C、約0.5托至約5.0托及/或以 約425 sccm/sec之鈦源氣體流動速率的處理條件下施加氮 源氣體。可接者（例如）以以上論述之方式淨化第一氮源氣 體（步驟S245 00)。接著，鋁源氣體被施加至第一複合層使 得包括鋁之第二化學吸附層形成於第一複合層上（步驟 S24600)。鋁源氣體可包括（例如）三甲基鋁（A1(CH3)3)。接 著可（例如）以以上論述之方式淨化鋁源氣體（步驟 S24700)。弟，—氣源氣體接者被施加至第二化學吸附層， 使得包括氮化鋁之第二複合層形成於第二化學吸附層上 (步驟S24800)。可藉此形成氮化鈦鋁層。第二氮源氣體可 包括氨氣、氧化氮氣體、氧化亞氮氣體及/或氮氣。可（例 如）在諸如約400°C至約600°C、約〇.5托至約5.0托及/或以 約300 sccm/sec至約500 sccm/sec之鈦源氣體流動速率的處 理條件下施加第二氮源氣體歷時約1 .〇秒至約2·〇秒。其 後，可（例如）以以上論述之方式淨化第二氮源氣體（步驟 S24900) ° 以上步驟可經重複以形成每一下部電極層。可藉由改變 每一源氣體步驟之化學組合物/濃度及/或藉由改變處理條 件而控制每一下部電極層的電阻率。舉例而言，至鋁源氣 126325.doc -24- 200835008 體之長時間暴露及/或㈣氣體之經增加的濃度/ 生具有經增加之銘濃度及經減小之電阻的下部電極層^ 25精由繪製為層之銘含量之函數的所得下部電極層之電阻 而展示此相依性。在此圖中，魂"T"车- 口干線I表不氮化鈦鋁層中鋁之 3里，且線"II”表示氮化鈦鋁層之電阻的變化。
在⑽如）根據上述例示性實施例中之一或多者形成下部 電極之後，下部電極之組合物可作為深度的函數而變化。 圖26為根據本發明之—例示性實施例之展㈣為深度之函 數的下部電極之實例組合物的圖表。垂直軸表示以百分數 計之特定元素之濃度，而水平軸表示可發現特定漢度之深 度(厚度)。表示百分數之垂直軸在。至1〇〇之範圍内變動， 而表示自下部電極之中心至外表面的距離之水平軸在〇入 至700 A之範圍内變動。每一曲線表示一特定元素。舉例 而言，曲線"IX"表示矽，"X"表示氮，，，XI"及”χιν”表示 氧’且"XIII”表*銘。使用此圖表，可分析根據本發明之 一例示性實施例之下部電極的組合物。舉例而言，如自曲 線XIII可見，鋁含量在下部電極之中心（〇 A)處為最高的 (約55%)且在下部電極之周邊處為最低的，在遠離下部電 極之中心大約500 A處逼近〇%。 本發明之例示性實施例在所要設定電阻處可達成所要重 設電流。圖27為展示相變化記憶體單元之下部電極之重設 電流及設定電阻相對於下部電極之特定電阻的圖表。在此 圖表中，垂直軸表示以毫安為單位之重設電流，且水平軸 表示以歐姆為單元的設定電阻。菱形曲線”♦”表示包括一 126325.doc -25- 200835008 下部電極之相變化記憶體單元的重設電流及設定電阻，該 下部電極具有約500 μΩ·0Ιη之特定電阻。正方形曲線表 示包括一下部電極之相變化記憶體單元的重設電流及設定 電阻’該下部電極具有約2_ μΩ·之特定電阻。三角形 曲線” ▲"表示包括一下部電極之相變化記憶體單元的重設 電流及設定電阻’該下部電極具有約痛叫⑽之特定電 阻。’V’狀曲線表示包括一下部電極之相變化記憶體單元 的纽電流及設定電阻，該下部電極具有約测之 特疋电阻。圓形曲線”φ”表示根據本發明之一例示性實施 〇的八有特疋電阻之下部電極的重設電流及設定電阻，該 特定電阻在約丨_叫簡至約5_叫簡之_内變化。 二上特疋實施例為說明性的，且可引入關於此等實施例 之：：變化而不脫離本揭示案之精神或隨附申請專利範圍 的範臂。舉例而t，力士植_ , "在本揭不案及隨附申請專利範圍之範 可内’可相互組合及/或相互取代不同例示性實施例之元 件及/或特徵。 【圖式簡單說明】 圖1為PRAM單元結構之示意圖； 圖2展示用於引出給定 的溫度曲線；、-屬化物之非晶狀態與結晶狀態 圖至圖6展不用於製造習知pRAM裝置之製造過程； 透^為根據本發明之-例示性實施例之電阻加熱元件的 透視剖視圖； 个的 圖8為根據本發明之—如_ ^也 之例不性實施例之電阻加熱元件的 126325.doc -26- 200835008 透視剖視圖； 圖9為根據本發明之一例示性實施例之電阻加熱元件的 橫截面圖； Θ為根據本發明之一例示性實施例之電阻加熱元件的 橫截面圖； 圖11為根據本發明之_例示性實施例之電阻加熱元件的 橫截面圖；
圖 為根據本發明之一例示性實施例之具有三個平行 柱層的加熱器元件之透視圖； /圖12B為根據本發明之一例示性實施例《具有6個具三角 形佔據面積的平行柱層之加熱器元件的透視圖； 圖為根據本發明之一例示性實施例之相變化記憶 置的橫截面圖； 圖14為根據本發明之_例示性實施例之另 體裝置的橫截面圖； 己匕 、圖15至圖19展示根據本發明之一例示性實施例之用於製 造圖13的相變化記憶體裝置之方法； 圖2〇至圖23展示根據本發明之一例示性實施例之用於, 造圖14的相變化記憶體裝置之方法； 、、 圖24展示根據本發明
七月之例不性實施例之用於根據ALD 過私形成下部電極層的方法； 圖25為根據本發明之-例示性實施例之展示鋁含量盘下 部電極層之電阻之間的關叙圖表； ’、 圖26為根據本發明之-例示性實施例之展示“度之函 126325.doc -27- 200835008 數的下部電極之實例組合物之圖 今又，及 對於下部電 圖2 7為展示相變化記憶體單元之 K ^ 電極相 極之特定電阻之重設電流及設定電阻的圖表。 【主要元件符號說明】 1 半導體基板 5 隔離層 10 閘氧化物層圖案 15 閘電極 20 閘間隔物 25 閘結構 30 源極區域 35 汲極區域 40 第一絕緣中間層 45 第一接觸件 50 弟一接觸件 55 第二絕緣中間層 60 開口 65 下部電極 70 間隔物 75 相變化材料層 80 上部電極層 85 相變化材料層圖案 90 上部電極 95 第三絕緣中間層 126325.doc -28- 200835008
150 基板 155 第一絕緣中 間層 160 導電插塞 165 第二絕緣中 間層 170 襯墊 175 絕緣結構 180 第一間隔物 185 第二間隔物 187 第一下部電 極薄 膜 圖 案 /下部 電 極 薄 膜 圖 案 188 第二下部電 極薄 膜 圖 案 /下部 電 極 薄 膜 圖 案 189 第三下部電 極薄 膜 圖 案 /下部 電 極 薄 膜 圖 案 190 第四下部電 極薄 膜 圖 案 /下部 電 極 薄 膜 圖 案 191 第五下部電 極薄 膜 圖 案 /下部 電 極 薄 膜 圖 案 192 第六下部電 極薄 膜 圖 案 /下部 電 極 薄 膜 圖 案 193 第七下部電 極薄 膜 圖 案 /下部 電 極 薄 膜 圖 案 195 下部電極 196 相變化材料結構 197 第一上部電 極 198 第二上部電 極 199 頂部電極 200 基板 205 第一絕緣中 間層 210 插塞 215 第二絕緣中 間層 126325.doc -29- 200835008 220 襯墊 225 絕緣結構 230 第一間隔物 235 第二間隔物 240 第一下部電極薄, 241 第二下部電極薄 242 第三下部電極薄 243 第四下部電極薄 245 下部電極 250 填充部件 252 相變化材料結構 253 第一上部電極 254 第二上部電極 255 頂部電極 270 基板 275 第一絕緣中間層 280 插塞 285 第二絕緣中間層 290 接觸孔 295 襯墊 300 第三絕緣中間層 305 犧牲層 306 開口 308 經減小之犧牲層 126325.doc •30- 200835008 315 第一預備間隔物 317 經減小之第一預備間隔物 319 第一間隔物 320 第二預備間隔物 322 經減小的第二預備間隔物 324 第二間隔物 331 下部電極薄膜/最外下部電極薄膜 332 下部電極薄膜/額外下部電極薄膜 333 下部電極薄膜/額外下部電極薄膜 334 下部電極薄膜/額外下部電極薄膜 335 下部電極薄膜/額外下部電極薄膜 336 下部電極薄膜/額外下部電極薄膜 337 下部電極薄膜/額外下部電極薄膜 340 下部電極 341 經減小的下部電極薄膜 342 經減小的下部電極薄膜 343 經減小的下部電極薄膜 344 經減小的下部電極薄膜 345 經減小的下部電極薄膜 346 經減小的下部電極薄膜 347 經減小的下部電極薄膜 350 經減小之下部電極 361 下部電極層 362 下部電極層 126325.doc 31 200835008
363 364 365 366 367 370 400 405 410 415 420 425 430 433 435 440 445 446 447 448 450 455 460 465 下部電極層 下部電極層 下部電極層 下部電極層 下部電極層 下部電極 基板 第—絕緣中間層 插塞 第二絕緣中間層 襯墊 第二絕緣中間層 犧牲層 經減小之犧牲層 第一預備間隔物 第二預備間隔物 下部電極薄膜/最外下部電極薄臈 下部電極薄膜/額外下部電極薄膜 下。卩電極薄臈/額外下部電極薄膜 下°卩電極薄膜/額外下部電極薄膜 下部電極 填充層 、二減小之第一預備間隔物 經減小的第二預備間隔物 126325.doc -32- 200835008
466 經減小的下部電極薄膜 467 經減小的下部電極薄膜 468 經減小的下部電極薄膜 469 經減小的下部電極薄膜 470 經減小之下部電極 474 經減小之填充層 475 經減小之填充層 480 第一間隔物 485 第二間隔物 486 下部電極層 487 下部電極層 488 下部電極層 489 下部電極層 490 下部電極 495 填充部件 1000 PRAM單元 1100 硫屬化物層 1200 頂部電極 1300 電阻加熱元件/加熱器 1400 位元線 1500 電晶體 1600 字線 1700 接地 7000 電阻加熱元件 126325.doc -33- 200835008
7100 層/最外層/同心殼層 7200 層/同心殼層 7300 層/同心殼層 7400 層/最内層/同心殼層 8000 電阻加熱元件 8100 同心殼層 8200 同心殼層 8300 同心殼層 8400 同心殼層 9000 電阻加熱元件 9100 層 9200 層 9300 層 9400 層 10000 電阻加熱元件 10100 同心殼層 10200 同心殼層 10300 同心殼層 10400 同心殼層 10500 同心殼層/最内層 11000 加熱元件 11100 同心殼層 11200 同心殼層 11300 同心殼層 126325.doc -34- 200835008
11400 填充物部件/填充部件 12000 加熱器元件 12100 柱層/外部層 12200 柱層/内部層 12300 柱層/外部層 13000 加熱器元件 13100 柱層 13200 柱層 13300 柱層 13400 柱層 13500 柱層 13600 柱層 R1 電阻率 R2 電阻率 R3 電阻率 R4 電阻率 R5 電阻率 ΤΙ 時間 T2 時間 Tc 結晶溫度 Tm 熔融溫度 126325.doc •35-

Claims (1)

  1. 200835008 十、申請專利範圍： 1 · 一種相變化記憶體裝置，其包含： 元件，，：：電兀件與一相變化材料之間的電流限制 牛^限制元件包含複數個重 重疊之薄膜圖案中的每-者具有-接近該導電元 各別第-部分及一接近該相變化材料之第二部分， =該等第：部分經、组態並定尺寸以具有4該等第- 口 I5为鬲的電阻。 2·如請求項i之裝置，其中該等第一 位於一與該導電 面且與該等第二部分正交的平面中，且該等第二 部分之末端與該相變化材料接觸。 月求項2之裝置，其中該複數個薄膜圖案中之至少一 者，，第—部分的橫截面面積大於與該相變化材料接觸 之该第二部分之該等末端的橫截面面積。 4·如請求項3之裝置，其中該複數個薄膜圖案中之至少一 者之該第一部分的該橫截面面積為其與該相變化材^接 觸之第二部分之該橫截面面積的約二倍至約二十倍。 5·如清求項丨之裝置，其中該複數個薄膜圖案包含兩個至 十個薄膜圖案。 6·如請求項1之裝置，其中該複數個薄臈圖案包含具有不 同電阪率之至少兩個薄膜圖案。 7·如請求項6之裝置，其中該不同電阻率來源於該等薄膜 圖案中之不同的金屬含量。 8·如請求項7之裝置，其中該等薄膜圖案包括、 I26325.doc 200835008 AINx、TiNx、TaNx、MoNx、NbNx、TiSiNx、TiAINx、 ΉΒΝχ、ZrSiNx、WSiNx、WBNx、ZrAINx、MoSiNx、 MoAINx、TaSiNx或TaAINx中之一者，且金屬量經改變 以改變該電阻率。 9. 如請求項8之裝置，其中該金屬量在自該經重疊之薄膜 圖案朝向該重疊之薄膜圖案的方向上在每一薄膜圖案中 逐漸增加。 10. 如請求項8之裝置，其中該金屬量在自該經重疊之薄膜 圖案朝向該重疊之薄膜圖案的該方向上在每一薄膜圖案 中逐漸減小。 11. 如請求項8之裝置，其中該金屬量自一薄膜圖案至下一 薄膜圖案無規則地變化。 12. 如請求項1之裝置，其中該電流限制元件以一間隔物為 界且該間隔物内之空間由該複數個薄膜圖案來填充。 13. 如請求項1之裝置，其中該電流限制元件以一間隔物為 界且該間隔物内之空間被該複數個薄膜圖案及一圍繞該 空間之中間部分安置的填充部件填充。 14. 如請求項13之裝置，其中該填充部件包含USG、SOG、 FOX、BPSG、PSG、TEOS、PE-TEOS、HDP-CVD 氧化 物或氮化物中的一者。 15. —種相變化記憶體裝置，其包含： 一插入於一導電元件與一相變化材料之間的電流限制 元件，該電流限制元件包含複數個薄膜圖案，該複數個 薄膜圖案各自自該導電元件延伸至該相變化材料，其中 126325.doc 200835008 該等薄膜圖案中之至少兩者由一不同材料製成。 16. 如請求項15之裝置，其中該等薄膜圖案中之複數個包括 WNx、AINx、TiNx、TaNx、MoNx、NbNx、TiSiNx、 TiAINx、TiBNx、ZrSiNx、WSiNx、WBNx、ZrAINx、 MoSiNx、MoAINx、TaSiNx或 TaAlNx 中之一者，且另一 薄膜圖案包括多晶矽或氮化鎢。 17. 如請求項15之裝置，其中一薄膜圖案之電阻率藉由改變 金屬之含量而變化。 1 8. —種包含一插入於一導電元件與一相變化材料之間的電 流限制元件之相變化記憶體裝置，該電流限制元件包含 複數個同心殼層，該複數個同心殼層包括一具有一第一 佔據面積之最内層及一具有一第二佔據面積的最外層， 其中該第二佔據面積大於該第一佔據面積。 19. 如請求項18之相變化記憶體裝置，其中該複數個同心殼 層中之一或多者在一接近該相變化材料之末端處窄於一 接近該導電材料之末端處。 20. 如請求項18之相變化記憶體裝置，其中該最内層具有一 高於該最外層的電阻率。 126325.doc
TW096142723A 2006-11-17 2007-11-12 相位變化記憶體裝置以及形成該裝置之方法 TWI446605B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060113683A KR100873890B1 (ko) 2006-11-17 2006-11-17 상변화 메모리 유닛, 이의 제조 방법 및 이를 포함하는상변화 메모리 장치 및 그 제조 방법
US11/769,532 US7812332B2 (en) 2006-11-17 2007-06-27 Phase change memory device and method of forming the same

Publications (2)

Publication Number Publication Date
TW200835008A true TW200835008A (en) 2008-08-16
TWI446605B TWI446605B (zh) 2014-07-21

Family

ID=39416027

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096142723A TWI446605B (zh) 2006-11-17 2007-11-12 相位變化記憶體裝置以及形成該裝置之方法

Country Status (3)

Country Link
US (1) US7812332B2 (zh)
KR (1) KR100873890B1 (zh)
TW (1) TWI446605B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11038101B2 (en) 2017-11-21 2021-06-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having a phase change memory device
TWI825630B (zh) * 2021-07-23 2023-12-11 台灣積體電路製造股份有限公司 相變化隨機存取記憶體及其製造方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807230B1 (ko) * 2006-09-27 2008-02-28 삼성전자주식회사 상변화 물질층 및 이를 포함하는 상변화 메모리 장치
CN102197459A (zh) * 2008-10-27 2011-09-21 应用材料股份有限公司 三元化合物的气相沉积方法
JP5719138B2 (ja) * 2009-12-22 2015-05-13 株式会社日立国際電気 半導体装置の製造方法および基板処理方法
US8648326B2 (en) * 2011-07-27 2014-02-11 International Business Machines Corporation Phase change memory electrode with sheath for reduced programming current
KR101911361B1 (ko) 2012-06-18 2019-01-04 삼성전자주식회사 멀티 레벨 셀을 갖는 비-휘발성 메모리소자 및 그 형성 방법
CN103855300B (zh) * 2012-12-04 2017-03-29 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
US9520562B2 (en) * 2013-07-19 2016-12-13 Asm Ip Holding B.V. Method of making a resistive random access memory
US9472757B2 (en) * 2013-07-19 2016-10-18 Asm Ip Holding B.V. Method of making a resistive random access memory device
US10134984B1 (en) * 2014-12-31 2018-11-20 Crossbar, Inc. Two-terminal memory electrode comprising a non-continuous contact surface
US10062845B1 (en) * 2016-05-13 2018-08-28 Crossbar, Inc. Flatness of memory cell surfaces
US10522754B2 (en) 2016-06-15 2019-12-31 Crossbar, Inc. Liner layer for dielectric block layer
US10749110B1 (en) 2016-07-15 2020-08-18 Crossbar, Inc. Memory stack liner comprising dielectric block layer material
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
US10510954B2 (en) * 2017-11-28 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Phase change random access memory device
US11289487B2 (en) 2018-02-23 2022-03-29 Micron Technology, Inc. Doped titanium nitride materials for DRAM capacitors, and related semiconductor devices, systems, and methods
KR102792797B1 (ko) * 2018-11-19 2025-04-07 램 리써치 코포레이션 텅스텐을 위한 몰리브덴 템플릿들
WO2020159882A1 (en) 2019-01-28 2020-08-06 Lam Research Corporation Deposition of metal films
KR102652234B1 (ko) * 2019-03-05 2024-04-01 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
JP2022547025A (ja) 2019-09-03 2022-11-10 ラム リサーチ コーポレーション モリブデン堆積
JP2022551965A (ja) 2019-10-15 2022-12-14 ラム リサーチ コーポレーション モリブデン充填
US11239418B2 (en) * 2020-01-06 2022-02-01 International Business Machines Corporation Memory device having a ring heater
JP7661711B2 (ja) * 2021-02-05 2025-04-15 富士電機株式会社 炭化珪素半導体装置
US11711989B2 (en) * 2021-03-23 2023-07-25 International Business Machines Corporation Phase change memory
US12408571B2 (en) 2021-06-25 2025-09-02 International Business Machines Corporation Phase change memory with graded heater
US12245530B2 (en) * 2021-06-25 2025-03-04 International Business Machines Corporation Phase change memory with concentric ring-shaped heater

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617192B1 (en) 1997-10-01 2003-09-09 Ovonyx, Inc. Electrically programmable memory element with multi-regioned contact
US6696355B2 (en) * 2000-12-14 2004-02-24 Ovonyx, Inc. Method to selectively increase the top resistance of the lower programming electrode in a phase-change memory
US6646297B2 (en) 2000-12-26 2003-11-11 Ovonyx, Inc. Lower electrode isolation in a double-wide trench
DE60220245D1 (de) 2002-01-17 2007-07-05 St Microelectronics Srl Integriertes Widerstandselement, Phasenwechsel Speicherelement mit solchem Widerstandselement, und Verfahren zu seiner Herstellung
KR100655796B1 (ko) 2004-08-17 2006-12-11 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
US7208372B2 (en) * 2005-01-19 2007-04-24 Sharp Laboratories Of America, Inc. Non-volatile memory resistor cell with nanotip electrode
US8003972B2 (en) * 2006-08-30 2011-08-23 Micron Technology, Inc. Bottom electrode geometry for phase change memory
KR100911473B1 (ko) * 2007-06-18 2009-08-11 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11038101B2 (en) 2017-11-21 2021-06-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having a phase change memory device
TWI784083B (zh) * 2017-11-21 2022-11-21 台灣積體電路製造股份有限公司 半導體結構及其形成方法
TWI825630B (zh) * 2021-07-23 2023-12-11 台灣積體電路製造股份有限公司 相變化隨機存取記憶體及其製造方法
US12426277B2 (en) 2021-07-23 2025-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded double side heating phase change random access memory (PCRAM) device and method of making same

Also Published As

Publication number Publication date
TWI446605B (zh) 2014-07-21
US20080116437A1 (en) 2008-05-22
US7812332B2 (en) 2010-10-12
KR100873890B1 (ko) 2008-12-15
KR20080044622A (ko) 2008-05-21

Similar Documents

Publication Publication Date Title
TW200835008A (en) Phase change memory device and method of forming the same
JP5660882B2 (ja) 可変抵抗メモリ装置及びその製造方法
US10879463B2 (en) Phase change memory structure to reduce power consumption
KR100560659B1 (ko) 상변화 기억 소자 및 그 제조 방법
US7521706B2 (en) Phase change memory devices with contact surface area to a phase changeable material defined by a sidewall of an electrode hole and methods of forming the same
JP4634405B2 (ja) 放熱手段を有する相変化メモリセル
US20100051896A1 (en) Variable resistance memory device using a channel-shaped variable resistance pattern
US20060211165A1 (en) Methods for forming phase-change memory devices
JP2004349709A (ja) 半導体メモリ素子およびその製造方法
CN101068024A (zh) 相变存储单元的热隔绝
KR20100082604A (ko) 가변저항 메모리 장치 및 그의 형성 방법
JP2007288201A (ja) 均質性が改善された側壁スペーサを備えたメモリセル
CN101461071A (zh) 纵向相变存储器单元及其制造方法
KR20120029877A (ko) 상변화 메모리 장치, 이를 포함하는 저장 시스템 및 이의 제조 방법
JP2011139065A (ja) 半導体メモリ素子及びその製造方法
CN102237390A (zh) 半导体装置及其制造方法
JP2008530790A (ja) 低電力動作において高い読み出しマージンを有する相変化メモリセル
TWI634645B (zh) 三維半導體積體電路裝置及其製造方法
CN1960020A (zh) 非易失存储元件及其制造方法
JP2008131042A (ja) 側壁コンタクトを備えた相変化メモリセル
TW201133757A (en) Semiconductor device having a conductive structure and method of forming the same
US20100124800A1 (en) Variable resistance memory device, method of fabricating the same, and memory system including the same
US8692225B2 (en) Resistive memory device and fabrication method thereof
KR20100027949A (ko) 가변 저항 메모리 장치 및 그 제조 방법
KR20080114024A (ko) 상변화 기억 소자 및 그의 제조방법