TW200834818A - Method for fabricating strained-silicon CMOS transistor - Google Patents

Description

200834818 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種製作應變矽互補式金氧半導體電晶 體的方法。 【先前技術】 隨著半導體製造技術越來越精密，積體電路也發生重大 ⑩ 的交革，使仔電腦的運异性能和存儲容量突飛猛進，並帶 動周邊産業迅速發展。而半導體產業也如同摩爾定律所預 測的’以每18個月增加一倍電晶體數目在積體電路上的速 度發展著，同時半導體製程也已經從1999年的0·18微米、 2001年的0.13微米、2003年的90奈米（〇.〇9微米），進入 到2005年65奈米（〇·〇65微米製程）。 而隨著半導體製程進入深次微米時代，在半導體製，程中 ® 如何利用一高應力薄膜來提升金氧半導體(MOS)電晶體的 驅動電流(drive current)已逐漸成為一熱門課題。目前利用 高應力薄膜來提升金氧半導體電晶體的驅動電流可概分為 兩方面·其一係應用在鎳化砍專金屬梦化物形成前的多晶 矽應力層（poly stressor);另一方面則係應用在鎳化矽等金 屬石夕化物形成後之接觸洞蚀刻停止層（contact etch stop 、 layer，CESL) 〇 200834818 請參照第1圖至第6圖，第1圖至第6圖為習知製作雙 接觸洞I虫刻停止層於一應變石夕互補式金氧半導體電晶體之 示意圖。如第1圖所示，首先提供一個以淺溝隔離(shall〇w trench isolation，SU) 106 區隔出 NM〇S 電晶體區 1〇2 以及 PM0S電晶體區104的半導體基底100，且&NM〇s電晶 體區102及PM0S電晶體區1〇4上各具有一閘極結構。其 中，NMOS閘極結構包含一 NM〇s閘極1〇8以及一設於 NM0S閘極108與半導體基底· i⑽之間的閘極介電層114, PM0S閘極結構則包含一 PM〇s閘極11〇以及一設置於各 閘極與半導體基底1〇〇之間的閘極介電層114。接著於 NM0S閘極1〇8與PM0S閘極11〇的側壁表面各別形成一 由石夕乳層與氮化/5夕層所構成的襯墊層1 1 2。 然後進行一離子佈植製程，以於NMOS閘極108與 PM0S閘極11〇周圍的半導體基底1〇〇中各形成一源極/汲 極區域Π 6與117。緊接著進行一快速升溫退火製程，利用 900至1050 C的尚溫來活化源極/汲極區域116與117内的 摻雜質，並同時修補在各離子佈植製程中受損之半導體基 底1〇〇表面的晶格結構，以kNM0S電晶體區1〇2形成一 NM0S電晶體丨32以及於PM〇s電晶體區}〇4形成一 pM〇s 電晶體134。此外，亦可視產品需求及功能性考量，另於 源極//及極區域1 1 6、1 1 7與各閘極1⑽、1 1 〇之間分別形成 幸莖換雜汲極(LDD)118與119。 8 200834818 w 接著於半導體基底100表面濺鍍一金屬層（圖未示），例 如一鎳金屬層，然後進行一快速升溫退火(rapid thermal anneal，RTA)製程，使金屬層與NMOS閘極108、PMOS閘 極110以及源極/汲極區域116與117接觸的部分反應成矽 化金屬層115，完成自行對準金屬石夕化物製程(salicide)。

在去除未反應之金屬層之後，接著進行一電漿增強化學 血 氣相沈積（PECVD)製程，以於NMOS電晶體區102與PMOS 電晶體區104的矽化金屬層115表面形成一高張應力薄膜 (high tensile stress film) 120。然後如第2圖所示，進行一光 阻塗佈、曝光以及顯影製程，以形成一圖案化光阻層122 並覆蓋整個NMOS電晶體區102。 如第3圖所示，接著進行一蝕刻製程，利用圖案化光阻 層122當作遮罩來去除pm〇S電晶體區104上的高張應力 鲁 薄膜丨2〇,以形成 < 高張應力薄膜120於NMOS電晶體132 表面。然後移除覆蓋於NMOS電晶體區102的圖案化光阻 層 122 〇 如第4圖所示，接著進行另一電漿增強化學氣相沈積製 程，以於NMOS電晶體區102與PMOS電晶體區1〇4上形 成一鬲壓應力薄膜(high compressive stress film)124。其 中’高壓應力薄膜124於NMOS電晶體區i〇2係覆蓋於高 200834818 ，應力；1膜12〇表面而在PM〇s電晶體區刚則係直接覆 蓋於PM〇S電晶體134上。 厂、後如第5圖所示，進行―光阻塗佈、曝光以及顯影製 ^以形成一圖案化光阻層126並覆蓋整個pM〇s電晶體 區104。接著進行一蝕刻製程，利用圖案化光阻層當 作遮罩來去除NM0S電晶體區1〇2的高壓應力薄膜。 Φ 隨後再去除覆蓋於PM〇K晶體區1〇4的圖案化光阻層 126’以形成-高壓應力薄膜124於pM〇s電晶體134表面 以及一尚張應力薄膜120於]sfMOS電晶體132表面。 如第6圖所示’接著覆蓋—層間介電層 dielectric，ILD) 128於高張應力薄膜12〇與高壓應力薄膜 124表面。然後利用-圖案化光阻層（圖未示）作為触刻遮 罩，將高張應力薄臈120與高壓應力薄膜124最為一接觸 ⑩酿刻停止層，並進行-非等向性_製程，以於層間介 電層128中形成複數個接觸洞13〇，作為與其他元件連接 的橋樑。 值得注意的是，習知在製作雙接觸洞蝕刻停止層時，通 常係先形成一圖案化光阻層於一主動區域上，然後進行一 , 侧製程’利用該圖案化光阻層當作遮罩來直接去除位於 另一主動區域的應力層，如第2圖至第3圖所示。此方式 200834818 •雖可快速去除覆蓋於電晶體上的應力層，但在大部分的情 況下容易過渡侵触位於應力層下的石夕化金屬層，進而影響 後續製作接觸洞時與其他元件連接的良率。 除此之外，習知在利用圖案化光阻層來餘刻覆蓋於 職OS電晶體表面的高張應力薄膜與覆蓋於pM〇s電晶體 表面的高壓應力薄膜時不容易精準定義兩個應力層之間的 • 區域，因此容易發生重疊的現象，如第5圖所示。以45奈 米製程為例，如果高張應力薄膜與高壓應力薄膜堆疊的寬 度小於30奈米，在後續剝除光阻(strip)或進行濕式清洗 ^ ’便會發生脫落(peeling)的問題。然而，如高張應力薄 犋與高壓應力薄膜堆疊的寬度大於3〇奈米，雖町避免脫落 7ξ|，但在進行後續製程，例如去除圖案化光降廣、形 成層間介電層或進行化學機械研磨時，則容易廣生斷裂的 % 現象並造成元件毀損（defect)。 【發明内容】 八因此本發明之主要目的係提供一種製作應變矽彡補式 无氧半導體電晶體的方法，來解決上述習知之問癍。 、、根據本發明之申請專利範圍，係揭露一種製作應變矽互 ‘ 補式金氧半導體電晶體的方法。首先，提供一半導髏基底， ‘ 挪導體基底具有H動區域用以製備_第〆電晶 200834818 鹘、至少-第二主動區域用以製備一第二電晶體、以及一 !形成至少-第一閘極結構於該第一主動區域上與至少一 第-閘極結構於該第二主動區域上以及形成該第_電晶體 ，源極與汲極區域與該第二電晶體之雜與汲極區域。接 著依序形成-第-_停止層、—第—應力層以及一第二 餘刻#止層於该第-電晶體、該第二電晶體及該絕緣結構 表面。然後形成—第—圖案化光阻層於該第-主動區域之 該第二餘刻停止層上，並進行U刻製程，去除該第 二主動區域之該第二蝕刻停止層與部分該第一應力層。隨 後移除该第一圖案化光阻層，並進行一第二韻刻製程，利 用該第一主動區域之該第二蝕刻停止層當作遮罩去除該第 二主動區域剩餘之該第一應力層及部分該第一蝕刻停止 層。進一步地，在第二主動區第一蝕刻停止層上形成一第 二應力層，其中第一應力層與第二應力層之間具有一間 隙，以完成該應變矽互補式金氧半導體電晶體。 本發明另揭露一種應變矽互補式金氧半導體電晶體，其 包含有一半導體基底，該半導體基底具有一第一主動區域 用以製備一第一電晶體、一第二主動區域用以製備一第二 電晶體、以及一絕緣結構設於該第一主動區域與該第二主 動區域之間；一第一電晶體，設於該第一主動區域上方； 一第二電晶體，設於該第二主動區域上方；―第一名虫刻停 12 200834818 止層，設於該第一電晶體與該第二電晶體上；一第一應力 層，設於該第一電晶體上；一第二蝕刻停止層，設於該第 一電晶體上並覆蓋該第一應力層；一第二應力層，設於該 第二電晶體上，以及一第三触刻停止層，設於該第二電晶 體上並覆蓋該第二應力層，其中第一應力層與第二應力層 之間具有一間隙（gap)。 φ 本發明係先依序形成一第一蝕刻停止層、一應力層以及 一第二蝕刻停止層於一第一電晶體與第二電晶體上，然後 覆蓋一圖案化光阻層於第一電晶體上，並利用該圖案化光 阻層來去除第二電晶體上方的第二飿刻停止層與部分應力 層。接著移除該圖案化光阻層，然後利用該第一電晶體上 的第二I虫刻停止層當作遮罩來去除第二電晶體上剩餘的應 力層。換句話說，相較於習知僅利用圖案化光阻層來一次 鲁去除另^電晶體上的應力層，本發明係揭露一種兩段式的 姓刻方法’並藉由此方法來控制餘刻製程的強度 (magnitude)，以改善f知採用單—钱刻步驟時因|法控制 :製程的力量而容易過渡侵钱基底表面之矽化金屬層的 _，本發明另於製作雙接觸顺刻停程 去除嘱力薄膜與高厂堅應力薄膜連接的部八，^r 張應力薄膜與高塵應力薄臈之間形成一距離:進而改^ 13 200834818 知覆蓋應力層時容易因應力層的堆疊而造成脫落與元件毀 損的問題。 【實施方式】 請參照第7圖至第13圖，第7圖至第13圖為本發明製 作雙接觸洞蝕刻停止層於一應變矽互補式金氧半導體電晶 體之示意圖。如第7圖所示，首先提供一個以淺溝隔離 (shallow trench isolation，STI)206 區隔出 NMOS 電晶體區 202以及PMOS電晶體區204的半導體基底200，且各 NMOS電晶體區202及PMOS電晶體區204上各具有一閘 極結構。其中，NMOS閘極結構包含一 NMOS閘極208以 及一設於NMOS閘極208與半導體基底200之間的閘極介 電層214，PMOS閘極結構則包含一 pM〇s閘極21〇以及 一 a又置於各閘極與半導體基底2〇〇之間的閘極介電層 214。接著於NMOS閘極208與PMOS閘極210的侧壁表 面各別形成-切氧層錢切騎構成的襯墊層212。 然後進行-離子佈植製程，以於nm〇s問極2〇8與 PMOS閘極2H)周圍的半導體基底細中各形成一源祕 極區域216與。217。緊接著進行一快速升溫退火製程，利 用900至1050 C的w溫來活化源極/汲極區域216幻口产 的摻雜質’並同時修補在各離子佈植製程中受損之半導體 基底表面的晶格結構，以於難〇s電晶體區202形成 200834818 • 一 NM〇S電晶體232以及於PMOS電晶體區204形成一 PM0S電晶體234。此外，亦可視產品需求及功能性考量， 另於源極/汲極區域216、217與各閘極208、210之間分別 形成一輕摻雜汲極(LDD)218與219。 接著於半導體基底200表面濺鍍一金屬層（圖未示），例 如一鎳金屬層，然後進行一快速升溫退火(RTA)製程，使金 ⑩ 屬層與NMOS閘極208、PMOS閘極210以及源極/汲極區 域216與217接觸的部分反應成矽化金屬層215，完成自 行對準金屬石夕化物製程(salicide)。

在去除未反應之金屬層之後，接著覆蓋一第一餘刻停止 層224於NMOS電晶體232、PMOS電晶體234及淺溝p 離206表面，然後進行一電漿增強化學氣相沈積(pEcvi^ 製程，以於第一蝕刻停止層224表面形成—高張應力薄膜 (high tensile stress film)226。緊接著形成一第二餘刻 ^ 止 228於高張應力薄膜226上，以完成一個三層纟士構。其中 第一I虫刻停止層224與第二姓刻停止層228可為氧化石夕 構成，而高張應力薄膜226則係為氮化石夕所構成 然後如第8圖所示’進行一光阻塗佈、曝光以及顯影制 程’以形成一圖案化光阻層230並覆蓋整個NM〇s電:衣 區202。接著進行一触刻製程，利用圖案化光阻屛Μ ^ ^ 當 15 200834818 " 作遮罩來去除覆蓋於PMOS電晶體區204的第二蝕刻停止 層228與部分高張應力薄膜22έ。 如第9圖所示，隨後去除圖案化光阻層23〇，並利用 NMOS電晶體區202的第二蝕刻停止層228當作遮罩來去 除PMOS電晶體區204剩餘的高張應力薄膜226及部分第 一蝕刻停止層224。根據本發明之較佳實施例，本發明可 ⑩於進行餘刻製程時通入ι甲烧((：明作為一控制媒介 (control agent) ’使餘刻製程容易停止於第一餘刻停止層以 上0 ，如第10圖所不’接著進行另__電漿增強化學氣相沈積 乂私以於:NMOS電晶體區202與pmos電晶體區204上 形成μ壓應力薄膜(hlgh 〇〇卿^_咖⑽film)236。其 :,應力薄膜236於難〇s電晶體區2〇2係覆蓋於第 一敍刻停止層228表面，而在PMOS電晶體區204則係直 接覆蓋於第—㈣停止層224上。緊接著再形成一第三韻 刻停止層238於㈣應力薄膜236表面。 ,:然後如第11圖所示’進行一光阻塗佈、曝光以及顯影 衣矛王以形成圖棄化光阻層24〇並覆蓋整個電晶 體區2〇4。接著進行-蝕刻製程，利用圖案化光阻詹240 田作遮罩來去除覆蓋於Nm〇s電晶體區搬的第三敍刻停 16 200834818 止層238與部分高壓應力薄膜236。 如第12圖所示’隨後去除圖案化光阻層240，並進行一 蝕刻製程，利用PMOS電晶體區204的第三蝕刻停止層238 當作遮罩來去除NMOS電晶體區202剩餘的高壓應力薄膜 236及NMOS電晶體區202與？]\4〇8電晶體區204交界處 的高壓應力薄膜236，以於NMOS電晶體區202的高張應 力薄膜226與PMOS電晶體區204的高壓應力薄膜236之 間形成一開口 246。其中開口 246之兩侧邊會因為經過單 次或二次餘刻程序而有不同的傾斜度，在本實施例中特別 是緊鄰PMOS電晶體204之側邊會呈現一斜面（單次触 刻）。如同先前所述，本發明可於進行蝕刻製程時通入氣甲 烧(CH3F)當作一控制媒介(control agent)，使餘刻製程容易 停止於第一蝕刻停止層224上。舉例來說，本發明可於進 行蚀刻製程時通入氟甲烧，然後去除高張應力薄膜226與 南壓應力薄膜236之間部分的第一餘刻停止層224來留下 约20埃厚度的第一餘刻停止層224，並藉由殘留的第一韻 刻分止層224來保遵PM0S電晶體區204的半導體基底2〇〇 表面的矽化金屬層215。 如第13圖所示，接著覆蓋一層間介電層（inter七yer dielectric，ILD)242於NMOS電晶體區202的第二蝕刻停止 層228與PMOS電晶體區204的第三餘刻停止層238表面。 17 200834818 然後利用一圖案化光阻層（圖未示）作為蝕刻遮罩並進行一 非等向性蝕刻製程，去除部分層間介電層242、第二蝕刻 停止層228、第三蝕刻停止層238、高張應力薄膜220高壓 應力薄膜236及第一蝕刻停止層224，以於層間介電層242 中形成複數個接觸洞244，作為與其他元件連接的橋樑。 此外，根據本發明之另一實施例，本發明又可於NM〇s 電晶體區形成三層結構後另於PMOS電晶體區的PMOS電 曰曰體上直接覆蓋一高壓應力薄膜以形成一雙層結構。舉例 來况，本發明可於NM〇s電晶體232上形成由第一蝕刻停 止層224、——尚張應力薄膜226以及一第二姓刻停止層228 所構成的二層結構後直接覆蓋一高壓應力薄膜236於 NMOS電晶體區202的第二蝕刻停止層228與PM〇s電晶 體區204㈣第一触刻停止層224上。然後進行一钮刻製程， 去除NMOS電晶體區202與PM〇s電晶體區2〇4交界處的 同壓應力薄膜236，以於NMOS電晶體區202的高張應力 溥膜226與PMOS電晶體區204的高壓應力薄膜236之間 形成一開口 246,且開口 246係暴露出第一蝕刻停止層224 的表面，如第14圖所示。此做法即完成本發明的另一實施 例，亦即在顧OS電晶體232上形成一由第一姓刻停止層 224、高張應力薄膜226以及第二蝕刻停止層228所構成的 三層結構，然後在PMOS電晶體234上則形成一由第一蝕 刻停止層224及高壓應力薄膜236所構成的雙層結構。隨 18 200834818 、 電日日體232及PMOS電晶體234上形点一 層間介電層與複數個接趨 少成 β 觸，同，在此不另加贅述。值得注咅 的疋，覆蓋於PM0S雷曰騁f ，斤 " 有蚌合in / U體 的弟—關停止層224 錢作過料會被去除，而在此情況下本發明可直 高壓應力薄膜236於PM〇S電晶體234表面來形 成早層結構，此皆屬本發明所涵蓋之範圍。 電曰!較於習知製作應變矽互補式金氧半導體 電曰曰體的方法，本發明係先依序形成一第一姓刻停止芦、 一應力層以及一第二餘刻停止層於-第-電晶體與第：電 曰曰體上’織覆蓋―®案化光阻層於第-電晶體上，並利 用該圖案化光阻層來去除第二電晶體上方的第二蝕刻停止 ^與部分應力層。接著移除該圖案化光阻層，然後利用該 第-電晶體上的第二㈣停止層當作遮罩來去除第二電晶 體上剩餘的應力層。換句話說，相較於習知僅利用圖案化 光阻層來-次去除另一電晶體上的應力層’本發明係揭露 種兩^又式的飿刻方法，並藉由此方法來控制餘刻製程的 強度(magnitude)，以改善習知採用單一蝕刻步驟時因無法 控制敍刻製程的力量而容易過度侵蝕基底表面之秒化金屬 層的問題。 另外，本發明中的另一特徵，如先前之較佳實施例所 述’隶佳形成應力層的順序係先形成應力層於NMos電蓋 19 200834818 ^ 體區，然後再形成於PMOS電晶體區。由於覆蓋在NMOS 電晶體上的矽化金屬層⑼化丨)容易在光阻層去除時被氧 化，因此需先行形成該應力層以保護該矽化金屬層區域。 此外，本發明中的其他較佳實施例還包含有PMOS單 邊的單層結構(只有應力層）與NMOS的三層結構。基於上 述理由，由於NMOS必須先形成該三層結構以保護住矽化 • 金屬層區域，接著形成的PMOS可依照習用的方法形成應 力層，並與NMOS的應力層之間抱持一開口間隙即可。 此外，本發明另於製作雙接觸洞触刻停止層後段製程時 去除高張應力薄膜與高壓應力薄膜連接的部分區域，使高 張應力薄膜與高壓應力薄膜之間形成一距離，進而改善習 知覆蓋應力層時容易因應力層的堆疊而造成脫落與元件毀 才貝的問題。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範. 圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖至第6圖為習知製作雙接觸洞蝕刻停止層於一應變 ^ 矽互補式金氧半導體電晶體之示意圖。 第7圖至第13圖為本發明製作雙接觸洞蝕刻停止層於一應 20 200834818 變石夕互補式金氧半導體電晶體之示意圖。 第14圖為本發明另一實施例製作雙接觸洞蝕刻停止層於 一應變矽互補式金氧半導體電晶體之示意圖。

[ 主要元件符號說明】 100 半導體基底 102 NMOS電晶體區 104 PMOS電晶體區 106 淺溝隔離 108 NMOS閘極 110 PMOS閘極 112 襯墊層 114 閘極介電層 115 石夕化金屬層 116 源極/汲極區域 117 源極/ >及極區域 118 輕摻雜没極 119 輕摻雜没極 120 高張應力薄膜 122 圖案化光阻層 124 高壓應力薄膜 126 圖案化光阻層 128 層間介電層 130 接觸洞 132 NMOS電晶體 134 PMOS電晶體 200 半導體基底 202 NMOS電晶體區 204 PMOS電晶體區 206 .淺溝隔離 208 NMOS閘極 210 PMOS閘極 212 襯墊層 214 閘極介電層 215 石夕化金屬層 216 源極/没極區域 217 源極/没極區域 218 輕摻雜没極 219 輕摻雜没極 224 第一#刻停止層 226 高張應力薄膜 21 200834818 228 第二餘刻停止層 230 圖案化光阻層 232 NMOS電晶體 234 PMOS電晶體 236 高壓應力薄膜 238 第三儀刻停止層 240 圖案化光阻層 242 層間介電層 244 接觸洞 246 開口 22

Claims (1)

1. 200834818 十、申請專利範圍： 1. 一種製作應變矽互補式金氧半導體(strained_siHc〇n CMOS)電晶體的方法，該方法包含有下列步驟： 提供-半導體基底，該半導體基底具有—用以製備—第 -電晶體之第-主動區域、至少一用以製備一第二電晶體 之第二主動區域、以及一絕緣結構設於該第一主動區=與 該第二主動區域之間，· 〃 刀別形成α亥第一電晶體之源極與汲極區域與該第二曰 體之源極與汲極區域； '曰曰 依序形成H刻停止層、—第—應力層及—第 刻V止層，亚覆蓋於該第一電晶體、該 緣結構； 日蒞夂 也成帛-圖案化光阻層於該第一主動區 刻停止層上； 心成弟一敍 進行-第-韻刻製程，去除該第 刻停止層與部分該第—應力層； 亥“ 移除该第一圖案化光阻層；以及 進行一第二蝕刻製程， ..r^ 刻停止層當作j用以—主動區域之該第二姓 層。 ，，、罩去除該第二主動區域剩餘之該第—應力 2·如申請專利範園第 包含N型金氧半導所述之方法，其中該第—電晶體 M_〇S)電晶體，且該第二電晶體包含 23 200834818 P型金氧半導體(PMOS)電晶體。 3·如申請專利範圍第1項所述之方法，其中該第一應力層 係為馬張應力涛膜(high tensile stress film)。 4·如申請專利範圍第1項所述之方法，其中該方法另包含 利用氟曱烷(CH#)來控制該第二蝕刻製程之強度 (magnitude) 〇 響 5·如申請專利範圍第1項所述之方法，其中該方法於形成 該第一電晶體之該源極與没極區域與該第二電晶體之該源 極與汲極區域後另包含： 覆蓋一金屬層於該第一電晶體與該第二電晶體表面； 進行一快速升溫退火(rapid thermal anneal，RTA)製程， 以於該第一電晶體與該第二電晶體上形成一矽化金屬層；以及 _ 去除未反應之該金屬層。 6·如申請專利範圍第5項所述之方法，其中該方法於進行 δ亥第二钱刻製程後另包含： I成一弟一應力層’並覆蓋於該第一主動區域之該第二 蝕刻停止層及該第二主動區域之該第二電晶體的第一蝕刻 、 停止層上； - 形成一第三蝕刻停止層於該第二應力層表面； 24 200834818 形成一第二圖案化光阻層於該第二主動區域之該第三蝕 刻停止層上； 進行一第三蝕刻製程，去除該第一主動區域之該第三蝕 刻停止層與部分該第二應力層； 移除該第二圖案化光阻層；以及 進行一第四蝕刻製程，利用該第二主動區域之該第三蝕 刻停止層當作遮罩去除該第一主動區域剩餘之該第二應力 層及第一主動區域與第二主動區域交界處的第二應力層， 使該第二應力層與該第一應力層之間具有一距離。 7. 如申請專利範圍第6項所述之方法，其中該方法另包含 利用氟曱烷(CH3F)來控制該第四蝕刻製程之強度 (magnitude) 〇 8. 如申請專利範圍第6項所述之方法，其中該第二應力層 係為一高壓應力薄膜(high compressive stress film)。 9. 如申請專利範圍第6項所述之方法，其中該方法於進行 該第四蝕刻製程時另包含去除部分覆蓋於第二主動區域之 第一触刻停止層直至該第一触刻停止層剩約20埃 (angstroms) 〇 10. 如申請專利範圍第6項所述之方法，其中該方法於進 25 200834818 行該第四蝕刻製程後另包含·· 弟二韻刻停止 覆蓋-介電層於該第二钱刻停止層與該 層表面；以及 該第二韻刻停止 進行—韻刻製程，去除部分該介電層、 層、該第三蝕刻停止層、該第 該第一蝕刻停止屑，以於姑入 9忒第二應力層及 曰 ；δΛ "電層中形成複數個接觸洞。 其中該方法於進 η:如—申請專利範圍第5項所述之方法， 行该第二蝕刻製程後另包含·· 上；以及 進行一第 止At第第二^力層於該第一主動區域之該第二_停 曰^弟一主動區域之該第二電晶體的第—敍刻停止層 力層，使該第 一應力層與該第一應力層之間具有一 距離 12. -種應㈣互補式金氧半導體(伽㈣^丨 電晶體，包含有： 導體基底，該半導體基底具有—用以製備電晶體之 弟一主動區域、至少-用以製備電晶體之第二主動區域、 =及一絕緣結構設於該第—主動區域與該第二主動區域之 一第一電晶體，設於該第一主動區域上方； 26 200834818 一第二電晶體，設於該第二主動區域上方； 一第一飿刻停止層，設於該第一電晶體與該第二電晶體 上； 一第—應力層，設於該第一電晶體上； 一第二飿刻停止層，設於該第一電晶體上並覆蓋該第一 應力層；以及 第二應力層，設於該第二電晶體上，該第二應力層與 Φ 該第一應力層之間具有一距離。 13·如申請專利範圍第12項所述之應變矽互補式金氧半導 體黾曰曰體’其進一步包含有一第三餘刻停止層，設於該第 一電日日體上並覆蓋該第二應力層。 14·如申請專利範圍第13項所述之應變矽互補式金氧半導 體電晶體，其中該第一電晶體包含N型金氧半導體(NMOS) _ 冑曰曰體’且該第二電晶豸包含P型金氧半導體(PMOS)電晶 體。 15.如申請專利範圍第12項所述之應變矽互補式金氧半導 體電晶體’其中該應變矽互補式金氧半導體電晶體另包含 一石夕化金屬層設於該第一電晶體與該第二電晶體上。 ' 1 ό 石山 •如申請專利範圍第15項所述之應變矽互補式金氧半導 27 200834818 _ 體電晶體，其中該應變矽互補式金氧半導體電晶體另包含 一介電層設於該第二蝕刻停止層及該第三蝕刻停止層表 面。 Π.如申請專利範圍第16項所述之應變矽互補式金氧半導 體電晶體，其中該應變矽互補式金氧半導體電晶體另包含 複數個接觸洞設於該介電層中並連接該矽化金屬層。 m 胃 18.如申請專利範圍第12項所述之應變矽互補式金氧半導 體電晶體，其中該第一應力層係為一高張應力薄膜(high tensile stress film)。 19.如申請專利範圍第12項所述之應變砍互補式金氧半導 體電晶體，其中該第二應力層係為一高壓應力薄膜(high compressive stress film) 〇 十一、圖式： 28