TW200834729A - Method for forming silicon oxide film, plasma processing apparatus and storage medium - Google Patents
Method for forming silicon oxide film, plasma processing apparatus and storage medium Download PDFInfo
- Publication number
- TW200834729A TW200834729A TW096136355A TW96136355A TW200834729A TW 200834729 A TW200834729 A TW 200834729A TW 096136355 A TW096136355 A TW 096136355A TW 96136355 A TW96136355 A TW 96136355A TW 200834729 A TW200834729 A TW 200834729A
- Authority
- TW
- Taiwan
- Prior art keywords
- plasma
- oxide film
- processing
- oxidation treatment
- gas
- Prior art date
Links
Classifications
-
- H10W10/17—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
-
- H10D64/01346—
-
- H10D64/01354—
-
- H10P14/6316—
-
- H10P14/6526—
-
- H10P14/6532—
-
- H10P14/6927—
-
- H10P14/69433—
-
- H10W10/014—
-
- H10W10/0145—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/512—Disposition of the gate electrodes, e.g. buried gates
- H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
-
- H10P14/6309—
-
- H10P14/6319—
-
- H10P14/69215—
Landscapes
- Formation Of Insulating Films (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
Description
200834729 九、發明說明 【發明所屬之技術領域】 本發明是關於氧化矽膜之形成方法、電漿處理裝置、 及記憶媒體,詳細來說,是關於例如在各種半導體裝置之 製造過程,可能適用於形成作爲絕緣膜的氧化矽膜之情況 等的氧化矽膜之形成方法、電漿處理裝置、及記憶媒體。 【先前技術】 在各種半導體裝置之製造過程,係進行Si02等之氧 化矽膜的形成來作爲例如電晶體的閘極絕緣膜等之絕緣 膜。這種形成氧化矽膜的方法係大致分爲使用氧化爐或 RTP (Rapid Thermal Process)裝置的熱氧化處理,和使用 電漿處理裝置的電漿氧化處理。舉例來說,熱氧化處理的 其中之一,也就是利用氧化爐的濕式氧化處理,係藉由將 矽基板加熱至超過800°C的溫度,使用燃燒氧和氫來產生 水蒸氣(H2〇)的 WVG(Water Vapor Generator)裝置,將砂 基板暴露於氧化氛圍中,而將矽表面氧化來形成氧化矽 膜。 另一方面,使用含有氬氣和氧氣,且氧的流量比率約 1 %的處理氣體來作爲電漿氧化處理。藉由令以133.3 Pa 之腔室内壓力所形成的微波激發電漿在矽表面作用來進行 電漿氧化處理,可易於控制膜厚度而形成優質氧化矽膜 (例如,專利文獻1)。 [專利文獻 l]WO 2004/0085 1 9 號 200834729 熱氧化處理被視爲是可形成優質氧化矽膜的方法。但 是,由於需要超過80(TC之高溫而成的處理,而有熱預算 增加、因熱應力在矽基板產生變形等這樣的問題。 另一方面,在上述專利文獻1的電漿氧化處理,由於 處理溫度爲40(TC左右,故可迴避熱氧化處理之熱預算增 大或基板之變形等問題。又,藉由以處理氣體中的〇2流 量1 %、處理壓力133.3 Pa程度之條件(方便説明起見, 稱之爲「低壓力、低氧濃度條件」)來進行電漿處理,可 得到高氧化率。 但是,藉由電漿氧化處理所得到的氧化矽膜被發現其 絕緣特性會因電漿氧化處理條件而變動,故在使用電漿氧 化處理所成之氧化矽膜來作爲絕緣膜的MOS電容器等之 元件的製造上,恐怕會產生初期耐壓不良、招致良率低下 等。 【發明內容】 因此,本發明之目的在於提供無損於利用低壓力、低 氧濃度條件之電漿氧化處理的優點,而形成絕緣電阻優異 且得以提高半導體裝置之製造良率的優質膜品質之氧化矽 膜的方法。 本發明的氧化矽膜之形成方法,其特徵爲具備:第一 氧化處理製程,係在電漿處理裝置的處理室内,以處理氣 體中的氧之比例爲1 %以下,且壓力爲〇·133〜133 Pa的 第一處理條件來形成該處理氣體之電漿,藉由該電漿使被 -6 - 200834729 處理體表面的矽氧化,而形成氧化矽膜;以及第二氧化處 理製程,係接著前述第一氧化處理製程之後,以處理氣體 中的氧之比例爲20 %以上,且壓力爲400〜1333 Pa的第 二處理條件來形成該處理氣體之電漿,藉由該電漿使前述 被處理體表面氧化,而形成更進一步之氧化矽膜,並改善 前述氧化矽膜的膜品質。 本發明的氧化矽膜之形成方法,其中,前述第二氧化 處理製程的處理時間爲1〜600秒。 本發明的氧化矽膜之形成方法,其中,相對於在前述 第一氧化處理製程及前述第二氧化處理製程所形成之前述 氧化矽膜的合計膜厚度,在前述第二氧化處理製程所形成 之前述氧化矽膜的膜厚度之比例爲0.1〜5 %。 本發明的氧化矽膜之形成方法,其中,前述第一氧化 處理製程之前述處理氣體中的氧之比例爲0.2〜1 %。 本發明的氧化矽膜之形成方法,其中,前述第二氧化 處理製程之前述處理氣體中的氧之比例爲2 0〜5 0 %。 本發明的氧化矽膜之形成方法,其中,在前述第一氧 化處理製程,前述處理氣體係以0.1〜10 %的比例含有 氫。 本發明的氧化矽膜之形成方法,其中,處理溫度爲 2 00 〜8 00〇C ° 本發明的氧化矽膜之形成方法,其中,前述電漿是由 前述處理氣體和藉由具有複數個開槽的平面天線而導入前 述處理室内之微波所形成的微波激發電漿。 200834729 本發明的電漿處理裝置係具備:用於處理矽製之被處 理體的可真空排氣之處理室;將處理氣體供給至處理室内 的處理氣體供給部;在處理室内產生處理氣體之電漿,使 前述被處理體表面的矽氧化而形成氧化矽膜的電漿供給 源;調整前述處理室内的壓力之排氣裝置;以及控制前述 處理氣體供給部、前述電漿供給源、及前述排氣裝置的控 制部,前述控制部係控制處理氣體供給部、前述電漿供給 源、及前述排氣裝置,該電漿處理裝置的特徵爲進行:第 一氧化處理製程,係在前述處理室内,以前述處理氣體中 的氧之比例爲1 %以下,且壓力爲0.133〜133 Pa的第一 處理條件來形成該處理氣體之電漿,藉由該電漿使前述被 處理體表面的矽氧化,而形成氧化矽膜;以及第二氧化處 理製程,係接著前述第一氧化處理製程之後,以前述處理 氣體中的氧之比例爲20 %以上,且壓力爲400〜1 3 3 3 Pa 的第二處理條件來形成該處理氣體之電漿,藉由該電漿使 前述被處理體表面氧化,而形成更進一步之氧化矽膜,並 改善前述氧化矽膜的膜品質。 本發明的記憶媒體,是儲存有用於在電腦中實行氧化 矽膜之形成方法的電腦程式之電腦可讀取的記憶媒體,前 述氧化矽膜之形成方法的特徵爲具備:第一氧化處理製 程,係在電漿處理裝置的處理室内’以處理氣體中的氧之 比例爲1 %以下,且壓力爲0.133〜133 Pa的第一處理條 件來形成該處理氣體之電漿,藉由該電漿使被處理體表面 的矽氧化,而形成氧化矽膜;以及第二氧化處理製程,係 -8 - 200834729 接著前述第一氧化處理製程之後,以處理氣體中的氧之比 例爲20 %以上,且壓力爲400〜1 3 3 3 Pa的第二處理條件 來形成該處理氣體之電漿,藉由該電漿使前述被處理體表 面氧化,而形成更進一步之氧化矽膜,並改善前述氧化矽 ' 膜的膜品質。 ' 根據本發明,進行以處理氣體中的氧之比例爲1 %以 下,且壓力爲133 Pa以下的第一處理條件來形成氧化矽 φ 膜之第一氧化處理製程。接著第一氧化處理製程之後,進 行以處理氣體中的氧之比例爲20 %以上,且壓力爲400〜 13 3 3 Pa的第二處理條件(方便説明起見,稱之爲「高壓 力·高氧濃度條件」)來形成氧化矽膜之第二氧化處理製 程。藉由該第一氧化處理製程及第二氧化處理製程,可無 損於電漿氧化處理之高氧化率、圖案肩部及底緣部之圓弧 形成、面方位相依性被抑制等第一處理條件之電漿氧化處 理的優點,而形成絕緣耐壓優異的氧化矽膜。 φ 亦即,藉由在第二氧化處理製程進行利用高壓力•高 氧濃度的電漿處理,可改善第一處理條件所致之電漿氧化 處理的缺點,也就是在初期耐壓實驗的低良率、膜品質不 良,而得到緻密且S i - Ο結合損耗少的氧化砂膜。 因此,可對使用以此方法所得到之氧化矽膜來作爲絕 緣膜的半導體裝置賦予良好的電氣特性。 【實施方式】 以下將參照圖面,同時說明本發明之較佳形態。 -9- 200834729 圖1是示意性顯示適於實施本發明之氧化矽膜形成方 法的電漿處理裝置之一例的剖面圖。該電漿處理裝置包含 具有複數個開槽的平面天線,特別是RLSA (Radial Line Slot Antenna ;輻射狀槽型天線),藉由以該天線將微波導 入處理室内來產生電漿,而成爲產生高密度且低電子溫度 之微波電漿的RLS A微波電漿處理裝置,例如適用於包括 電晶體之閘極絕緣膜的各種半導體裝置上之絕緣膜的形 成。 該電漿處理裝置1〇〇具有氣密地構成且接地之略爲圓 筒狀的腔室(處理室)1。在腔室1的底壁1 a之略中央部形 成有圓形的開口部1 〇,而在底壁1 a設有與該開口部1 0 連通且朝向下方突出的排氣室1 1。 腔室1内設有用於水平地支托被處理基板,也就是半 導體晶圓(以下係記述爲「晶圓」)W的由A1N等之陶瓷所 構成的基座2。另外,晶圓W在表面具有凹凸圖案,且爲 矽製。基座2是由支托構件3所支托,該支托構件3是由 從排氣室Π的底部中央延伸至上方的圓筒狀之A1N等之 陶瓷所構成。基座2的外緣部設有用於引導晶圓W的導 環4。又,基座2中埋置有電阻加熱型的加熱器5,該加 熱器5係藉由從加熱器電源6供電來加熱基座2,而以其 熱來加熱被處理體,也就是晶圓W。此時,加熱器5可能 在例如從室溫到800t的範圍控制處理溫度。另外,在腔 室1的内周設有由石英所構成的圓筒狀之襯墊7。又,在 基座2的外周側,爲了將腔室1内均勻排氣,而環狀地設 -10- 200834729 有具有多個排氣孔8 a的石英製之擋板8,且該擋板8 由複數個支柱9加以支托。 在基座2係以可相對於基座2之表面伸縮的方式, 有用於支托升降晶圓W的晶圓支托銷(未圖示)。 在腔室1的側壁設有環狀的氣體導入構件1 5,而 等地形成氣體放射孔。該氣體導入構件1 5連接有氣體 給系統1 6。氣體導入構件亦可配置爲噴淋器狀。該氣 供給系統1 6具有:例如A r氣體供給源1 7、Ο 2氣體供 源1 8、H2氣體供給源1 9,且這些氣體係分別經由氣體 線20到達氣體導入構件1 5,而從氣體導入構件1 5的 體放射孔被均勻地導入腔室1内。在各個氣體管線20 有質流控制器2 1及其前後之開關閥22。另外,亦可使 其他的稀有氣體,例如Kr、He、Ne、Xe等之氣體來代 Ar氣體,又,亦可如後述不含有稀有氣體。 上述排氣室1 1的側面連接有排氣管23,且該排氣 23連接有包含高速真空幫浦的排氣裝置24。然後,藉 使該排氣裝置24動作,將腔室1内的氣體朝排氣室1 1 空間1 1 a内均勻地排出,而經由排氣管2 3排氣。藉此 能將腔室内高速減壓至預定真空度,例如0.133 Pa。 在腔室1的側壁設有:用於在與電漿處理裝置1〇〇 接的搬送室(未圖示)之間進行晶圓W之搬入搬出的搬入 口 25 ;以及開關該搬入出口 25的閘閥26。 腔室1的上部係成爲開口部,沿著該開口部的周緣 設有環狀的支托部27。在該支托部27係經由密封構件 是 設 均 供 體 給 管 氣 設 用 替 管 由 的 可 隣 出 部 -11 - 29 200834729 而氣密地設有由介電質(例如石英或Al2〇3等之陶瓷)所構 成且讓微波穿透的微波穿透板28。因此,腔室1内會保 持氣密。 微波穿透板2 8的上方係以和基座2相對的方式設有 圓板狀的平面天線板3 1。該平面天線板3 1卡止於腔室1 的側壁上端。例如在對應於8吋大小之晶圓W的情況, 平面天線板31是直徑300〜400 mm、厚度0.1〜數 mm(例如1 mm)之由導電性材料所構成的圓板。具體來 說,平面天線板31是例如由表面鍍銀或鍍金的銅板或鋁 板所構成,並成對地以預定圖案貫通形成有多個微波放射 孔3 2(開槽)。舉例來說,該微波放射孔32係如圖2所示 爲長溝狀,且典型上來說,隣接的微波放射孔32彼此係 配置爲「T」字狀,而這些複數之微波放射孔32係配置爲 同心圓狀。微波放射孔32的長度或配列間隔係視微波的 波長Ug)而決定,例如,微波放射孔32的間隔係配置爲 Xg/4、Xg/2或Xg。另外,在圖2中,形成爲同心圓狀之 隣接的微波放射孔32彼此之間隔是以Ar加以表示。 又,微波放射孔3 2亦可爲圓形、圓弧狀等之其他形 狀。此外,微波放射孔32的配置形態並未特別加以限 定,除了同心圓狀以外,亦可被配置爲例如螺旋狀、放射 狀。 在該平面天線板3 1的上表面設有慢波材3 3,該慢波 材33具有比真空還大的介電常數,且是由例如石英、聚 四氟乙烯、聚醯亞胺等之樹脂所構成。因在真空中微波之 -12 - 200834729 波長會變長,故該慢波材3 3具有縮短微波之波長來調整 電漿的功能。另外,雖然平面天線板3 1和微波穿透板2 8 之間,還有慢波材3 3和平面天線板3 1之間係分別緊密配 置,但亦可分開配置。 在腔室1的上表面,以覆蓋這些平面天線板31及慢 波材33的方式,設有例如由鋁或不銹鋼、銅等之金屬材 料所構成的屏蔽蓋體34。腔室1的上表面和屏蔽蓋體34 是藉由密封構件3 5加以密封。屏蔽蓋體3 4和平面天線板 3 1構成波導,而均勻地以放射狀傳播微波。在屏蔽蓋體 34形成有冷卻水流路34a,藉由使冷卻水於該處流通,而 使屏蔽蓋體34、慢波材33、平面天線板3 1、微波穿透板 28冷卻。另外,屏蔽蓋體34接地。 屏蔽蓋體34的上壁之中央形成有開口部36,且該開 口部連接有波導管3 7。該波導管3 7的端部經由匹配電路 38而連接有微波產生裝置39。因此,微波產生裝置39所 產生之例如頻率2.45 GHz的微波,係經由波導管37而傳 播至上述平面天線板31。另外,亦可使用 8.35 GHz、 1.98 GHz等來作爲微波之頻率。 波導管37具有:從上述屏蔽蓋體34的開口部36朝 上方延伸而出,且剖面爲圓形的同軸波導管3 7a ;以及經 由模式變換器40連接於該同軸波導管37a之上端部,且 於水平方向延伸之矩形波導管3 7b。矩形波導管3 7b與同 軸波導管37a之間的模式變換器40具有:將以TE模式傳 播於矩形波導管37b内的微波轉換爲TEM模式的功能。 -13- 200834729 在同軸波導管37a的中心延伸存在有内導體41,該内導 體4 1的下端部連接固定於平面天線板3 1的中心。因此, 微波係經由同軸波導管37a的内導體41而朝平面天線板 3 1均勻地有效傳播。 電漿處理裝置100的各構成部係成爲被連接至具備 CPU的程序控制器50而加以控制的結構。程序控制器50 連接有:製程管理者爲了管理電漿處理裝置100而進行指 令之輸入操作等的鍵盤、可視化顯示電漿處理裝置100的 運作狀況之由顯示器等所構成的使用者介面5 1。 又,程序控制器50連接有記憶部52,該記憶部52 儲存有記錄控制程式(軟體)或處理條件資料等之處方,該 控制程式(軟體)或處理條件資料等係用於以程序控制器50 之控制來實現利用電漿處理裝置1 00所實行的各種處理。 然後,藉由視需要而以來自使用者介面51的指示 等,從記憶部52呼叫出任意之處方,以程序控制器50加 以實行,而在程序控制器50的控制下,進行利用電漿處 理裝置1 00的所欲之處理。又,前述控制程式或處理條件 資料等之處方亦可能利用儲存於電腦可讀取之記憶媒體 50a (例如,CD-ROM、硬碟、軟碟、快閃記憶體等)的狀 態之物,或是從其他裝置例如經由專用線路來隨時傳送而 以線上方式加以利用。 如此所構成之電漿處理裝置1〇〇,藉由即使在800°C 以下,較佳爲5〇(TC以下之低溫度仍無損害的電漿處理’ 可形成優質之膜,同時,電漿均勻性優異,而可實現程序 -14- 200834729 的均勻性。 該電漿處理裝置1 00係可能適合利用於,例如,形成 作爲電晶體的閘極絕緣膜之氧化矽膜的情況、於半導體裝 置之製造過程在用來作爲元件分離技術之淺溝槽隔離 (Shallow Trench Isolation; STI)方面於溝槽内形成氧化膜 的情況等。 接著’將就使用電漿處理裝置1 00的氧化矽膜形成方 法加以説明。圖3是顯示與本發明一實施形態有關之氧化 矽膜形成方法的槪要之流程圖。在本實施形態的氧化矽膜 之形成方法,首先於步驟S2,藉由低壓力•低氧濃度條 件的第一處理條件,進行第一氧化處理製程,接著於步驟 S3 ’實施壓力、氧濃度條件比第一處理條件還高的第二氧 化處理製程。以下將對第一及第二氧化處理製程的細節進 行説明。 首先,打開閘閥26,從搬入出口 25將例如形成有溝 槽等之凹部的矽製晶圓W搬入腔室1内,並載置於基座2 上(步驟S 1 )。然後,從氣體供給系統丨6的Ar氣體供給源 17及〇2氣體供給源18,將Ar氣體及02氣體以預定流量 經由氣體導入構件15導入腔室1内,將腔室内壓力及基 座溫度調整爲第一處理條件。該第一處理條件之處理氣體 中的氧之比例係以例如1 %以下爲佳,0.2〜1 %較佳。處 理氣體的流量可從Ar氣體:50〜5000 mL/min、〇2氣 體:0.5〜50 mL/min之範圍加以選擇,使得相對於總氣 體流量的氧之比例爲上述値。 -15- 200834729 又,處理壓力以丨33 Pa以下爲佳’90〜133 Pa更 佳。 又,處理溫度可選自200°C〜800°C的範圍,但以 400°C 〜50〇°C爲佳。 又,除了來自Ar氣體供給源17及02氣體供給源18 的Ar氣體及02氣體,可自H2氣體供給源1 9以預定比率 導入H2氣體。藉由供給H2氣體,可提高電漿氧化處理的 氧化率。 這是因爲藉由供給H2氣體來生成OH基,這樣係有 助於提高氧化率。在此情況,相對於處理氣體全體之量, H2的比例係以〇·ΐ〜1〇 %爲佳’ 〇·1〜5 %更佳,0.1〜2 %最佳。 接下來,將來自微波產生裝置3 9的微波經由匹配電 路3 8導入波導管3 7。微波係依序通過矩形波導管3 7b、 模式變換器40、及同軸波導管37a而供給至平面天線板 3 1,並從平面天線板3 1經由微波穿透板2 8放射至在腔室 1内之晶圓W的上方空間。微波在矩形波導管3 7b内係以 TE模式傳播,該TE模式之微波係由模式變換器40轉換 爲TEM模式,而沿著同軸波導管37a内朝向平面天線板 31傳播而去。此時,微波產生裝置39的功率係以0.41〜 4.19 W/cm2爲佳,又以成爲0.5〜5 kW爲佳。 藉由從平面天線板3 1經由微波穿透板2 8放射至腔室 1的微波’在腔室1内形成電磁場,將Ar氣體、〇2氣體 等電漿化’而藉由以此方式所形成之電漿,將形成於晶圓 -16- 200834729 W之凹部内所露出的矽表面氧化。以此方式進行第一氧化 處理製程(步驟S2)。 由於微波是從平面天線板3 1的多個微波放射孔3 2所 放射,故該微波電漿會成爲約lxl01G〜5xl013/cm3或其 以上的高密度之電漿,且其電子溫度爲0.5〜2 eV之程 度,電漿密度之均勻性爲±5 %以下。因此,以低溫及高氧 化率進行短時間之氧化處理可薄薄地形成均勻之氧化膜, 另外,因對氧化膜之由電漿中的離子等所致之損害減小, 而有可形成優質氧化矽膜這樣的好處。 以上的第一氧化處理製程係將與後續第二氧化處理製 程之第二處理條件相比爲低壓力·低氧濃度之第一處理條 件所特有的高氧化率這樣的優點發揮至最大限度。因此, 直到所形成之氧化矽膜的膜厚度成長至所欲氧化膜厚度之 前,第一氧化處理製程係進行至達到例如目標膜厚度的 95 %之程度爲止,而以99 %之程度的膜厚度爲佳,99.9 %之程度的膜厚度更佳。 接下來,接著前述第一氧化處理製程之後,進行以第 二處理條件來形成電漿,藉由電槳使晶圓W表面的矽氧 化而形成氧化矽膜的第二氧化處理製程(步驟S3)。在第二 氧化處理製程,從氣體供給系統1 6的Ar氣體供給源1 7 及〇2氣體供給源1 8,將Ar氣體及02氣體以預定流量經 由氣體導入構件1 5導入腔室1内,將腔室内壓力及基座 溫度調整爲第二處理條件。 該第二處理條件之處理氣體中的氧之比例係例如以 -17- 200834729 2 0〜10 0 %爲佳,2 0〜5 0 %更佳,2 0 ~ 3 0 %最佳。處理 氣體的流量可從Ar氣體:〇〜5000 mL/min、02氣體:1〇 〜5 0 0 0 m L / m i η之範圍加以選擇,使得相對於總氣體流量 的氧之比例爲上述値。 • 又,處理壓力以400 Pa以上1 3 3 3 Pa以下爲佳,400 〜667 Pa更佳。 又,處理溫度可選自200°C〜800°C的範圍,但以 • 400°C 〜500°C爲佳。 又,在第二處理條件方面,除了來自 Ar氣體供給源 1 7及02氣體供給源1 8的Ar氣體及02氣體,亦可從H2 氣體供給源1 9以預定比率導入H2氣體。在此情況,H2 相對於處理氣體全體之量的比例係以0.1〜10 %爲佳, 0.1〜5 %更佳,0.1〜2 %最佳。但是,由於在以短於第 一氧化處理製程之時間所進行的第二氧化處理製程,提高 氧化率的必要性很少,故H2的添加可爲任意的。 • 接下來,將來自微波產生裝置39的微波經由匹配電 路38引導至波導管37。微波係依序通過矩形波導管 3 7b、模式變換器40、及同軸波導管37a而供給至平面天 線板3 1,並從平面天線板31經由微波穿透板2 8放射至 在腔室1内的晶圓W之上方空間。微波在矩形波導管3 7b 内係以TE模式傳播,該TE模式之微波係由模式變換器 40轉換爲TEM模式,而沿著同軸波導管37a内朝向平面 天線板3 1傳播而去。此時,微波產生裝置3 9的功率係以 〇·4 1〜4·19 W/cm2爲佳,又以成爲0.5〜5 kW爲佳。 -18- 200834729 以上之第一氧化處理製程(步驟S 4)結束,將基板搬 出。 如此’與先前的第一氧化處理製程之第一處理條件相 比,第二氧化處理製程係以高壓力·高氧濃度之條件加以 進行。該第二氧化處理製程是除了所謂的氧化砂膜之增膜 _ 以外,以改善於第一氧化處理製程所形成之氧化砍膜的膜 品質爲主目的之製程。 φ 因此,從縮短整體處理製程時間的觀點來看,第二氧 化處理製程的製程時間係在於腔室1内所生成的電漿穩定 化之後越短越好,例如爲6 〇 0秒以下,而以1〜6 〇秒爲 佳,1〜1 0秒更佳,而從電漿穩定化的觀點來看,最好爲 5〜1 0秒。 又’相W於所仅膜厚度’亦即’在第—*氧化處理製程 及第二氧化處理製程所形成之氧化砂膜的膜厚度,在第二 氧化處理製程所形成之前述氧化矽膜的膜厚度之比爲5 % 以下,且以1〜0.1 %爲佳。 藉由組合以低壓力且低氧濃度的第一處理條件所進行 之第一氧化處理製程、和以高壓力且高氧濃度的第二處理 條件所進行之第二氧化處理製程的兩步驟之電漿氧化處 理,可以高氧化率形成絕緣電阻優異的氧化矽膜。因此, 可對使用以此方法所得到之氧化矽膜來作爲絕緣膜的半導 體裝置賦予良好的電氣特性。 接著,參照圖4,同時就將本發明的氧化矽膜之形成 方法應用於STI之溝槽内部的氧化膜形成之範例進行說 •19- 200834729 明。圖4(a)〜圖4(i)係圖示STI之溝槽形成及在其後所 進行之氧化膜形成爲止的製程。 首先,在圖4(a)及圖4(b),於矽基板101藉由例如熱 氧化等之方法,形成Si02等之氧化矽膜102。接著,在圖 4(c),於氧化矽膜 102上,藉由例如 CVD (Chemical Vapor Deposition),形成 Si3N4等之氮化砂膜 103。然 後,在圖4(d),於氮化矽膜103之上,在塗佈光阻之後, 藉由光微影技術加以圖案化而形成光阻層1 04。 接著,藉由將光阻層1 〇4當作蝕刻遮罩,使用例如鹵 素系的蝕刻氣體選擇性地蝕刻氮化矽膜1 03和氧化矽膜 102,使矽基板101對應於光阻層104的圖案而露出(圖 4(e))。換言之,藉由氮化矽膜103來形成用於溝槽的遮罩 圖案。圖4(f)顯示藉由使用例如含有氧等處理氣體的含氧 電漿,實施所謂的灰化處理而去除光阻層1 04的狀態。 在圖4(g)係藉由將氮化矽膜103及氧化矽膜102當作 遮罩,對矽基板101選擇性地實施蝕刻而形成溝槽105。 該蝕刻可使用含有例如Cl2、HBr、SF6、CF4等之鹵素或 鹵素化合物、〇2等之鈾刻氣體來進行。 圖4(h)顯示對STI之蝕刻後的晶圓W之溝槽105形 成氧化矽膜的製程。在此係進行包含利用低壓力·低氧濃 度的第一處理條件所成之第一氧化處理製程、和利用高壓 力·高氧濃度的第二處理條件所成之第二氧化處理製程的 電漿氧化處理。藉由如此改變條件來進行兩步驟之電漿氧 化處理,可使溝槽105之肩部105a的矽101.維持圓弧。 -20- 200834729 藉由將圓弧形狀導入溝槽105之肩部105a的矽101,與 該部位形成爲銳角的情況相較,可抑制漏電流的產生。同 樣地,亦可在溝槽105的底緣部105b形成圓弧形狀。 又,可以不相依於矽的面方位之方式,在溝槽10 5的内面 ^ (側壁部、底部)以均勻之膜厚度形成氧化矽膜1 1 1 a、 * 1 1 1 b。這樣的效果係可視爲在以低壓力·低氧濃度之第一 處理條件所進行的第一氧化處理製程,藉由主要在電漿中 Φ 使oCdj基具有支配性而得。 另外,以本發明的氧化矽膜之形成方法形成氧化矽膜 ill後,依照STI所成之元件分離區域形成的順序,以例 如CVD法於溝槽105内埋置Si〇2等之絕緣膜後,將氮化 矽膜103當作阻擋層(stopper layer)而以CMP進行拋光來 加以平坦化。加以平坦化之後,藉由以蝕刻去除氮化矽膜 1 03及埋置之絕緣膜的上部,可形成元件分離構造。 接著,就確認本發明之效果的實驗結果進行説明。 • 圖5是使用以下述條件A及條件B之電漿氧化處理 形成於EPI基板(單結晶基板)上的氧化砂膜,製作實驗用 M0S電容器,而實施絕緣膜可靠度評估實驗(TZDB實驗) 的結果。另外,TZDB測定對象的氧化矽膜之膜厚度(Tox) 爲1 1 ·5 nm,胞元面積(S)爲5 mm2,測定處(N)爲112 點。 <條件A ;本發明方法> · · ·兩步驟處理 第一氧化處理製程;低壓力•低氧濃度電漿氧化處理 -21 - 200834729 條件
Ar 流量·· 500 mL/min (seem) 〇2 流量:5 mL/min (seem) H2 流量:5 mL/min (seem) 〇2氣體:約1 % 處理壓力·· 1 33.3 Pa (1 Tori*) 微波功率:2·3 W/cm2 (275 0 W)
處理溫度:400°C 處理時間:23 5秒 第二氧化處理製程:高壓力·高氧濃度電漿氧化處理 條件
Ar 流量·· 120 mL/min (seem) 〇2 流量:37 mL/min (seem) H2 流量:3 mL/min (seem) 〇2氣體比率:約23 % 處理壓力·· 666·5 Pa (5 Torr) 微波功率:2·3 W/cm2 (275 0 W) 處理溫度:400X: 處理時間:1 0秒、3 0秒、6 0秒及7 0 0秒 <條件B ;比較方法> · ••僅低壓力·低氧濃度電 漿氧化處理
Ar 流量:500 mL/min (seem) 〇2 流量·· 5 mL/min (seem) -22- 200834729 H2 流量:5 mL/min (seem) 〇2氣體比率:約1 % 處理壓力:133.3 Pa (1 Torr) 微波功率:2.3 W/cm2 (275 0 W) 處理溫度:40(TC 處理時間:23 5秒 根據圖5可知,和以僅利用低壓力·低氧濃度的電漿 處理(換言之,利用條件A之高壓力•高氧濃度條件的處 理時間爲零)而成之條件B來形成氧化矽膜的比較方法相 比,在以低壓力•低氧濃度+高壓力·高氧濃度而成之兩 步驟的條件A進行電漿處理的本發明方法之情況,良率 [合格基準;>15MV/cm]會提高且初期耐壓被改善。 又,在改善良率方面,亦確認在第二氧化處理製程之 處理時間爲1 0秒以下會得到充分的效果。爲了縮短氧化 矽膜形成的合計時間,係使高氧化率的低壓力•低氧濃度 而成之第一氧化處理製程的時間儘可能地長,而第二氧化 處理製程的製程時間係在可得到良率改善效果的範圍內越 短越好。在其另一方面,開啓微波電力(0N)來引燃電漿而 開始第二氧化處理製程之後,使電漿穩定化一定時間一 事’在維持程序的再現性上係爲理想。圖6顯示在波長 777 nm之電漿中的氧基之發光頻譜(〇ES)與程序時間的關 係。根據該圖6可知,從在程序時間3 4秒的時間點開啓 微波電力(ON),到氧基的發光穩定化爲止係需要約5秒左 右的時間。根據以上所述,第二氧化處理製程的製程時間 -23- 200834729 爲例如600秒以下,而以1〜6 0秒爲佳,1〜1 〇秒更佳, 5〜1 0秒最佳。 接著,以上述條件A、條件Β及下述之條件C進行 電漿氧化處理,以調查電漿氧化處理的氧化率、圖案肩部 的形狀、氧化矽膜形成的面方位相依性、依時絕緣破壞實 驗(TDDB實驗)、耐蝕性、ESR(電子自旋共振)分析而成的 膜中之Si-Ο結合的損耗量Ef、Si02/Si界面的粗度。這些 之結果顯示於表1。另外,表1中亦一倂記有上述TZDB 實驗(Time Zero絕緣破壞實驗)的結果。 <條件C ;比較方法> · · ·僅高壓力•高氧濃度電 漿氧化處理
Ar 流量:120 mL/min (seem) Ο 2 流量:3 7 m L / m i η ( s c c m ) H2 流量:3 mL/min (seem) 〇2氣體比率:約23 % 處理壓力:666·5 Pa (5 Torr) 微波功率:2·3 W/cm2 (2750 W) 處理溫度:4 G G °c 處理時間:1 5 0 0秒 -24 - 200834729 【一漱】 條件C (高壓力·高氧濃度) △(稍慢) χ(銳角) χ(多) 1〇(高良率) X(低良率) 〇(高) 〇(檢出極限以下) x(粗糙) 條件B (低壓力·低氧濃度) 〇(高) 〇(圓弧形狀) 〇(少) χ(低良率) 〇(高良率) 丨x(低) χ(高)* 〇(平坦) 條件A (兩步驟處理) 〇(高) 〇(圓弧形狀) : 〇(少) 〇(筒良率) 〇(筒良率) 〇(局) 〇(檢出極限以下) 〇(平坦) 實驗項目 氧化率 圖案肩部的形狀 面方位相依性 TZDB實驗 TDDB實驗 耐蝕性(稀氟酸處理) ESR分析(Si-Ο結合的損耗量E’) Si02/Si界面的粗度(平坦性) 賊}flt6€: χ , sifcMlik 长嗽:V ,&赋胳漱:〇 200834729 圖案肩部的形狀係藉由以前述條件A〜C對形成有如 圖7所示之凹凸圖案1 1 0的單晶矽1 0 1之表面加以電漿氧 化處理來形成氧化矽膜111,而觀察圖案肩部112的矽 1 〇 1之形狀是否帶有圓弧狀來加以測定。又,氧化矽膜形 成的面方位相依性係根據圖7所示之a部與b部的膜厚 度,藉由測定矽的(100)面與(110)面之氧化率的差別而加 以求出。另外,圖案1 1 0之凹部的深度與開口寬度之比 (涂寬比)爲2 · 5。 TDDB實驗係和前述TZDB實驗相同,使用藉由上述 條件A〜C所形成之氧化矽膜來製作MOS電容器(圖示省 略)而加以評估。 耐蝕性係根據將以上述條件A〜C所形成之氧化矽膜 浸漬於稀氟酸(HF : H20 = 1 : 1〇〇)溶液10秒鐘來進行濕 式飩刻處理之情況的氧化矽膜之膜厚度減少量來加以評 估。其顯示濕式蝕刻所致之膜厚度減少量很少即爲緻密且 優質之膜。 氧化矽膜中的Si-Ο結合之損耗量E’係對以上述條件 A〜C所形成的氧化矽膜,藉由ESR(電子自旋共振)分析 裝置加以測定。另外,Si-Ο結合的損耗量E’之檢出極限 約爲 5xl015[spins/cm3]以下。
Si02/Si界面的粗度(自乘均方根粗度;Rms)是以 AFM(原子間力顯微鏡)分析加以測定。 根據表1,顯示在進行低壓力·低氧濃度+高壓力· 高氧濃度所成之條件A的兩步驟之電漿處理的本發明方 -26- 200834729 法之情況,係維持低壓力·低氧濃度所成之條件B的電漿 氧化處理之優點,也就是高氧化率、圖案肩部112之圓弧 形成、面方位相依性被抑制這樣的特長,且在第二氧化處 理製程,藉由進行利用高壓力·高氧濃度的電漿處理,會 改善條件B的電漿氧化處理之缺點,也就是初期耐壓實驗 的低良率、膜品質不良,而得到緻密(高耐蝕性)且S 〇 結合損耗少(低E’)的氧化矽膜。 如此,藉由以低壓力·低氧濃度+高壓力·高氧濃度 而成之兩步驟的電漿處理來形成氧化矽膜,會發揮利用低 壓力·低氧濃度條件之電漿氧化處理的優點,並可確認彌 補其缺點。因此,探究得到這種效果的原因。 圖8係顯示在電漿處理裝置100内所生成的電漿中之 自由基,也就是OdDO及0(3P2)之原子密度和處理壓力的 關係。電發形成條件係Ar流量500 mL/min (seem)、〇2 流量5 mL/min (seem) [02氣體混合比率約1 %]、處理溫 度40 0 °C、微波功率1 500 W (1.25 W/cm2),而處理壓力在 90〜667 Pa之間變化。 根據該圖8可看出,0(42)密度係約在133.3 Pa左右 達到峰値,並傾向隨著處理壓力提高而比〇(3P2)密度更快 地減少。 圖9顯示電漿中的OCDO密度及0(3P2)密度和處理氣 體之流量比率的關係。電漿形成條件爲處理壓力133.3 Pa (1 Torr)、處理溫度 400°C、微波功率 1 500 W (1.25 W/cm2),而 Ar 流量在 300 〜5 00 mL/min (s ecm)之間變 -27- 200834729 化,〇2流量在1〜200 mL/min (seem)之間變化[〇2氣體流 量比率;在此(02/Ar + 〇2)xi〇〇 爲 〇.2 〜40 %]。 根據該圖9可知,〇(3p2)密度大致上不受處理氣體中 的〇2氣體流量比率[(02/Ar + 02)χ100]所致之影響,而 0(^2)密度係處理氣體中的 〇2流量比率越低其程度越 高,且在1 %左右存在急遽之峰値。 從圖8及圖9可知,在電漿處理裝置1〇〇,以133.3 Pa、02濃度1 %之低壓力、低氧濃度條件,可形成
OdDO、0(3P2)之密度最高的電漿。在第一氧化處理製 程’耢由以這種自由基主體之電漿使砂氧化,而產生高氧 化率、圖案肩部1 1 2之圓弧形成、面方位相依性被抑制這 樣的效果。又’在高壓力·高氧濃度之第二氧化處理製程, 如同從圖8及圖9所理解地,將在第一氧化處理製程所形 成的氧化矽膜暴露於0(3P2)基主體之電漿。因此,其被視 爲使氧化矽膜改質,且改善初期耐壓實驗之低良率、膜品 質不良,而形成緻密(高耐蝕性)且Si-Ο結合損耗少(低E,) 的氧化矽膜之物。 以上雖敘述本發明的實施形態,但本發明不限於上述 實施形態,而可能有各種的變化。例如,在圖1雖舉出 RLSA方式之電漿處理裝置1〇0爲例,但亦可爲例如ICP 電漿方式、ECR電漿方式、表面反射波電漿方式、磁控管 電漿方式等之電漿處理裝置。 又’本發明可適用於如圖7所例示之按照凹凸圖案進 行高品質的氧化膜形成之必要性高的應用,例如STI之溝 -28- 200834729 槽内部的氧化膜形成、電晶體之多晶矽閘極電極側壁的氧 化膜形成等。又,本發明亦可能適用於在形成有凹凸且面 方位依部位而不同之矽表面,於例如鰭片構造、溝閘極構 造之三維電晶體的製造過程,形成作爲閘極絕緣膜等之氧 ^ 化矽膜的情況。此外,亦可能適用於快閃記憶體等之穿隧 氧化膜的形成等。又,可使用單晶砂來作爲砂基板,亦可 使用多晶矽、非晶矽。 鲁又,在上述實施形態雖然係敘述關於形成氧化砂膜來 作爲絕緣膜之方法,但亦可將藉由本發明方法所形成之氧 化矽膜進一步氮化處理而形成氮氧化矽膜(SiON膜)。在 此情況,氮化處理之方法不拘,但以例如使用含有Ar氣 體和N2氣體的混合氣體來加以電漿氮化處理爲佳。 [産業利用性] 本發明在各種半導體裝置之製造方面,可合適地利用 於形成氧化矽膜之情況等。 【圖式簡單說明】 圖1是顯示適於實施本發明方法的電漿處理裝置之一 例的槪略剖面圖。 圖2是顯示平面天線板之構造的圖面。 圖3是顯示本發明之氧化矽膜形成方法的製程順序之 一例的流程圖。 圖4(a)〜(i)是顯示對STI所成之元件分離的適用例 -29- 200834729 之晶圓剖面的模式圖。 圖5是顯示TZDB實驗之結果的曲線圖。 圖6是顯示程序時間與電漿中的氧發光強度之關係的 曲線圖。 _ 圖7是顯示形成圖案的晶圓表面附近之縱剖面的模式 - 圖。 圖8是顯示處理壓力與電漿中的自由基密度之關係的 • 曲線圖。 圖9是顯示處理氣體流量比率與電漿中的自由基密度 之關係的曲線圖。 【主要元件符號說明】 1 :腔室 1 a :底壁 2 :基座 • 3 :支托構件 4 :導環 5 :加熱器 6 :加熱器電源 7 :襯墊 8 :擋板 8 a :排氣孔 9 :支柱 1 0 :開口部 -30- 200834729 :排氣室 a :空間 :氣體導入構件 =氣體供給系統 • Ar氣體洪給源 Z 〇2氣體供給源 :H2氣體供給源 =氣體管線 =質流控制器 z開關閥 :排氣管 =排氣裝置 :搬入出口 :閘閥 =支托部 :微波穿透板 :密封構件 :平面天線板 :微波放射孔 :慢波材 :屏蔽蓋體 a :冷卻水流路 :密封構件 :開口部 -31 - 200834729 37 :波導管 37a _•同軸波導管 37b :矩形波導管 38 :匹配電路 _ 3 9 :微波產生裝置 ' 40 :模式變換器 41 :内導體 φ 50 :程序控制器 50a :記憶媒體 5 1 :使用者介面 52 :記憶部 100 :電漿處理裝置 1 〇 1 :矽基板 102 :氧化矽膜 103 :氮化矽膜 # 104 :光阻層 105 :溝槽 l〇5a :肩部 105b :底緣部 1 10 :圖案 1 1 1、1 1 1 a、1 1 1 b :氧化矽膜 1 1 2 :圖案肩部 W :晶圓 -32-
Claims (1)
- 200834729 十、申請專利範園 1 · 一種氧化矽膜之形成方法,其特徵爲具備: 第一氧化處理製程,係在電漿處理裝置的處理室内, 以處理氣體中的氧之比例爲1 %以下,且壓力爲0.133〜 133 Pa的第一處理條件來形成該處理氣體之電漿,藉由該 電漿使被處理體表面的矽氧化,而形成氧化矽膜;以及 第二氧化處理製程,係接著前述第一氧化處理製程之 後,以處理氣體中的氧之比例爲20 %以上,且壓力爲400 〜1333 Pa的第二處理條件來形成該處理氣體之電漿,藉 由該電漿使前述被處理體表面氧化,而形成更進一步之氧 化矽膜,並改善前述氧化矽膜的膜品質。 2. 如申請專利範圍第1項所記載的氧化矽膜之形成 方法,其中,前述第二氧化處理製程的處理時間爲1〜 600 秒。 3. 如申請專利範圍第1項所記載的氧化矽膜之形成 方法,其中,相對於在前述第一氧化處理製程及前述第二 氧化處理製程所形成之前述氧化矽膜的合計膜厚度’在前 述第二氧化處理製程所形成之前述氧化矽膜的膜厚度之比 例爲0 · 1〜5 %。 4 .如申請專利範圍第1項所記載的氧化矽膜之形成 方法,其中,前述第一氧化處理製程之前述處理氣體中的 氧之比例爲〇·2〜1 %。 5.如申請專利範圍第1項所記載的氧化矽膜之形成 方法,其中,前述第二氧化處理製程之前述處理氣體中的 -33- 200834729 氧之比例爲20〜50 %。 6.如申請專利範圍第1項所記載的氧化矽膜之形成 方法,其中,在前述第一氧化處理製程,前述處理氣體係 以0.1〜1 0 %的比例含有氫。 ' 7.如申請專利範圍第1項所記載的氧化矽膜之形成 ' 方法,其中,處理溫度爲2 00〜800°C。 8. 如申請專利範圍第1項所記載的氧化矽膜之形成 φ 方法,其中,前述電漿是由前述處理氣體和藉由具有複數 個開槽的平面天線而導入前述處理室内之微波所形成的微 波激發電漿。 9. 一種電漿處理裝置,係具備: 用於處理矽製之被處理體的可真空排氣之處理室; 將處理氣體供給至前述處理室内的處理氣體供給部; 在前述處理室内產生前述處理氣體之電漿,使前述被 處理體表面的矽氧化而形成氧化矽膜的電漿供給源; • 調整前述處理室内的壓力之排氣裝置;以及 控制前述處理氣體供給部、前述電漿供給源、及前述 排氣裝置的控制部, 前述控制部係控制前述處理氣體供給部、前述電漿供 給源、及前述排氣裝置, 該電漿處理裝置的特徵爲進行: 第一氧化處理製程,係在前述處理室内,以前述處理 氣體中的氧之比例爲1 %以下,且壓力爲0· 133〜133 Pa 的第一處理條件來形成該處理氣體之電漿,藉由該電漿使 -34- 200834729 被處理體表面的氧化’而形成氧化砂膜;以及 第二氧化處理製程,係接著前述第一氧化處理製程之 後,以前述處理氣體中的氧之比例爲2 0 %以上,且壓力 爲400〜1 3 3 3 Pa的第二處理條件來形成該處理氣體之電 漿,藉由該電漿使前述被處理體表面氧化,而形成更進一 步之氧化矽膜,並改善前述氧化矽膜的膜品質。 1 0 . —種記憶媒體, 是儲存有用於在電腦中實行氧化矽膜之形成方法的電 腦程式之電腦可讀取的記憶媒體, 氧化矽膜之形成方法的特徵爲具備: 第一氧化處理製程,係在電漿處理裝置的處理室内, 以處理氣體中的氧之比例爲1 %以下,且壓力爲0.1 3 3〜 133 Pa的第一處理條件來形成該處理氣體之電漿,藉由該 電漿使被處理體表面的矽氧化,而形成氧化矽膜;以及 第二氧化處理製程,係接著前述第一氧化處理製程之 後,以處理氣體中的氧之比例爲20 %以上,且壓力爲400 〜1 3 3 3 Pa的第二處理條件來形成該處理氣體之電漿,藉 由該電漿使前述被處理體表面氧化,而形成更進一步之氧 化矽膜,並改善前述氧化矽膜的膜品質。 -35-
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006267742A JP5089121B2 (ja) | 2006-09-29 | 2006-09-29 | シリコン酸化膜の形成方法およびプラズマ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW200834729A true TW200834729A (en) | 2008-08-16 |
Family
ID=39230219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096136355A TW200834729A (en) | 2006-09-29 | 2007-09-28 | Method for forming silicon oxide film, plasma processing apparatus and storage medium |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8003484B2 (zh) |
| JP (1) | JP5089121B2 (zh) |
| KR (1) | KR101102690B1 (zh) |
| CN (1) | CN101517716B (zh) |
| TW (1) | TW200834729A (zh) |
| WO (1) | WO2008038787A1 (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261217A (ja) * | 2005-03-15 | 2006-09-28 | Canon Anelva Corp | 薄膜形成方法 |
| JP5357487B2 (ja) | 2008-09-30 | 2013-12-04 | 東京エレクトロン株式会社 | シリコン酸化膜の形成方法、コンピュータ読み取り可能な記憶媒体およびプラズマ酸化処理装置 |
| KR101120133B1 (ko) * | 2009-05-13 | 2012-03-23 | 가천대학교 산학협력단 | 탄성기질의 표면 상에서의 나노구조의 조절성 제조 |
| JP2011071353A (ja) * | 2009-09-25 | 2011-04-07 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
| CN108666206B (zh) * | 2018-05-25 | 2019-08-16 | 中国科学院微电子研究所 | 基于两步微波等离子体氧化的碳化硅氧化方法 |
| CN108766887B (zh) * | 2018-05-25 | 2019-07-30 | 中国科学院微电子研究所 | 基于两步微波等离子体氧化的凹槽mosfet器件的制造方法 |
| WO2020054038A1 (ja) * | 2018-09-13 | 2020-03-19 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置、及びプログラム |
| US11049731B2 (en) * | 2018-09-27 | 2021-06-29 | Applied Materials, Inc. | Methods for film modification |
| JP7500450B2 (ja) * | 2021-01-21 | 2024-06-17 | 東京エレクトロン株式会社 | プラズマ処理装置 |
| CN113410126B (zh) * | 2021-06-18 | 2024-03-08 | 上海华虹宏力半导体制造有限公司 | 热氧化工艺中自动调控硅氧化膜厚度的方法和系统 |
| JP7530878B2 (ja) * | 2021-09-30 | 2024-08-08 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2768685B2 (ja) * | 1988-03-28 | 1998-06-25 | 株式会社東芝 | 半導体装置の製造方法及びその装置 |
| US5225036A (en) * | 1988-03-28 | 1993-07-06 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| US5756402A (en) * | 1992-12-28 | 1998-05-26 | Kabushiki Kaisha Toshiba | Method of etching silicon nitride film |
| US6214736B1 (en) * | 1998-10-15 | 2001-04-10 | Texas Instruments Incorporated | Silicon processing method |
| JP2000349285A (ja) | 1999-06-04 | 2000-12-15 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体集積回路装置 |
| TWI235433B (en) * | 2002-07-17 | 2005-07-01 | Tokyo Electron Ltd | Oxide film forming method, oxide film forming apparatus and electronic device material |
| JP4280686B2 (ja) * | 2004-06-30 | 2009-06-17 | キヤノン株式会社 | 処理方法 |
| TW200620471A (en) * | 2004-08-31 | 2006-06-16 | Tokyo Electron Ltd | Silicon oxide film forming method, semiconductor device manufacturing method and computer storage medium |
| JP5032056B2 (ja) * | 2005-07-25 | 2012-09-26 | 株式会社東芝 | 不揮発性半導体メモリ装置の製造方法 |
-
2006
- 2006-09-29 JP JP2006267742A patent/JP5089121B2/ja not_active Expired - Fee Related
-
2007
- 2007-09-28 KR KR1020097006183A patent/KR101102690B1/ko not_active Expired - Fee Related
- 2007-09-28 TW TW096136355A patent/TW200834729A/zh unknown
- 2007-09-28 US US12/443,044 patent/US8003484B2/en not_active Expired - Fee Related
- 2007-09-28 WO PCT/JP2007/069041 patent/WO2008038787A1/ja not_active Ceased
- 2007-09-28 CN CN2007800359879A patent/CN101517716B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2008038787A1 (en) | 2008-04-03 |
| CN101517716B (zh) | 2011-08-17 |
| US8003484B2 (en) | 2011-08-23 |
| CN101517716A (zh) | 2009-08-26 |
| JP5089121B2 (ja) | 2012-12-05 |
| KR101102690B1 (ko) | 2012-01-05 |
| KR20090043598A (ko) | 2009-05-06 |
| US20100093185A1 (en) | 2010-04-15 |
| JP2008091409A (ja) | 2008-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200834729A (en) | Method for forming silicon oxide film, plasma processing apparatus and storage medium | |
| JP5229711B2 (ja) | パターン形成方法、および半導体装置の製造方法 | |
| TWI492297B (zh) | 電漿蝕刻方法、半導體裝置之製造方法、及電漿蝕刻裝置 | |
| TWI433237B (zh) | A plasma oxidation treatment method and a plasma processing apparatus | |
| KR101380094B1 (ko) | 반도체 장치의 제조 방법 | |
| CN101156233B (zh) | 氧化硅膜的制造方法和等离子体处理装置 | |
| JP2008251855A (ja) | シリコン酸化膜の形成方法 | |
| JP5231232B2 (ja) | プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体 | |
| TW200941579A (en) | Method for forming silicon oxide film, storage medium, and plasma processing apparatus | |
| WO2008038788A1 (en) | Method for forming silicon oxide film, plasma processing apparatus and storage medium | |
| WO2007136049A1 (ja) | シリコン酸化膜の形成方法および形成装置 | |
| JPWO2006025363A1 (ja) | シリコン酸化膜の形成方法、半導体装置の製造方法およびコンピュータ記憶媒体 | |
| CN102165568A (zh) | 硅氧化膜的形成方法和装置 | |
| JP5291467B2 (ja) | プラズマ酸化処理方法、記憶媒体、及び、プラズマ処理装置 |