TW200828803A - Circuit for improving sequence - Google Patents

Description

200828803 九、發明說明： 【發明所屬之技術領域】 本發明涉及一種時序改善電路，尤指一種可使主機 板上晶片組輸出控制電腦休眠狀態之信號時序與輸入 輸出控制晶片内控制電腦休眠狀態信號時序一致之時 序改善電路。 【先前技術】 晶片組係主機板之重要組成部分，幾乎影響著主機 板之全部功能。當電腦進入休眠狀態時，要求晶片組輸 出控制休眠狀態之信號時序與輸入輸出控制晶片中控 制休眠狀態之信號時序相一致，然而，由於生產晶片組 之廠商與生產輸入輸出控制晶片之廠商會不同，難免存 在主機板上晶片組之信號時序與輸入輸出控制晶片之 信號時序不能相容之狀況，而影響電腦正常運行。 【發明内容】 鑒於以上内容，有必要提供一種可使主機板上晶片 組輸出控制電腦休眠狀態之信號時序與輸入輸出控制晶 片内控制休眠狀態之信號時序一致之時序改善電路。 一種時序改善電路，可將一晶片組輸出控制電腦休 眠狀態之控制信號轉換為與一輸入輸出控制晶片中用於 控制電腦休眠狀態之第一休眠狀態控制信號及第二休眠 狀態控制信號時序一致之信號，該時序改善電路包括一 控制電路及一開關電路，該控制電路包括一高通低斷之 第一開關元件及一高通低斷之第二開關元件，該第一開 200828803 關元件之輸入端與一節點相連，該節點電壓在開機時為 高電平，關機及休眠時為低電平，該第一開關元件之輸 出端分別與該晶片組輸出之控制信號端及該第二開關元 件之輸入端相連，該第二開關元件之輸出端與該輸入輸 出控制晶片相連，該開關電路之輸入端與該節點相連， 該開關電路之輸出端與該輸入輸出控制晶片相連並輸出 一開機時為高電平、關機與休眠時為低電平之信號至該 輸入輸出控制晶片。 相對習知技術，本發明時序改善電路借助該主機板 輔助電源端、該電源輸入端及該電源啟動信號端，將晶 片組輸出之用於控制電腦休眠狀態之控制信號轉換為與 輸入輸出控制晶片内用於控制電腦休眠狀態之第一休眠 狀態控制信號及第二休眠狀態控制信號時序一致之兩信 號，使該晶片組與該輸入輸出控制晶片之信號時序相 容，保證電腦能夠正常運行。 【實施方式】 請參閱圖1，本發明時序改善電路用於當電腦進入休 眠狀態時，可將一晶片組輸出之用於控制電腦休眠狀態 之控制信號S3’轉換為一信號31及一信號51，使該兩 信號31、51與一輸入輸出控制晶片10内之第一休眠狀 態控制信號S3及第二休眠狀態控制信號S4之時序一 致。該第一休眠狀態控制信號S3用於將電腦運行之程式 保存於記憶體中，其在電腦關機時處於低電平，開機時 處於高電平，第一休眠狀態及第二休眠狀態時處於低電 200828803 平’該第二休眠狀態控制信號S4用於將電腦運行之程式 保存於硬碟機中，其在電腦關機時處於低電平，開機及 第一休眠狀態時處於高電平，第二休眠狀態時處於低電 平；該控制信號S3，在電腦關機及開機時處於高電平， 第一休眠狀態時處於低電平，第二休眠狀態時處於高電 平。 該時序改善電路包括一主機板輔助電源端1〇〇、_ 電源輪入端300、一電源啟動信號端500、一比較器20、 一開關元件、一開關電路3〇、一控制電路50及該控制 信號S3’輸入端。該控制電路50包括一高通低斷之第 一開關元件及一高通低斷之第二開關元件，該開關電路 30包括一第三開關元件及一第四開關元件。在本實施方 式中，該開關元件為一第一場效應電晶體Q1，該第一開 關元件及該第二開關元件為一場效應電晶體Q4及一電 晶體Q5，該第一開關元件之輸入端及輸出端分別為該場 效應電晶體Q4之閘極及汲極，該第二開關元件之輪入 端及輪出端分別為該電晶體Q5之基極及集極，第三開 關元件及第四開關元件分別為一第二場效應電晶體Q2 及一第三場效應電晶體Q3。 該主機板輔助電源端1〇〇與一電阻R2之一端相 連，該電阻R2之另一端藉由一節點21與比較器2〇之 反向輪入端相連，該電源輸入端3〇〇與一電阻R3之一 端相連，該電阻R3之另一端藉由一節點23與比較器20 之正向輸入端相連，該節點21藉由一電阻R1接地，該 200828803 節點23藉由一電阻R4接地，該節點23還藉由一電容 C1接地。該比較器20之其中一端接一電源供電端700， 一端接地，其輸出端藉由一節點11連接該第一場效應電 晶體Q1之汲極，該第一場效應電晶體Q1之閘極與該電 源啟動信號端500相連，其閘極還藉由一電容C2接地， 其源極接地。該節點11藉由一電阻R5與該電源供電端 700相連，該節點11與該開關電路30中第二場效應電 晶體Q2之閘極相連，該第二場效應電晶體Q2之汲極藉 由一電阻R6連接該電源供電端700，其源極接地。該第 三場效應電晶體Q3之閘極與該第二場效應電晶體Q2之 汲極相連，該第三場效應電晶體Q3之汲極藉由一電阻 R7連接該電源供電端700，其源極接地。該第三場效應 電晶體Q3之汲極即該信號31之輸出端與該輸入輸出控 制晶片10之第一休眠狀態控制信號S3端相連。 該控制信號S3’端藉由一電阻R8與該控制電路50 中場效應電晶體Q4之汲極相連，該場效應電晶體Q4之 閘極連接該節點11，其源極接地。該電晶體Q5之基極 與該場效應電晶體Q4之汲極相連，該電晶體Q5之集極 藉由一電阻R9連接該電源供電端，其射極接地。該電 晶體Q5之集極即該信號51之輸出端與該輸入輸出控制 晶片10之第二休眠狀態控制信號S4端相連。 請參閱圖2,圖2為該輸入輸出控制晶片10中第一 休眠狀態控制信號S3及第二休眠狀態控制信號S4之時 序圖。當電腦處於關機狀態時，該第一休眠狀態控制信 11 200828803 號S3及該第二休眠狀態控制信號S4均為低電平；當電 腦開機後，該第一休眠狀態控制信號s3及該第二休眠狀 悲控制信號S4變為高電平；當電腦進入第一休眠狀態 時’該第一休眠狀態控制信號S3變為低電平，該第二休 眠狀態控制信號S4仍然保持高電平；當電腦進入第二休 眠狀態時，該第一休眠狀態控制信號S3保持低電平不 變’該第二休眠狀態控制信號S4變為低電平。 請繼續參閱圖3，圖3為該晶片組輸出之控制信號 S3’時序圖，當電腦處於關機狀態時，該控制信號S3’ 為高電平；當電腦開機後，該控制信號S3’保持高電平 不變；當電腦進入第一休眠狀態時，該控制信號S3，變 為低電平；當電腦進入第二休眠狀態時，該控制信號 S3’變為高電平。 下面詳細介紹本發明時序改善電路之工作過程。 該主機板輔助電源端1〇〇輸入+5V電壓至主機板， 用於給主機板上元件供電，該電源輸入端300輸入+ 12V 主電壓供電腦運行，當關機時，該主機板輔助電源端100 及該電源輸入端300均為低電平輸入，因此該節點11 之電壓為一低電平，只有當開機時，待該節點23之電壓 高於該節點21之電壓時，該節點11之電壓才為一高電 平。該電源啟動信號端500之信號為一低電平有效信 號，即當電腦處於開機狀態時，該電源啟動信號端5〇〇 為一低電平輸入，當電腦處於關機及休眠狀態時，該電 源啟動信號端500為一高電平輸入。 12 200828803 當電腦處於關機狀態時，該電源啟動信號端500為 一高電平輸入，該第一場效應電晶體Q1導通，其汲極 輸出低電平，因此該節點11之電壓為一低電平，該第二 場效應電晶體Q2截止，其汲極輸出高電平至該第三場 效應電晶體Q3之閘極，該第三場效應電晶體Q3導通， 其汲極輸出低電平，即該信號31為一低電平；該控制信 號S3’為一高電平，該節點11之電壓為一低電平，該 場效應電晶體Q4截止，其汲極輸出一高電平至該晶體 管Q5之基極，因此該電晶體Q5導通，其集極輸出低電 平，即該信號51為一低電平。 當電腦處於開機狀態時，該主機板辅助電源端100 及該電源輸入端300均為高電平輸入，該電源啟動信號 端500為一低電平輸入，當該節點23之電壓高於該節點 21之電壓時，該比較器20輸出一高電平，即該節點11 之電壓為一高電平，由於該第一場效應電晶體Q1截止， 該節點11之高電平輸入至該第二場效應電晶體Q2之閘 極，該第二場效應電晶體Q2導通，其汲極輸出低電平 至該第三場效應電晶體Q3之閘極，該第三場效應電晶 體Q3截止，其汲極輸出高電平，即該信號31為一高電 平；由於該節點11之電壓為一高電平，因此該場效應電 晶體Q4導通，其汲極輸出低電平至該電晶體Q5之基 極，該電晶體Q5截止，其集極輸出高電平，即該信號 51為一高電平。 當電腦處於第一休眠狀態時，該電源輸入端300輸 13 200828803 入一低電平，該節點π之電壓為低電平，因此該第三場 效應電晶體Q3之》及極輸出低電平’即該信號31為一低 電平；由於該控制信號S3’為低電平，該電晶體Q5截 止，其集極輸出高電平，即該信號51為一高電平。 當電腦處於第二休眠狀態時，該電源輸入端300輸 入一低電平，該節點11之電壓為低電平，因此該第三場 效應電晶體Q3之没極輸出低電平，即該信號31為一低 電平；由於該控制信號S3’為高電平，且該場效應電晶 體Q4截止，因此該電晶體Q5導通，其集極輸出低電平， 即該信號51為一低電平。 在本發明時序改善電路中，可藉由其他電路來實現 該信號31之時序與該第一休眠狀態控制信號S3之時序 一致。 本發明時序改善電路借助該主機板輔助電源端 100、該電源輸入端300及該電源啟動信號端500，將晶 片組輸出之控制信號S3’轉換為與該輸入輸出控制晶 片10内用於控制電腦休眠狀態之第一休眠狀態控制信 號S3及第二休眠狀態控制信號S4時序一致之兩信號 31、51，使該晶片組與該輸入輸出控制晶片10之時序相 容，則電腦能夠正常運行。 【圖式簡單說明】 圖1為本發明時序改善電路較佳實施方式之電路 圖。 圖2為圖1中輸入輸出控制晶片之信號時序圖。 14 200828803 圖3為一晶片組輪出之控制信號時序圖。 【主要元件符號說明】 輸入輸出控制晶片 10節點 11 比較器 20 即點 23 信號 31 信號 51 電源輸入端 300 電源供電端 700 電阻 R2 電阻 R4 電阻 R6 電阻 R8 電容 C1 第一場效應電晶體 Q1 第三場效應電晶體 Q3 電晶體 Q5 第二休眠狀態控制信號 S4 節點 21 開關電路 30 控制電路 50 主機板辅助電源端 100 電源啟動信號端 500 電阻 R1 電阻 R3 電阻 R5 電阻 R7 電阻 R9 電容 C2 第二場效應電晶體 Q2 場效應電晶體 第一休眠狀態控制信號 S3 控制信號 ^ 15

Claims (1)

1. 200828803 十、申請專利範圍 1. 一種時序改善電路，可將一晶片組輸出之控制電腦 休眠狀態之控制信號轉換為與一輸入輸出控制晶片 中用於控制電腦休眠狀態之第一休眠狀態控制信號 及第二休眠狀態控制信號時序一致之信號，該時序 改善電路包括一控制電路及一開關電路，該控制電 路包括一高通低斷之第一開關元件及一高通低斷之 第二開關元件，該第一開關元件之輸入端與一節點 相連’該節點電壓在開機時為南電平’關機及休眠 時為低電平，該第一開關元件之輸出端分別與該晶 片組輸出之控制信號端及該第二開關元件之輸入端 相連，該第二開關元件之輸出端與該輸入輸出控制 晶片相連，該開關電路之輸入端與該節點相連，該 開關電路之輸出端與該輸入輸出控制晶片相連並輸 出一開機時為高電平、關機與休眠時為低電平之信 號至該輸入輸出控制晶片。 2. 如申請專利範圍第1項所述之時序改善電路，其中 該節點與一比較器之輸出端相連，該比較器之輸入 端分別與一主機板輔助電源端及一電源輸入端相 連，該比較器輸出該開機時為高電平，關機及休眠 時為低電平之節點電壓。 3. 如申請專利範圍第1項所述之時序改善電路，其中 該開關電路之輸入信號為南電平時輸出南電平之信 號、輸入信號為低電平時輸出低電平之信號。 16 200828803 4. 如申請專利範圍第3項所述之時序改善電路，其中 該開關電路包括兩場效應電晶體，並以其中一場效 應電晶體之閘極作為輸入端與該節點相連，該場效 應電晶體之沒極與另一場效應電晶體之閘極相連^ 該另一場效應電晶體之汲極與該輸入輸出控制晶片 相連，用以輸出該開機時為高電平、關機及休眠時 為低電平之信號。 5. 如申請專利範圍第1項所述之時序改善電路，其中 該第一開關元件為一場效應電晶體，該第一開關元 件之輸入端及輸出端分別為該場效應電晶體之閘極 及汲極，該第二開關元件為一電晶體，該第二開關 元件之輸入端及輸出端分別為該電晶體之基極及集 極0 6. 如申請專利範圍第1項所述之時序改善電路，其中 該節點與一開關元件相連，該開關元件與一低電平 有效之電源啟動信號端相連。 7. 如申請專利範圍第6項所述之時序改善電路，其中 該開關元件為一場效應電晶體，該場效應電晶體之 閘極與該電源啟動信號端相連，其没極與該節點相 連，其没極還藉由一電阻連接一電源供電端。 17