TW201405300A - 開關機控制電路 - Google Patents

Abstract

一種開關機控制電路，包括一處理單元、一電源切換單元、一延時單元及一控制單元；該處理單元根據一電源開關訊號輸出對應的模式訊號至該電源切換單元，該電源切換單元根據接收的模式訊號將一第一電源轉換為一第二電源，該處理單元還根據接收的電源開關訊號輸出對應的狀態訊號至該延時單元，該延時單元進而根據該狀態訊號輸出對應的控制訊號至該控制單元，以使得該控制單元控制主機板進行開機或關機動作。

Description

開關機控制電路

本發明涉及一種開關機控制電路，特別涉及一種可降低電腦待機功耗的開關機控制電路。

現在，個人電腦已經成為人們生活的必需品。生活在快節奏的社會中的人們通常在電腦關機的情況下都不會將電腦的交流電插頭拔掉。當需要開啟電腦時，用戶只需輕輕地按一下電腦的電源鍵就可以開機了。殊不知在沒有拔掉電源插頭的情況下，電腦的一部分電子元件仍處於工作狀態。據測算，在此狀態下，電腦的功耗盡6W之多。這與當下追求節能減排的社會很不相符合。因此，如何儘量減少個人電腦待機下的功耗已成為業界急需解決的問題。

鑒於以上內容，有必要提供一種可降低電腦待機功耗的開關機控制電路。

一種開關機控制電路，應用於一電腦，該電腦包括一電源供應器及一主機板，該電源供應器用於輸出一第一電源，該開關機控制電路包括：

一處理單元，用於根據該主機板輸出的電源開關訊號輸出對應的模式訊號，還根據該電源開關訊號輸出對應的狀態訊號；當該處理單元接收到低電平的電源開關訊號時，該處理單元輸出一低電平的模式訊號，還延時一第一預設時間輸出一持續第二預設時間的低脈衝的狀態訊號；當該處理單元再次收到低電平的電源開關訊號時，該處理單元輸出一高電平的模式訊號，該處理單元還輸出持續低電平的狀態訊號；

一電源切換單元，當該電源切換單元接收到該低電平的模式訊號時，該電源切換單元將該第一電源轉換為該第二電源；當該電源切換單元接收到該高電平的模式訊號時，該電源切換單元停止將該第一電源轉換為一第二電源；

一延時單元，根據一低電平的重定訊號鎖定該處理單元的狀態訊號為低電平，當該重定訊號為高電平時，該延時單元釋放該處理單元輸出的狀態訊號，以當接收到持續第二預設時間的低脈衝的狀態訊號時，該延時單元根據該高電平的重定訊號輸出一持續該第二預設時間的低脈衝的控制訊號；

一控制單元，當接收到該持續該第二預設時間的低脈衝的控制訊號時，該控制單元控制該主機板開機。

上述開關機控制電路透過該延時單元在主機板處於待機狀態時切斷電源供應器輸出的第一電源轉換為第二電源，進而大大降低了主機板的待機功耗。

請參考圖1，本發明開關機控制電路的較佳實施方式包括一處理單元10、一電源切換單元30、一延時單元20及一控制單元40。

該處理單元10根據電源開關訊號（PS_ON訊號）輸出對應的模式訊號至該電源切換單元30，該處理單元10還根據該電源開關訊號輸出對應的狀態訊號至該延時單元20；該電源切換單元30根據接收的模式訊號是否將一第一電源轉換為一第二電源；該延時單元20根據該狀態訊號輸出對應的控制訊號至該控制單元40，以使得該控制單元40根據該控制訊號控制主機板進行開機或關機動作。

根據電腦的工作原理可知，當電腦處於待機狀態，在按下電源開關到放開電源開關的過程中，該PS_ON訊號的電平由高變低又變高。在此過程中，當電源供應器接收到低電平的PS_ON訊號（第一狀態電源開關訊號）後，電源供應器啟動並產生所有的輸出電壓，如P1V5_AUX、P1V0_AUX、P0V75_AUX、12V等。之後即可啟動主機板，即電腦進入S0狀態。當電腦處於工作狀態時，按下電源開關關機，該PS_ON訊號的電平再次由高變低，此時，電腦收到該低電平的PS_ON訊號（第二狀態電源開關訊號）時進行關機操作，即電腦由S0狀態變為S5狀態，電源供應器則停止輸出電壓。

請參考圖2，該處理單元10用於控制主機板進入一種比S5狀態更節能的待機模式。本實施方式定義這種模式為+S5。該處理單元10包括一控制晶片IC、一電容C1及四個電阻R1-R4。該控制晶片IC包括一電源引腳VSB、一配置引腳DEEPS5_SEL、一輸入引腳PS_IN、一狀態輸出引腳PS_OUT、一模式輸出引腳SYS5VSB及一接地引腳GND。該電源引腳VSB與一電源P5V_STBY_PSU（第一電源）相連，還透過該電容C1接地。

該輸入引腳PS_IN用於接收主機板的PS_ON訊號（P1），還透過該電阻R1與該電源P5V_STBY_PSU相連。該模式輸出引腳SYS5VSB透過該電阻R3輸出模式訊號（P3）。該控制晶片IC根據其輸入引腳PS_IN接收的PS_ON訊號控制該模式輸出引腳SYS5VSB輸出對應的模式訊號。如當電腦處理待機狀態下時，若該輸入引腳PS_IN接收到低電平的PS_ON訊號（第一狀態電源開關訊號），該模式輸出引腳SYS5VSB輸出低電平的模式訊號；當該輸入引腳PS_IN再次接收到低電平的PS_ON訊號（第二狀態電源開關訊號）時，該模式輸出引腳SYS5VSB輸出高電平的模式訊號。

該配置引腳DEEPS5_SEL透過該電阻R2與該電源P5V_STBY_PSU相連，該配置引腳DEEPS5_SEL用於控制主機板是否進入+S5模式。即當該配置引腳DEEPS5_SEL為高電平時，該處理單元10則控制主機板進入+S5狀態。

該狀態輸出引腳PS_OUT透過該電阻R4與一電源P3V3_AUX相連，該控制晶片IC還根據該電源開關訊號透過該狀態輸出引腳PS_OUT輸出對應的狀態訊號。如當電腦處理待機狀態下時，若該輸入引腳PS_IN接收到低電平的PS_ON訊號（第一狀態電源開關訊號），控制晶片IC則透過該狀態輸出引腳PS_OUT輸出一持續低電平的狀態訊號至該延時單元20；當該輸入引腳PS_IN再次接收到低電平的PS_ON訊號（第二狀態電源開關訊號）時，該控制晶片IC延時一第一預設時間（如160ms）後透過該狀態輸出引腳PS_OUT輸出一持續一第二預設時間（如160ms）的低脈衝的狀態訊號。

請參考圖3，該電源切換單元30包括一電子開關T1、兩電阻R5和R6及四個電容C2-C5。該電子開關T1的第一端透過該電阻R6接收該控制晶片IC的模式輸出引腳SYS5VSB輸出的模式訊號（P3），還直接透過電容C2與該電源P5V_STBY_PSU相連，還直接透過電容C3接地。該電子開關T1的第二端與該電源P5V_STBY_PSU相連，第三端透過電容C4與電子開關T1的第一端相連，該電子開關T1的第三端還透過電容C5接地，且直接與一電源P5V_STBY（第二電源）相連。該電阻R5的一端與該電源P5V_STBY_PSU相連，另一端與控制晶片IC的模式輸出引腳SYS5VSB相連。當該電子開關T1的第一端為高電平時，該電子開關T1的第二端與第三端截止，該電源P5V_STBY則無電壓輸出；當該電子開關T1的第一端為低電平時，該電子開關T1的第二端與第三端導通，該電源P5V_STBY_PSU則可轉換為電源P5V_STBY。本實施方式中，該電子開關T1為一P溝道場效應晶體管，該P溝道場效應晶體管的閘極、汲極與源極分別對應該電子開關T1的第一端、第三端與第二端。在其他實施方式中，該電子開關T1亦可為一PNP型晶體管，PNP型晶體管的基極、集極及射極分別對應該第一及電子開關T1第一端、第三端與第二端。

請參考圖4，該延時單元20包括四個電子開關T2-T5及四個電阻R7-R10。該電子開關T2的第一端透過該電阻R9與該電源P5V_STBY相連，第二端接地，第三端透過該電阻R8與電源P3V3_AUX相連。該電子開關T2的第三端還與該電子開關T5的第一端相連。該電子開關T5的第二端用於接收該控制晶片IC的狀態輸出引腳PS_OUT輸出的狀態訊號（P2），第三端透過該電阻R7與該電源P3V3_AUX相連，該電子開關T5的第三端還用於輸出一控制訊號至該控制單元40。該電子開關T3的第一端透過該電阻R10接收一輸出至南橋晶片的重定訊號（P4），其中該重定訊號為電源供應器在輸出該電源P3V3_AUX後的0.5S內由主機板產生的高電平訊號，南橋晶片接收到該重定訊號後即進入工作狀態，進而控制主機板進行開機動作。該電子開關T3的第二端接地，第三端透過該電阻R9與該電源P5V_STBY相連，還直接與該電子開關T4的第一端相連。該電子開關T4的第二端接地，第三端與該電子開關T5的第二端相連，該電子開關T4的第三端還用於接收該控制晶片IC的狀態輸出引腳PS_OUT輸出的狀態訊號（P2）。當該電子開關T2-T5的第一端為高電平時，該電子開關T2-T5的第二端與第三端導通；當該電子開關T2-T5的第一端為低電平時，該電子開關T2-T5的第二端與第三端截止。本實施方式中，該電子開關T2-T5均為一N溝道場效應晶體管，該N溝道場效應晶體管的閘極、汲極與源極分別對應該電子開關T2-T5的第一端、第三端與第二端。在其他實施方式中，該電子開關T2-T5亦可為一NPN型晶體管，NPN型晶體管的基極、集極及射極分別對應該電子開關T2-T5第一端、第三端與第二端。

該控制單元40用於接收該電源切換單元30輸出的控制訊號。當該控制單元40接收到持續第二預設時間的低脈衝訊號時，該控制單元40則控制該主機板開機。本實施方式中，該控制單元40為一CPLD（Complex Programmable Logic Device，複雜可編程邏輯器件）。該下面對本發明的工作過程進行詳細的說明。

在電腦處於待機狀態時，當進行開機時，主機板產生低電平的PS_ON訊號（第一狀態電源開關訊號），該控制晶片IC的輸入引腳PS_IN接收到該低電平的PS_ON訊號後，該控制晶片IC透過其模式輸出引腳SYS5VSB輸出低電平的模式訊號至該電源切換單元30。該電源切換單元30的電子開關T1的第一端接收到低電平的模式訊號後，該電子開關T1的第一端與第二端導通，即由電源供應器輸出的電源P5V_STBY_PSU可被轉換輸出為P5V_STBY，如此使得由電源P5V_STBY轉換而來的P3V3_AUX電源亦可輸出電壓。此時，當該處理單元10的控制晶片IC接收到該低電平的PS_ON訊號後，該控制晶片IC延時160ms後透過該狀態輸出引腳PS_OUT輸出持續第二預設時間的低脈衝的狀態訊號至該延時單元20。根據Intel設計規範可知，此時該南橋晶片將不會接收到高電平的重定訊號，如在該電源P3V3_AUX準備好之後的一第三預設時間（如450ms）內，該重定訊號一直為低電平。此時，該電子開關T3截止，該電子開關T2與T4導通，該電子開關T5截止，該控制單元40則接收到高電平訊號，該控制單元40不進行開機操作。根據Intel設計規範可知，當該電源P3V3_AUX準備好之後第三預設時間（如450ms）後，該南橋晶片則會接收到高電平的重定訊號，進而使得該電子開關T3的第一端接收高電平訊號，該電子開關T3的第二端與第三端導通，此時，與該電子開關T3第三端相連的電子開關T2、T4的第一端也為低電平，進而使得該電子開關T2與T4的第二端與第三端均截止。而此時該電子開關T5的第一端為高電平，該電子開關T5的第二端與第三端導通。該電子開關T5的第二端接收持續第二預設時間的低脈衝的狀態訊號，進而使得該控制單元40可根據該電子開關T5的第三端接收該控制晶片IC輸出的持續該第二預設時間的脈衝訊號的狀態訊號，以控制該主機板進行開機操作。

當進行關機操作時，主機板產生一低電平的PS_ON訊號（第二狀態電源開關訊號），該控制晶片IC的輸入引腳PS_IN接收到該低電平的PS_ON訊號後，該控制晶片IC透過其模式輸出引腳SYS5VSB輸出高電平的模式訊號至該電源切換單元30。該電源切換單元30的電子開關T1的第一端接收到該高電平的模式訊號後，該電子開關T1的第二端與第三端截止，即電源供應器輸出的P5V_STBY_PSU無法轉換成P5V_STBY。此時，該電源P5V_STBY則無電壓輸出，進而使得由電源P5V_STBY轉換的電源P3V3_AUX的也無法進行轉換，即電源P3V3_AUX也變為低電平。此時該控制晶片IC還透過該狀態輸出引腳PS_OUT將輸出持續低電平的狀態訊號。該延時單元20的電子開關T5的第一端變為低電平。南橋晶片接收的重定訊號（P4）為低電平，進而使得該電子開關T2-T5的第二端與第三端均截止，使得該電子開關T5的第三端為低電平。此時，該控制單元40則接收到持續低電平的狀態訊號，該控制單元40控制該主機板進行關機操作。如此在主機板關機時將主機板的P5V_STBY電源、P3V3_AUX電源關閉，進而達到了進行一步降低主機板待機功耗的目的。

上述開關機控制電路透過該延時單元20在主機板處於待機狀態時停止電源供應器輸出的P5V_STBY轉換為其他電壓，如此大大降低了主機板的待機功耗。另外，透過根據是否在高電平的重定訊號傳輸至南橋晶片來判斷電源供應器輸出的各種電壓是否均達到穩定狀態，進而有效地避免了因電源供應器輸出的各種電壓未穩定導致主機板無法啟動的狀況。

綜上所述，本發明確已符合發明專利的要件，爰依法提出專利申請。惟，以上所述者僅為本發明的較佳實施方式，本發明的範圍並不以上述實施方式為限，舉凡熟悉本案技藝的人士援依本發明的精神所作的等效修飾或變化，皆應涵蓋於以下申請專利範圍內。

10．．．處理單元

20．．．延時單元

30．．．電源切換單元

IC．．．控制晶片

R1-R10．．．電阻

C1-C4．．．電容

T1-T5．．．電子開關

40．．．控制單元

圖1是本發明開關機控制電路的較佳實施方式的方框圖。

圖2是圖1中的處理單元的電路圖。

圖3是圖1中的電源切換單元的電路圖。

圖4是圖1中的延時單元與控制單元的電路圖。

10．．．處理單元

20．．．延時單元

30．．．電源切換單元

40．．．控制單元

Claims (10)

1. 一種開關機控制電路，應用於一電腦，該電腦包括一電源供應器及一主機板，該電源供應器用於輸出一第一電源，該開關機控制電路包括：
   一處理單元，用於根據該主機板輸出的電源開關訊號輸出對應的模式訊號，還根據該電源開關訊號輸出對應的狀態訊號；當該處理單元接收到低電平的電源開關訊號時，該處理單元輸出一低電平的模式訊號，還延時一第一預設時間輸出一持續第二預設時間的低脈衝的狀態訊號；當該處理單元再次收到低電平的電源開關訊號時，該處理單元輸出一高電平的模式訊號，該處理單元還輸出持續低電平的狀態訊號；
   一電源切換單元，當該電源切換單元接收到該低電平的模式訊號時，該電源切換單元將該第一電源轉換為該第二電源；當該電源切換單元接收到該高電平的模式訊號時，該電源切換單元停止將該第一電源轉換為一第二電源；
   一延時單元，根據一低電平的重定訊號鎖定該處理單元的狀態訊號為低電平，當該重定訊號為高電平時，該延時單元釋放該處理單元輸出的狀態訊號，以當接收到持續第二預設時間的低脈衝的狀態訊號時，該延時單元根據該高電平的重定訊號輸出一持續該第二預設時間的低脈衝的控制訊號；
   一控制單元，當接收到該持續該第二預設時間的低脈衝的控制訊號時，該控制單元控制該主機板開機。
2. 如申請專利範圍第1項所述之開關機控制電路，其中該處理單元包括一控制晶片及一第一電阻，該控制晶片包括一輸入引腳、一電源引腳、一配置引腳、一狀態輸出引腳及一模式輸出引腳；該電源引腳與該第一電源相連，該輸入引腳用於接收該電源開機訊號，該配置引腳透過該第一電阻與該第一電源相連；該狀態輸出引腳與一第三電源相連，其中該第三電源由該第二電源轉換而來。
3. 如申請專利範圍第1項所述之開關機控制電路，其中該電源切換單元包括一第一電子開關，該第一電子開關的第一端用於接收該處理單元輸出的模式訊號，第二端與該第一電源相連，第三端與該第二電源相連；當該第一電子開關的第一端為低電平的模式訊號時，該第一電子開關的第二端與第三端導通；當該第一電子開關的第一端為高電平的模式訊號時，該第一電子開關的第二端與第三端截止。
4. 如申請專利範圍第1項所述之開關機控制電路，其中該延時電路包括第二至第五電子開關；該第二電子開關的第一端用於接收該重定訊號，第二端接地，第三端與該第一電源相連，還與該第三電子開關的第一端相連，該第三電子開關的第二端接地，第三端用於接收該處理單元輸出的狀態訊號；該第四電子開關的第一端該第一電源相連，第二端接地，第三端與一由該第二電源轉換的第三電源相連，還與該第五電子開關的第一端相連，該第五電子開關的第二端與該第三電子開關的第三端相連，還用於接收該控制晶片狀態輸出引腳輸出的狀態訊號，該第五電子開關的第三端與該第三電源相連，還用於輸出控制訊號至該控制單元；當該第二至第五電子開關的第一端為低電平時，該第二至第五電子開關的第二端與第三端導通；當該第二至第五電子開關的第一端為高電平時，該第二至第五電子開關的第二端與第三端導通。
5. 如申請專利範圍第3項所述之開關機控制電路，其中該第一電子開關為一P溝道場效應晶體管或一PNP晶體管，當該第一電子開關為P溝道場效應晶體管時，該P溝道場效應晶體管的閘極、汲極與源極分別對應該第一電子開關的第一端、第三端與第二端；當該第一電子開關為PNP晶體管時，該PNP型晶體管的基極、集極及射極分別對應該第一電子開關的第一端、第三端與第二端。
6. 如申請專利範圍第4項所述之開關機控制電路，其中該第二至第五電子開關為N溝道場效應晶體管或NPN晶體管，當該第二至第五電子開關為N溝道場效應晶體管時，該N溝道場效應晶體管的閘極、汲極與源極分別對應該第二至第五電子開關的第一端、第三端與第二端；當該第二至第五電子開關為NPN晶體管時，該NPN型晶體管的基極、集極及射極分別對應該第二至第五電子開關的第一端、第三端與第二端。
7. 如申請專利範圍第2項所述之開關機控制電路，其中該處理單元還包括第二至第四電阻及一第一電容，該電源引腳透過該第一電容接地，該模式輸出引腳透過該第二電阻輸出模式訊號；該狀態輸出引腳透過該第三電阻與該第三電源相連，該輸入引腳還透過該第四電阻與該第二電源相連。
8. 如申請專利範圍第4項所述之開關機控制電路，其中該延時單元還包括第五至第八電阻，該第二電子開關的第一端透過該第五電阻接收輸出至南橋的重定訊號，該第二電子開關的第三端還透過該第六電阻與該第一電源相連，該第四電子開關的第三端還透過該第七電阻與該第三電源相連；該第五電子開關的第三端透過該第八電阻與該第三電源相連。
9. 如申請專利範圍第4項所述之開關機控制電路，其中該電源切換單元還包括第九至第十電阻及第二至第五電容，該第一電子開關的第一端透過該第九電阻接收該處理單元輸出的控制訊號，還透過該第十電阻與該第二電源相連，還透過該第三電容與該第二電源相連，還透過該第三電容接地，該第一電子開關的第三端還透過該第四電容接地，還透過該第五電容與該第一電子開關的第一端相連。
10. 如申請專利範圍第1項所述之開關機控制電路，其中該控制單元為一CPLD。