TW200818708A - Oscillation circuit - Google Patents
Oscillation circuit Download PDFInfo
- Publication number
- TW200818708A TW200818708A TW096116395A TW96116395A TW200818708A TW 200818708 A TW200818708 A TW 200818708A TW 096116395 A TW096116395 A TW 096116395A TW 96116395 A TW96116395 A TW 96116395A TW 200818708 A TW200818708 A TW 200818708A
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- discharge
- capacitor
- charge
- terminal
- Prior art date
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 21
- 239000003990 capacitor Substances 0.000 claims abstract description 32
- 238000007599 discharging Methods 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 8
- 230000000452 restraining effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 9
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 5
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 4
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 101150110971 CIN7 gene Proteins 0.000 description 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 2
- 101150110298 INV1 gene Proteins 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 2
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 206010011469 Crying Diseases 0.000 description 1
- 101150086406 INV gene Proteins 0.000 description 1
- 239000004202 carbamide Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 101150045415 invs gene Proteins 0.000 description 1
- 230000003534 oscillatory effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/354—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Semiconductor Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
200818708 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種振盪電路,尤其關於一種藉由進行 電容器之充放電來獲得振盪輸出之振盪電路。 【先前技術】 一般在微電腦等之半導體積體電路中,為了製作動作 時脈而内建有振盪電路。以下針對習知例之振盪電路進行 說明。第5圖係振盪電路之電路圖。 該振盪電路之構成為包括:電容器C、對電容器C之 節點N之電壓進行檢測的史密特(schmitt)反相器STV、史 密特反相器STV之輸出經由反相器INV輸入至閘極之P 通道型MOS電晶體Ml以及N通道型MOS電晶體M2、 與P通道型MOS電晶體Ml串聯連接並流通基準電流II 之P通道型MOS電晶體M3、及與N通道型MOS電晶體 M2串聯連接並流通基準電流II之N通道型MOS電晶體 M4。振盪電路之輸出時脈係由反相器INV獲得。 第6圖係表示產生上述基準電流II之基準電流電路之 電路圖。在賦予電源電壓Vdd之電源端子及賦予接地電壓 GND之接地端子之間,串聯連接有電阻Rl(電阻值R1)及 N通道型MOS電晶體M5。N通道型MOS電晶體M5,其 閘極及汲極係共通連接,源極係接地。如果將閘極源極之 間電壓設為Vgsl,則N通道型MOS電晶體M5中流通基 準電流II。基準電流II由數式1給定。 【數式1】 5 319238 200818708
Vdd-Vgsl R1 該基準電流II在電流鏡(corrent mirror)之N通道型 MOS電晶體M6中流通。而且,在與N通道型MOS電晶 體M6串聯連接之P通道型MOS電晶體M7中也流通基準 電流II 〇 並且,P通道型MOS電晶體M7之閘極電壓Va係施 加於第5圖之P通道型MOS電晶體M3之閘極;N通道型 ' MOS電晶體M6之閘極電壓Vb係施加於第5圖之N通道 型MOS電晶體M4之閘極。 參照第7圖之波形圖對該振盪電路之動作進行說明。 設史密特反相器STV具有兩個臨限值Vtl、Vt2(Vtl>Vt2)。 當藉由基準電流II之充電使得節點N(電容器C之端子)之 電壓上升,而達到史密特反相器STV之臨限值Vtl時,史 密特反相器STV之輸出反轉為低位準,反相器INV之輸 I 出變為高位準,其結果M2導通(on)、Ml截止(off)。因此, 當藉由基準電流II之放電使得電容器C之節點N之電壓 降低,而達到史密特反.相器STV之臨限值Vt2時,史密特 反相器STV之輸出反轉為高位準,反相器INV之輸出變 為低位準,其結果M2截止、Ml導通。如此,再次開始藉 由基準電流II之充電。藉由如此反復進行充電及放電,可 以從反相器INV獲得輸出時脈。 專利文獻1 :日本特開2003 — 69341號公報 然而,在由於電池的劣化等而使得施加於半導體積體 6 319238 200818708 •電路之電源電壓Vdd發生變 導體積體電、s + N形下,亦希望内建 知例之之振s頻率不變動。然而,2 大之問題。 存在著振2頻率對電源電I之依賴: 【發明内容】 本务明之振盪電路係有 括··第1充放電電路;其具備第lt;t=研創者,包 =端子電堡初始化為電源始:動J將:ι電容 路;及對第厂動作進行切換之第V開關電 脈之第"会測電::第2 ^ 對將第2電容器之端子電摩、^路,其具備第2電容器; 作、及在第2電容哭中:“刀。化為電源電壓之初始化動 之第侧電路^ C: 並輸出第2時脈之第心:,以=πτ 第1及第2時脈,按m ρ Χ及&制电路,其根據 初始化動作及放電動;;之方弟2充放電電路交替地進行 根據本發明,如果第】:广弟1及第2開闕電路。 充放電電路之第卜“ 電電路結束放電,則第1 電路結束放電,柯第2右^ 再 果第2充放電 整初始化為電源電承,,電路之第2電容器之端子電 如此,第1及第心放:Γ弟1充放電電路開始放電。 使得放電總是從電:;=交替地反復初始化及放電, .’、包I開始。由此,振盪頻率之電源電 319238 7 200818708 壓依賴性被抑制。 而且,被初始化之電源電壓可以不設為電源電壓,而 設定為接地電壓,以從接地電壓開始充電之方式構成也能 夠獲得同樣的效果。 (發明效果) 根據本發明之振盪電路,可以抑制振盪頻率之電源電 壓依賴性。 【實施方式】 參照第1圖至第3圖,對本發明第1實施方式之振盪 電路進行說明。第1圖係振盤電路之電路圖。第2圖(A) 係第1充放電電路10之電路圖,第2圖(B)係第2充放電 電路20之電路圖。 第1充放電電路10、第2充放電電路20在放電結束 時分別輸出第1時脈CLK1、第2時脈CLK2。第1時脈 CLK1以及第2時脈CLK2係輸入至第1RS正反器RSFF1、 第2RS正反器RSFF2的設定(set)端子、重設(reset)端子。 第1RS正反器RSFF1之輸出係透過反相器INV1作為 第1放電致能(enable)信號EN1反饋輸入至第1充放電電 路10之第1開關電路SW1,並且,輸入至第3RS正反器 RSFF3的設定端子。同樣,第2RS正反器RSFF2之輸出係 透過反相器INV2作為第2放電致能信號EN2反饋輸入至 第2充放電電路20之第2開關電路SW2,並且,輸入至 第3RS正反器RSFF3的重設端子。 如第2圖(A)所示,第1充放電電路10具備··第1電 8 319238 200818708 /容器Cl、第1開關電路SW1及第1檢測電路KC1。第1 開關電路SW1構成為包括:構成反相器的P通道型MOS 電晶體M10以及N通道型MOS電晶體Mil、及與該等串 聯連接並流通由基準電流電路產生之基準電流II之N通 道型MOS電晶體M12。基準電流電路與第6圖之電路相 同。於前述反相器係輸入有第1放電致能信號EN1。 第1開關電路SW1之輸出與第1電容器C1之端子(節 點N1)連接,並且,輸出到第1檢測電路KC1。第1檢測 〔 電路KC1係一種反相器,由串聯連接之P通道型MOS電 晶體M13、N通道型MOS電晶體M14構成。P通道型MOS 電晶體Ml 3之閘極係施加基準電流電路之電壓Va,且流 通基準電流II。N通道型MOS電晶體M14之閘極係施加 第1開關電路SW1之輸出。由此,第1檢測電路KC1之 臨限值Vt3係設定為與基準電流電路之Vgsl相等(Vt3 = Vgsl)。而且,第1檢測電路KC1之輸出係施加到緩衝放 I; 大器AP,緩衝放大器AP之輸出係作為第1時脈CLK1被 輸出。 如第2圖(B)所示,第2充放電電路20係與第1充放 電電路10相同之電路結構,於第2充放電電路20之第2 開關電路S W2係輸入有第2放電致能信號EN2。 接著,參照第3圖對該振盪電路之動作進行說明。當 前如果設第1放電致能信號EN1為高位準、第2放電致能 信號EN2為低位準,則在第1充放電電路10中,M10截 止,Mil導通,第1電容器C1藉由基準電路II被放電。 9 319238 200818708 / 另一方面,在第1充放電電路10進行放電動作的期間,第 2充放電電路20被初始化。即,第2充放電電路20之第2 電容器C2藉由第2開關電路SW2充電,第2電容器C2 之端子(節點Ν2)之電壓初始化為電源電壓Vdd。 如果第1電容器C1之節點N1藉由放電而從電源電壓 Vdd降低至Vt3,則第1檢測電路KC1之輸出反轉為高位 準,第1時脈CLK1變為高位準。因此,第1RS正反器RSFF1 以及第2RS正反器RSFF2之輸出反轉,第1放電致能信號 ^ EN1變為低位準之同時,第2放電致能信號EN2變為高位 準。 如果第1放電致能信號EN1變為低位準,則由於在第 1充放電電路10中第1開關電路SW1的M10導通、Mil 截止,所以,第1電容器Cl被充電,節點N1之電壓被初 始化為電源電壓Vdd。 另外,如果第2放電致能信號EN2變為高位準,則在 I 第2充放電電路20中,第2電容器C2藉由基準電流II 開始放電。當第2電容器C2之節點N2從電源電壓Vdd 降低至Vt3時,第2檢測電路KC2之輸出反轉為高位準, 第2時脈CLK2變為高位準。因此,再次實現第2放電致 能信號EN2變為低位準之同時,第1放電致能信號EN1 變為高位準,第1充放電電路10開始放電動作,第2充放 電電路20被初始化。 如此,第1充放電電路10、第2充放電電路20交替 地重復初始化及放電,放電總係從電源電壓Vdd開始。由 10 319238 200818708 N2 P 振i頻率之電源電壓依賴性。由於節點N1、 N2的初始電脲 的時門疋笔源電壓Vdd,所以,一次放電所需要 的日寸間t由數式2給定。 【數式2】 t = ^(Vdd-Vt2)
II 其帶::式由2於:;電流11由數式^給定’所以’如果將 式2則可以獲得數式3。 【數式3】 t = ClxRlx(Vdd~Vt2)
Vdd~Vgsl 所示在::間t::、述:θ如果設定Vt2=Vgs1,則如數式4 、 兒源電壓依賴性被消除。 【數式4】 t = GixPa
C 得,:::然輪出時脈CLK由第3RS正反器1卿3獲 充放二广出時脈CLK之高及低位準之周期分別由第1 充放電電路10及篦 乐1 以,藉由將此等第,:路20之放電周期決定,所 之CR日士門^ 電電路10及第2充放電電路20 計數-/定為相等(ClXR1 = C2XR2),可以不使用 50%。 讀CLK之工作比(Duty)正確地設定為 第^著=本發㈣2㈣方式之㈣電路畴說明。 式係將被初始化之電塵設定為電源電麗Vdd來 319238 11 200818708 / 進行放電之電路,惟藉由構成將被初始化之電壓設定為接 地電壓GND來進行充電之電路,也能夠獲得同樣的效果。 該情形下,只要將第1充放電電路構成如第4圖所示即可。 對於第2充放電電路而言也同樣。第4圖中,基準電流電 路係由電晶體的極性被反轉的P通道型MOS電晶體 M20、M21、N通道型MOS電晶體M22構成。 第1開關電路SW1構成為包括:流通來自基準電流電 路之基準電流12的P通道型MOS電晶體M23、構成反相 / 器的P通道型MOS電晶體M24、N通道型MOS電晶體 M25。在此,基準電流12由數式5給定。 【數式5】 TO Vdd - Vgs2 以:Rl— 另外,第1檢測電路KC1係由串聯連接之P通道型 MOS電晶體M26、N通道型MOS電晶體M27構成。N通 / 道型MOS電晶體M27與基準電流電路之N通道型MOS 電晶體M22構成電流鏡,流通基準電流12。P通道型MOS 電晶體M26之閘極被施加第1開關電路SW1之輸出。由 此,第1檢測電路KC1之臨限值Vt3係設定與基準電流電 路之Vgs2相等。因此,第1充放電電路、第2充放電電 路交替地反復初始化及放電,充電總是從接地電壓GND 開始。由此,與第1實施方式同樣,可以抑制振盪頻率之 電源電壓依賴性。 【圖式簡單說明】 12 319238 200818708 第1圖係本發明第1實施方式之振盪電路之電路圖。 第2圖(A)及(B)係本發明第1實施方式之振盪電路之 第1及第2充放電電路之電路圖。 第3圖係本發明第1實施方式之振盪電路之動作波形 圖 第4圖係本發明第2實施方式之振盪電路之電路圖 第5圖係習知例之振盪電路之電路圖。 第6圖係基準電流電路之電路圖。 第7圖係習知例之振盪電路之動作波形圖。 主要元件符號說明】 10 第1充放電電路 AP 緩衝放大器 C1 第1電容器 CLK 輸出時脈 CLK2第2時脈 EN2 第2放電致能信號 INV、INV1、INV2 反相器 20 第2充放電電路 C 電容器 C2 第2電容器 CLK1第1時脈 EN1 第1放電致能信號 II、12 基準電流 KC1 第1檢測電路 KC2 第2檢測電路
Ml、M3 P通道型MOS電晶體 M2、M4 N通道型MOS電晶體 M7、M10、M13 P通道型MOS電晶體 M5、M6、Mil、M12、M14 N 通道型 MOS 電晶體 M20、M21、M23、M24、M26 P 通道型 MOS 電晶體 M22、M25、M27 N通道型電晶體 13 319238 200818708 ’ N、N1 、N2 節點 R1 電阻 RSFF1 第 1RS正反器 RSFF2 第2RS正反器 RSFF3 第 3RS正反器 STV 史密特反相器 SW1 第1 開關電路 SW2 第2開關電路 14 319238
Claims (1)
- 200818708 ••十、申請專利範圍·· 1 · 一種振盪電路,包括·· &罕電流電路,苴声生其i + 皆λ + ,、座生基準電流; 充放電電路,其具備:第! 電容器之端子電壓㈣化為電源$谷器;對將第i 在第1電容器中流通基準電流之放"^初始化動作、及 1開關電路;及對第 山电動作進行切換之第 土入, 丁乐1迅谷裔之端子雷厭;隹人 輸出h時脈之第"衾測電路; …丁杈測’並 第2充放電電路,其具備: 電容器之端子電I 焱+ 黾容器;對將第2 在第2電容器中冷、畜其^ 4之初始化動作、及 2開關電路;及對第w哭…動作進仃切換之第 輪出第2 B±Br ^ 包谷〇°之鳊子電壓進行檢測,並 守脈之第2檢測電路;以及 控制電路,其根據第】及第 充放雷雪敗六扯, 以昂1及第2 又3地進行初始化動作及放電動作之方+ 控制第1及第2開關電路。 电動作之方式 2·—種振盪電路,包括: 基準電流電路,其產生基準電流; 恭」1充放電電路,其具備:?1電容器;對將第1 电t裔之端子電壓初始化為接地電壓之初始化動作、及 第1包谷裔中流通基準電流之充電動作進行切換之第 二開關電路;及對第1電容器之端子電壓進行檢測,並 别出第1時脈之第1檢測電路; 第2充放電電路,其具備:第2電容器;對將第2 319238 15 200818708 ‘ 電容器之端子電壓初始化為接地電 對切換為在第2電容器中流 動作、及 切換之第2開關電路;及對第2電===進行 檢測,並輪出第2時脈之第2檢測; :制電路,其根據第i及第2時脈 充放電電路交㈣進行初始 ^及弟2 扛制弟1及第2開關電路。 式 如申明專利範圍第!或2項之振盪電路,其中, f準電流電路具備在電源端子與接地端子之間串 如連接之電阻以及MOS帝S骑# 及汲極係共通連接。'曰曰_、M〇S電晶體之閘極 4.如申:奮專利範圍第3項之振盪電路,其中, 昂1及第2檢測電路之臨限值係設定為與m〇s電 曰曰肢之閘極電壓相等。 5·如申:專利範圍第1或2項之振盪電路,其中, 、,认控制電路係由分別輸入有第1及第2檢測電路之檢 6輸出之第1及第⑽正反器構成。 •如申:青專利範圍第1或2項之振盪電路,其中, 第1及第2檢測電路係由反相器構成。 16 319238
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006137378A JP4932322B2 (ja) | 2006-05-17 | 2006-05-17 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200818708A true TW200818708A (en) | 2008-04-16 |
| TWI330941B TWI330941B (zh) | 2010-09-21 |
Family
ID=38748916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096116395A TW200818708A (en) | 2006-05-17 | 2007-05-09 | Oscillation circuit |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7786707B2 (zh) |
| JP (1) | JP4932322B2 (zh) |
| KR (1) | KR100884182B1 (zh) |
| CN (1) | CN101075801B (zh) |
| TW (1) | TW200818708A (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI121866B (fi) * | 2007-12-20 | 2011-05-13 | Suunto Oy | Kytkentä ja menetelmä mobiililaitteen langatonta lisälaitetta varten |
| JP5217916B2 (ja) * | 2008-11-06 | 2013-06-19 | ミツミ電機株式会社 | 通信装置及びそれを内蔵する電池パック |
| TWI491172B (zh) * | 2012-06-28 | 2015-07-01 | Holtek Semiconductor Inc | 晶片內振盪裝置 |
| CN104702216B (zh) * | 2013-12-10 | 2018-04-27 | 展讯通信(上海)有限公司 | 一种振荡电路 |
| CN115065340A (zh) * | 2022-07-14 | 2022-09-16 | 华大恒芯科技有限公司 | 一种振荡电路 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61206308A (ja) * | 1985-03-11 | 1986-09-12 | Seiko Instr & Electronics Ltd | 電圧制御発振器 |
| KR940005510B1 (ko) * | 1992-03-20 | 1994-06-20 | 삼성전자 주식회사 | 기준전류 발생회로 |
| JP3186267B2 (ja) * | 1992-12-07 | 2001-07-11 | 日本電気株式会社 | クロック発生回路 |
| JPH08274595A (ja) * | 1995-03-31 | 1996-10-18 | Toshiba Microelectron Corp | 電圧制御発振回路 |
| ATE176106T1 (de) * | 1996-10-02 | 1999-02-15 | Envec Mess Und Regeltechn Gmbh | Monolithische mos switched-capacitor-schaltung mit on-chip oszillator |
| US6028488A (en) * | 1996-11-08 | 2000-02-22 | Texas Instruments Incorporated | Digitally-controlled oscillator with switched-capacitor frequency selection |
| JP3141810B2 (ja) * | 1997-02-20 | 2001-03-07 | 日本電気株式会社 | 発振回路 |
| US6078208A (en) * | 1998-05-28 | 2000-06-20 | Microchip Technology Incorporated | Precision temperature sensor integrated circuit |
| TW388807B (en) * | 1998-10-21 | 2000-05-01 | Via Tech Inc | Low voltage and low jitter voltage controlled oscillator |
| JP3718392B2 (ja) * | 1999-12-03 | 2005-11-24 | 株式会社東芝 | 発振回路 |
| DE10046325C2 (de) * | 2000-09-19 | 2002-08-29 | Infineon Technologies Ag | Elektrische Schaltung zur Erzeugung eines periodischen Signals |
| CN1205748C (zh) * | 2000-11-22 | 2005-06-08 | 瑞昱半导体股份有限公司 | 可调振荡频率的信号产生器及其方法 |
| JP2003069341A (ja) | 2001-08-22 | 2003-03-07 | Sanyo Electric Co Ltd | Rc発振回路 |
| JP3757859B2 (ja) * | 2001-12-17 | 2006-03-22 | ソニー株式会社 | 発振回路を備えたicカード |
| US6917249B1 (en) * | 2002-11-27 | 2005-07-12 | National Semiconductor Corporation | RC oscillator |
| KR100510535B1 (ko) * | 2003-07-10 | 2005-08-26 | 삼성전자주식회사 | 전원 전압에 반비례하게 출력 신호의 주파수를 가변시키는오실레이터 |
| JP2005057972A (ja) * | 2003-08-07 | 2005-03-03 | Sanyo Electric Co Ltd | リングオシレータに利用される定電流回路およびチャージポンプ回路 |
-
2006
- 2006-05-17 JP JP2006137378A patent/JP4932322B2/ja not_active Expired - Fee Related
-
2007
- 2007-04-29 CN CN2007101028019A patent/CN101075801B/zh not_active Expired - Fee Related
- 2007-05-09 TW TW096116395A patent/TW200818708A/zh not_active IP Right Cessation
- 2007-05-16 KR KR1020070047563A patent/KR100884182B1/ko not_active Expired - Fee Related
- 2007-05-17 US US11/798,934 patent/US7786707B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP4932322B2 (ja) | 2012-05-16 |
| KR100884182B1 (ko) | 2009-02-17 |
| US7786707B2 (en) | 2010-08-31 |
| CN101075801A (zh) | 2007-11-21 |
| KR20070111374A (ko) | 2007-11-21 |
| CN101075801B (zh) | 2010-04-14 |
| US20070273344A1 (en) | 2007-11-29 |
| TWI330941B (zh) | 2010-09-21 |
| JP2007311968A (ja) | 2007-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103338026B (zh) | 张弛振荡器 | |
| TWI262541B (en) | Oscillator of semiconductor device | |
| CN102377412B (zh) | 低耗电的弛张型振荡器 | |
| CN101867358B (zh) | 延迟电路 | |
| TWI260859B (en) | Clock duty ratio correction circuit | |
| TW200913491A (en) | Level shift electric circuit | |
| KR100884190B1 (ko) | 발진 회로 | |
| CN105027439B (zh) | 带有低等待时间升压电路的电压电平移位器 | |
| JP2008533824A (ja) | 電源電圧を超える入力のサンプリングを可能にするブートストラップ回路 | |
| TW200818708A (en) | Oscillation circuit | |
| CN1460327A (zh) | 用于产生周期信号的电路 | |
| JP6083503B2 (ja) | 温度周波数変換回路及び温度補償型発振回路 | |
| JP4251759B2 (ja) | 乱数発生回路 | |
| CN101911492A (zh) | 利用时变电源对1-of-N NDL门进行电荷再循环 | |
| CN105703712A (zh) | 高精度的rc振荡器 | |
| CN107222018A (zh) | 电源切换电路以及电子设备 | |
| TWI399915B (zh) | Low-power relaxation-type oscillator | |
| JP2005039334A (ja) | サブスレッショルド漏れ電流を抑制する半導体回路 | |
| JP2001318111A (ja) | 静電容量測定回路、静電容量比較器、およびバッファ回路 | |
| JP2003069341A (ja) | Rc発振回路 | |
| JPH0247637Y2 (zh) | ||
| JPH0715336A (ja) | レベル検知回路 | |
| JP2013034058A (ja) | 発振回路 | |
| JP2003133915A (ja) | 半導体集積回路 | |
| JP2005311504A (ja) | 発振開始検出回路及びそれを内蔵した半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |