TW200818424A - Method, apparatus, and system for thin die thin thermal interface material in integrated circuit packages - Google Patents

Description

200818424 九、發明說明 【發明所屬之技術領域】 本發明之實施例係大致關於積體電路封裝，具體而言 ，係關於在積體電路封裝中的晶粒和散熱器之間的介面。 - 【先前技術】 - 電腦及其他電子裝置通常具有封於一積體電路封裝內 • 之半導體晶粒。該晶粒通常具有一積體電路供執行一電氣 功能。當該積體電路運作時會產生熱。過多的熱會損壞該 積體電路。爲了散熱，通常會透過一熱介面材料，將晶粒 裝附至或接合至一散熱器。 關於改良的積體電路之效能、可靠性、及持久性，將 晶粒接合至散熱器會涉及下列因素：散熱器和晶粒之間的 低熱擴散係數（CTE)不匹配、高接合品質、積體電路的低 熱阻、熱介面材料之處置的容易性、與現有程序的相容性 馨、及低成本。 於一些積體電路封裝，滿足多數或全部的上述因素是 * 困難的。 【發明內容及實施方式】 第1圖顯示根據本發明一實施例之裝置1 0 〇在其組合 前的爆炸圖。裝置100可爲積體電路封裝的一部份，其存 在於電腦或其他電子系統（例如行動電話）內。第1圖中’ 裝置100包含置於散熱器120和晶粒130之間的熱介面 200818424 1 10。裝置100的組件可依箭頭151及152所指示的方向 組合或接合在一起。於一些實施例，裝置1 〇〇的組件可以 特定程序次序來組合，以增進熱介面1 1 〇、晶粒13 0、及 散熱器1 20之間的校準。舉例來說，該特定程序次序可包 含：在將散熱器置於熱介面11〇及晶粒130上之前，先將 熱介面1 1 0置於晶粒1 3 0上。再者，於一些實施例，裝置 1 00的組件可以一程序次序來組合，使得該程序次序相容 於現有高容量製造（high-volume-manufacturing ; HVM)程 序，故一些或全部的現有設備可被使用以組合裝置1 〇〇。 因此，可避免大量的新設備。 散熱器120可包含覆蓋散熱器120之表面126的至少 一部份之一銅層或具有一或多層其他金屬之銅層。晶粒 1 3 〇包含半導體材料，其中形成積體電路1 3 5。積體電路 1 3 5可具有電路以執行例如處理資料、或儲存資料、或處 理及儲存資料之功能。晶粒1 3 0具有表面1 3 6。表面1 3 6 之至少一部份可以一或多層材料（例如一或多層金屬）覆蓋 。如第1圖所示，晶粒1 3 0具有厚度1 3 1。於一些實施例 ，厚度131可爲約50μιη(微米）。於一些實施例，厚度131 可爲約 3 0 0 μιη。於一些其他實施例，厚度 1 3 1可爲約 5 Ομιη至約 3〇0 μπι。於其他實施例，厚度 131可爲小於 5 0μιη。當熱介面U0接合至晶粒130及散熱器120時，熱 介面1 1 0可使一部份來自晶粒1 3 〇的熱消散或散佈至散熱 器120，以維持裝置1〇〇之適當熱條件。 熱介面110包含具有表面101及102之主層114、於 -6 - 200818424 主層114之表面101上的覆蓋層111、及於主層114之表 面102上的覆蓋層112。第1圖顯示一範例，其中覆蓋層 111僅覆蓋一部份的表面101且覆蓋層112僅覆蓋一部份 的表面102。於一些實施例，覆蓋層111可覆蓋整個表面 101;覆蓋層112可覆蓋整個表面102。 覆蓋層11 1及1 1 2可適用一或多個下列功能：降低或 防止主層1 14之表面101及102的氧化，以提升附著 (wetting)，以增進散熱器120及晶粒130間之接合品質； 增進熱介面1 1 0的處理；及使熱介面1 1 0至散熱器和晶粒 1 3 0的接合能夠在不同程序溫度下進行。 覆蓋層1 1 1及1 1 2可具有相同的材料或不同的材料。 覆蓋層111、覆蓋層112、及主層114可皆具有不同的材 料。舉例來說，覆蓋層1 1 1可具有第一材料、覆蓋層1 1 2 可具有第二材料、而主層114可具有第三材料。 覆蓋層111及112之各個可包含僅一單一材料或多個 材料的組合。主層1 1 4可包含僅一單一材料或多個材料的 組合。此處所述之多個材料的組合可包含僅兩個材料或多 於兩個材料。多個材料的組合可爲合金。於一些實施例， 該合金可爲共晶合金（eutectic alloy)。 於一些實施例，用於各主層1 1 4、覆蓋層11 1、及覆 盍層1 1 2的材料可包含銦、金、銀、及錫。於其他實施例 ’用於主層114、覆蓋層111、及覆蓋層112的材料包含 其他材料。於主層1 1 4僅包含兩個材料的實施例，該等材 料可爲銦及銀。銦與銀的重量百分比可爲約97%的銦比約 200818424 3%的銀（97In3Ag)。於一些實施例，銦與銀的重量百分比 可爲不同於約9 7 %的銦比約3 %的銀。 如第1圖所示，覆蓋層1 1 1具有厚度1 61 ;覆蓋層 1 12具有厚度162。厚度161及厚度162的値可爲相同或 彼此不同。於一些實施例，厚度161及厚度162之各個可 ^ 爲約〇·1 μιη。於其他實施例，厚度161及厚度162之各個 - 可爲約〇·5μηι。於一些其他實施例，厚度161及厚度162 之各個可爲約Ο.ΐμπι至〇·5μηι。主層114具有厚度1 6 4。 於一些實施例，厚度164可爲約50μιη。於其他實施例， 厚度164可爲約ΙΟΟμιη。於一些其他實施例，厚度164可 爲約50μιη至1 ΟΟμιη。用於主層114、覆蓋層111、及覆 蓋層112的各個之厚度値可爲不同於此處所述之厚度値的 一些厚度値。 如上所述，熱介面110可具有不同之材料的組合及一 範圍的厚度値。因此，於一些實施例，藉由根據此處所述 # 之材料及厚度來選擇用於熱介面110之材料及厚度，可提 升接合之前熱介面1 1 〇的處理。再者’於一些實施例，藉 * 由選擇用於熱介面110之材料及厚度並結合一程序次序（ ^ 例如上述的程序次序），熱介面11 〇可提供接合後之高接 合品質，使得熱介面11 〇和晶粒13 0之間的接合以及熱介 面1 1 0和散熱器1 2 0之間的接合不會分離。 於一些實施例，於主層1 1 4的一些厚度大小及材料、 或於一些處理條件下，主層1 1 4之品質及處理可爲可接受 的，使得熱介面110可包含僅主層114、或主層114加上 200818424 僅覆蓋層η 1和112之其中一者。因此，於一些實施例， 覆蓋層111和112之其中一者或兩者可自熱介面11〇省略 〇 於一些實施例，可利用銲劑來實現散熱器1 20至晶粒 13 0的接合。如第1圖所示，當利用銲劑來接合時，可在 ^ 將熱介面110置於表面136之前，將第一銲劑171塗敷至 〃 晶粒130和熱介面110間之區域（例如晶粒130之表面 • 13 6)。可在將散熱器120置於熱介面11〇上之前，將第二 銲劑172塗敷至熱介面110和散熱器120間之區域（例如 覆蓋層112)。如上所述，於一些實施例，覆蓋層ill和 112之其中一者或兩者可自熱介面11〇省略。於覆蓋層 1 1 2自熱介面1 1 0省略的實施例，第1圖所示之銲劑！ 72 可被直接塗敷至主層114的表面102。於一些實施例，當 使用銲劑時，僅銲劑1 7 1和銲劑1 72之其中一者（非兩者） 可被塗敷至裝置100。因此，於一些實施例，僅銲劑171 • 被塗敷而銲劑172被省略，或僅銲劑172被塗敷而銲劑 171被省略。於一些實施例，使用僅銲劑171和銲劑172 • 之其中一者係與覆蓋層1 1 1和1 1 2的包含（inclusion)或省 ， 略（omission)不相關。舉例來說，當覆蓋層111被包含或 自熱介面110省略時，僅銲劑171可被使用。舉另一例來 說，當覆蓋層112被包含或自熱介面110省略時，僅銲劑 172可被使用。 於一些實施例，也可在沒有銲劑的情形實現散熱器 1 2 0至晶粒1 3 0的接合。因此，於一些竇施例，銲劑1 7 1 200818424 及桌一鉢劑1 7 2皆自裝置1 〇 〇省略。於一些實施例，銲劑 1 7 1和銲劑1 72兩者的省略係與覆蓋層η〗和i ! 2的包含 或省略不相關。舉例來說，當覆蓋層〗n和覆蓋層U 2被 包含於熱介面1 1 〇時，銲劑1 7 1和銲劑1 72兩者皆可被省 略。舉另一例來說，當僅覆蓋層^和覆蓋層112之其中 一者被包含於熱介面1 1 0時’銲劑1 7 1和銲劑1 7 2兩者皆 可自熱介面110被省略。 組合後，裝置1 00可具有如第2圖所示之結構。 第2圖顯示根據本發明一實施例之裝置200。於一些 實施例，裝置200包含第1圖之裝置1〇0在被組合之後的 賓施例。於第2圖，裝置2 0 0包含封裝基板2 4 0、及接合 至散熱器220和晶粒23 0之熱介面210。於一些實施例， 封裝基板240包含一有機基板。 散熱器220包含層225、及覆蓋了層225的層22 7和 228。第2圖顯示層22 7和228僅覆蓋層225的表面226 之一部份。於一些實施例，層227、層228、或層227和 228兩者可覆蓋整個表面226。於一些實施例，層225可 包含銅、層227可包含鎳、而層228可包含金。層225、 227、及228亦可使用其他材料。 晶粒23 0包含表面251和252、及位於晶粒23 0之主 動側的積體電路23 5。於第2圖，該主動側係指表面25 1 側，其具有一些導電墊260，以傳送電氣訊號至積體電路 23 5或接收來自積體電路23 5之電氣訊號。晶粒23 0亦包 含與該主動側相對之一背側。於第2圖，該背側係指表面 -10- 200818424 252側。相較於表面252(背側），積體電路235較接近表面 25 1(主動側）。於一些實施例，可改變積體電路23 5於晶粒 2 3 0內的位置。 於晶粒23 0的表面252(背側）上，晶粒23〇亦包含金 屬化結構2 3 6。金屬化結構2 3 6包含層2 3 1和2 3 2的堆疊 。層231可包含鎳或具有鎳的合金。層232可包含金。金 屬化結構236可包含鎳及金以外的其他材料。於一些實施 例’金屬化結構2 3 6可包含少於或多於兩層。 熱介面210包含主層214、覆蓋層211、及覆蓋層212 。於一些實施例，熱介面210包含第1圖之熱介面110的 實施例。因此’在被接合在一起之前或之後，第2圖的熱 介面2 1 0之組件可包含如第1圖所述之熱介面1 1 〇的材料 及厚度大小。 於一些實施例，覆蓋層211及212可自裝置2 00省略 ，使得主層2 1 4直接接觸散熱器2 2 0和晶粒2 3 0。於其他 實施例，僅覆蓋層21 1及212之其中一者可自裝置200省 略，使得主層214直接接觸僅散熱器220或僅晶粒23 0。 於第2圖，爲了說明的目的，將裝置200的組件之尺 寸放大。於一些實施例’裝置2 0 0的一些組件之材料可結 合以形成具有內金屬（intermetallic)結構的材料之結合。 舉例來說，熱介面2 1 0之組件的材料以及散熱器220和晶 粒220之組件的至少一者之材料可結合以形成這些材料的 內金屬結構。 於第2圖，熱介面210可利用（或不利用）銲劑而被接 200818424 合至散熱器220和晶粒23 0。 在利用銲劑的接合程序中，散熱器22 0和晶粒23 〇間 的介面（亦即包含熱介面2 1 0的介面）可實質地沒有空隙 (free of voids)。實質地沒有空隙意爲沒有空隙存在，或若 有空隙存在，空隙係小於1 %的體積。可藉由任何已知技 術測出空隙率（v 〇 i d f r a c t i ο η )。舉例來說，可藉由 e Archimedes法測出空隙率，其係對於一給定材料測出已知 φ 密度。舉另一例來說，可藉由使用超音波檢測（scanning acoustic microscope ； SAM)測出空隙率。 在沒有利用銲劑的接合程序中，散熱器220和晶粒 2 3 〇間的介面（亦即包含熱介面2 1 0的介面）係實質地沒有 有機銲劑或有機銲劑殘留物。”實質地沒有（substantially free)”意爲：在無塵室條件（其係在接合程序期間所使用者 )下，於熱介面210的位準（level)之裝置200的分析評估 (analytical evaluation)將導致沒有可偵測到的銲劑或銲劑 ® 殘留物，不存在假陽性（f a 1 s e p o s i t i v e)。沒有可偵測到的 銲劑意指：若有任何有機銲劑存在，則其將不會被偵測到 “ (below detection)，且若非不會被偵測到，則其將被追蹤 ·- (track)爲汙染物，而非被使用的程序之殘留物。 於一些實施例，藉由根據此處所述之材料及厚度來選 擇用於熱介面210之材料及厚度，於散熱器220和晶粒 230間，裝置200可具有相對地低CTE不匹配。 於一些實施例，裝置200可具有相對地低熱阻。封裝 (例如裝置 200)之熱阻係藉由該封裝的熱接面至外殼 -12- 200818424 (junction-to-case)熱阻（Rje)而被部分地測出。該封裝之RjC 一般係該封裝內的接面（例如晶粒的頂或底表面）和參考點（ 例如該封裝的頂或底）間的熱阻之測量。於第2圖，舉例 來說，該Rj。可爲晶粒230和其上之參考點（例如散熱器 220上之一點）間之熱阻。裝置200的Rje測量可在各種位 . 置（例如裝置200的中間及角落）進行。因此，裝置200可 ' 具有中間Rj。測量及角落測量。藉由根據此處所述之 • 材料及厚度來選擇用於熱介面210之材料及厚度，裝置 200可具有相對地低中間Rje及低角落。因此，將來自 晶粒2 3 0的熱消散會更有效率。 於一些實施例，裝置200具有約0.071°C/W之中間 RJC。於其他實施例，裝置200具有約0.08°C / W之中間RJC 。於一些實施例，裝置200具有約0.071°C/W至約0.08 °C /W之中間。於一些實施例，裝置200具有約0.0054 °C/W之角落Rje。於其他實施例，裝置200具有約0.042 ® °C/W之角落Rje。於一些實施例，裝置200具有約0.0054 Dc /W 至約 0.042°c /W 之角落 RjC。 ~ 第3圖顯示根據本發明一實施例之方法的流程圖。方 - 法3 0 0係以槪要形式來表示，於其中爲了簡明之目的，—— 些步驟（activities)係被省略。方法3 00可被使用於第1圖 和第2圖所代表的實施例中。 方法3 〇 0之步驟3 1 0係將一熱介面置於一晶粒上。方 法3 00中之熱介面及晶粒可包含第1圖和第2圖所描述之 熱介面和晶粒的實施例。因此，於一些實施例，方法3 0 0 -13- 200818424 中之熱介面及晶粒可具有第1圖和第2圖之熱介面n〇、 熱介面210、晶粒130、及晶粒230的材料和厚度大小。 方法300之步驟320係將一散熱器置於該熱介面和該 曰曰粒上。該目女熱益可包含弟1圖之散熱器12〇和第2圖之 散熱器220的實施例。 方法3 0 0之步驟3 3 0係於一接合程序中將該熱介面接 ▲ 合至該散熱器和該晶粒。 • 於一些實施例，方法3 0 0係利用銲劑（或不利用銲劑） 來將該熱介面接合至該散熱器和該晶粒。 於一些實施例，其中係使用銲劑，該銲劑可被塗敷至 該晶粒和該熱介面間的區域以及該熱介面和該散熱器間的 區域兩者。舉例來說，在該熱介面被置於該晶粒的一表面 之前，一第一銲劑可被塗敷至該晶粒之該表面；在該散熱 器被置於該熱介面和該晶粒兩者上之前，一第二銲劑可被 塗敷至該熱介面之表面。於此範例，在該熱介面被置於該 # 晶粒上之後，該第一銲劑接觸該晶粒及該熱介面的一第一 表面；在該散熱器被置於該熱介面及該晶粒之後，該第二 - 銲劑接觸該熱介面的一第二表面及該散熱器。於其他實施 . 例，其中係使用銲劑，該銲劑可被塗敷至該晶粒和該熱介 面間的區域以及該熱介面和該散熱器間的區域之僅其中一 者。 於使用銲劑的實施例，步驟3 3 0之接合可在一真空烘 箱中或箱中壓力小於箱外壓力之一烘箱中執行。舉例來說 ，步驟3 3 0之接合可在箱中壓力小於大氣壓力之一烘箱中 200818424 執行。應了解的是，平均大氣壓力爲一大氣壓力（1 amt或 760Toi*i〇。於一些實施例，步驟33〇之接合可在箱中壓力 爲約50Torr至約1 OOTorr之一烘箱中執行。於一些實施例 ，該低於大氣壓力的壓力可被施加至該烘箱達僅步驟3 3 0 之接合程序的一小部份時間。於其他實施例，該低於大氣 — 壓力的壓力可被施加至該烘箱達步驟330之接合程序的全 * 部時間。使該烘箱內壓力低於大氣壓力會使該銲劑或銲劑 φ 殘留物之揮發物（volatiles)和化學反應物，自該晶粒和該 散熱器和該熱介面間的介面（該介面包含熱介面），被吸取 (suction)或抽取（extraction)。在完成接合程序後，該吸取 會減少該晶粒和該散熱器間之介面中的氣隙等級（voiding level)或氣隙。 於一些實施例，其中係不使用銲劑，步驟3 3 0之接合 可於無氧環境（例如氮環境）下進行。於一些實施例，其中 係不使用銲劑，步驟3 3 0之接合可包含自該熱介面、該散 φ 熱器、該晶粒、之表面或這些表面表面之任何組合，移除 氧化或氧化物。於一些實施例，可引入一材料至該烘箱內 ' 以移除該表面氧化物。用以移除該表面氧化物之材料可爲 . 氣體（gas)或電漿（Plasma)。舉例來說，氟氣或電漿可用以 移除該表面氧化物。亦可使用氟以外的其他材料。於一些 實施例，其中係不使用銲劑，步驟3 3 0之接合可在箱中壓 力小於大氣壓力之一烘箱中執行。在完成接合程序後，該 烘箱內之小於大氣壓力的壓力會減少該晶粒和該散熱器間 之介面中的氣隙。 -15- 200818424 將該熱介面接合至該散熱器及該晶粒可在一製程溫度 (process temperature)執行。於包含銦的熱介面之實施例中 ，可使用相對地低製程溫度。於一些實施例，該製程溫度 爲約該熱介面之材料的熔點或共晶溫度點（eutectic point) 。於其他實施例，該製程溫度爲約該熱介面之材料的熔點 • 或共晶溫度點加上一增加的溫度範圍。於一些實施例，該 • 增加的溫度範圍爲約（5 X+ 1) °C至約 5 Y °C，其中 X g 0，Y φ = X+ 1。舉例來說，該製程溫度爲約該熱介面之材料的熔 點或共晶溫度點加上1°C至5°C(X = 〇)、6它至10°C(X = 1)、 或11°C至15°C (X = 2)之增加的溫度範圍。於一些實施例， 步驟3 3 0中的製程溫度爲約143°C至約180°C。 於一些實施例，步驟3 3 0之接合可在約兩分鐘至約一 個半小時的時間完成。於一些實施例，方法3 0 0可使用一 裝置，利用夾力來夾住該散熱器、該熱介面、及該晶粒， 以增進接合。 • 於方法300，步驟310、320、330之其中一者的一些 實施例或範例可包含於其他步驟中，或由其他步驟所取代 〇 ， 第1圖至第3圖僅例示地說明一些材料、厚度大小、 程序次序、及程序參數（例如時間、溫度、壓力）。亦可使 用其他材料、厚度大小、程序次序、及程序參數。然而， 對於一些實施例，此處所述之材料、厚度大小、程序次序 、及程序參數會比其他材料、厚度大小、程序次序、及程 序參數，在以下所述之其中一者或多者，會更有效率：降 •16- 200818424 低晶粒和散熱器之間的CTE不匹配、降低熱阻Rje、提升 接合期間的附著、提升晶粒和散熱器之間的介面之接合品 質、降低晶粒和散熱器之間的介面之氣隙等級、提升熱介 面的處置、能在低製程溫度下進行接合、及低成本。 第4圖顯示根據本發明一實施例之電腦系統。系統 4 00包含處理器410、記憶體裝置420、記憶體控制器430 、圖形控制器440、輸入及輸出（I/O)控制器450、顯示器 4 52、鍵盤454、指向裝置456、週邊裝置45 8、及匯流排 460 ° 處理器410可爲一般用途處理器或特定應用積體電路 (ASIC)。輸入及輸出（I/O)控制器450可包含通訊模組，供 有線或無線通訊。記憶體裝置420可爲動態隨機存取記憶 體（DRAM)裝置、靜態隨機存取記憶體（SRam)裝置、快閃 記憶體裝置、或這些記憶體裝置之結合。因此，於一些實 施例，系統400中之記憶體裝置420不一定要包含一 DRAM裝置。 系統400所示之這些組件之其中一或多者可包含於一 或多個積體電路封裝中。舉例來說，處理器410、或記憶 體裝置4 2 0、或至少一部份的I / 〇控制器4 5 0、或這些組 件的組合可包含於一積體電路封裝中，其包含第1圖至第 3圖中所說明的物品或裝置之至少一實施例。因此，系統 4 0 0所示之這些組件之其中一或多者可包含例如第1圖至 第3圖中所說明的晶粒、散熱器、熱介面之至少一者或組 合。 -17、 200818424 系統400可包含電腦（桌上型、膝上型、手持型（hand_ helds)、伺服器、網路設備（Web appliances)、路由器等） 、無線通訊裝置（例如行動電話、無線電話、呼叫器、個 人數位助理等）、電腦相關週邊（例如印表機、掃描器、顯 示器等）、娛樂裝置（例如電視、收音機、音響、錄音帶及 光碟播放器、視訊卡匣記錄器、攝錄影機、數位相機、 MP3(Motion Picture Experts Group，Audio Layer 3)播放器 、電視遊戲、手錶等）、或類似物。 以上g兌明及圖式足以顯示本發明之一些特定實施例， 使熟悉該項技術者得以實現本發明之實施例。其他實施例 包含結構的、邏輯的、電氣的、程序的、及其他的改變。 於圖式中，類似的特徵或類似的元件符號表示實質地相似 的特徵。範例僅代表可能的改變。一些實施例的部份或特 徵可包含於其他實施例或由其他實施例取代。許多其他實 施例對於熟悉該項技術者而言，在閱讀並瞭解以上說明後 ，會變得顯而易見。因此，各種實施例的範疇係由所附申 請專利範圍及其等效所決定。 【圖式簡單說明】 第1圖顯示根據本發明一實施例之裝置在其組合前的 爆炸圖。 第2圖顯不根據本發明一實施例之裝置。 第3圖顯示根據本發明一實施例之方法的流程圖。 第4圖顯示根據本發明一實施例之電腦系統。 -18- 200818424 【主要元件符號說明】 100 :裝置 101 :表面 102 :表面 1 10 :熱介面 111 :覆蓋層 1 1 2 :覆蓋層 1 14 :主層 120 :散熱器 1 2 6 :表面 1 3 0 :晶粒 1 3 1 :厚度 1 3 5 :積體電路 1 3 6 :表面 151 :箭頭 152 :箭頭 161 :厚度 162 :厚度 164 :厚度 1 7 1 :銲劑 172 :銲劑 200 :裝置 2 1 G :熱介面 211 :覆蓋層 -19- 200818424 2 1 2 :覆蓋層 2 1 4 :主層 220 :散熱器 225 :層 226 :表面 22 7 ：層 22 8 ：層

230 :晶粒 231 :層 232 ：層 235 :積體電路 23 6 :金屬化結構 240 :封裝基板 251 :表面 252 :表面 260 :導電墊 3〇〇 :方法 3 1 0 :步驟 320 :步驟 3 3 0 :步驟 400 :系統 4 1 〇 :處理器 420 :記憶體裝置 430 :記憶體控制器 200818424 440 ： 45 0 : 452 ： 454 ： 45 6 ： 45 8 ： 460 圖形控制器 I/O控制器 顯不器 鍵盤 指向裝置 週邊裝置 匯流排

Claims (1)

1. 200818424 十、申請專利範圍 1 · 一種用於積體電路封裝中的薄晶粒薄熱介面之方 法，包含： 將一熱介面置於一晶粒上方，該熱介面包含銦及一額 外的材料； - 將一散熱器置於該熱介面及該晶粒上方；及 . 將該熱介面接合至該晶粒及該散熱器。 φ 2·如申請專利範圍第1項之用於積體電路封裝中的 薄晶粒薄熱介面之方法，其中該熱介面之額外的材料包含 銀。 3 .如申請專利範圍第2項之用於積體電路封裝中的 薄晶粒薄熱介面之方法，其中該接合係在一烘箱中執行， 於用以將該熱介面接合至該晶粒及該散熱器期間的至少一 部份，該烘箱內部的壓力係低於大氣壓力。 4·如申請專利範圍第1、2、或3項之用於積體電路 φ 封裝中的薄晶粒薄熱介面之方法，更包含： 在將該熱介面置於該晶粒上方之前，於該晶粒上塗敷 . 一第一銲劑，使得在將該熱介面置於該晶粒上方之後，該 第一銲劑同時接觸該晶粒及該熱介面的一第一表面；及 在將該散熱器置於該熱介面上方之前，於該熱介面之 一第二表面上塗敷一第二銲劑。 5 .如申請專利範圍第1或2項之用於積體電路封裝 中的薄晶粒薄熱介面之方法，其中該銦及該銀形成一銦-銀合金，其銦與銀的重量百分比爲約9 7 %的銦比約3 %的 -22- 200818424 銀。 6. 如申請專利範圍第1或2項之用於積體電路封裝 中的薄晶粒薄熱介面之方法，其中該熱介面的厚度爲約 50μιη至約ΙΟΟμπι，且其中該晶粒的厚度爲約50μιη至約 3 0 0 μπι 〇 7. 如申請專利範圍第1、2、或3項之用於積體電路 封裝中的薄晶粒薄熱介面之方法，更包含： 塗敷一婷劑至該晶粒和該熱介面間的區域以及該熱介 面和該散熱器間的區域之其中僅一者。 8. 如申請專利範圍第1項之用於積體電路封裝中的 薄晶粒薄熱介面之方法，其中該熱介面包含一主層’該主 層具有一第一表面及一第二表面，其中該銦及該額外的材 料係於該主層中，其中該額外的材料包含銀，其中該熱介 面更包含一覆蓋層，且其中該覆蓋層覆蓋該第一表面之其 中至少一部份及該第二表面之其中至少一部份。 9·如申請專利範圍第2項之用於積體電路封裝中的 薄晶粒薄熱介面之方法，其中該接合係在沒有銲劑的情形 下執行。 1 〇·如申請專利範圍第9項之用於積體電路封裝中的 薄晶粒薄熱介面之方法，更包含： 在接合之前，移除該熱介面之表面的氧化。 11. 一種用於積體電路封裝中的薄晶粒薄熱介面之裝 置，包含： 一晶粒； -23- 200818424 一*散熱器’及 一熱介面’接合至該晶粒及該散熱器，其中該熱介面 包含銦及一額外的材料。 12·如申at專利範圍第i〗項之用於積體電路封裝中 的薄晶粒薄熱介面之裝置，其中該熱介面之額外的材料包 - 含銦銀合金。 - 1 3 ·如申請專利範圓第1 2項之用於積體電路封裝中 φ 的薄晶粒薄熱介面之裝置，其中該熱介面的厚度爲約 50μπι至約1〇〇μηι’且其中該晶粒的厚度爲約5〇μιη至約 3 0 0 μιη 〇 1 4·如申請專利範圍第1 1項之用於積體電路封裝中 的薄晶粒薄熱介面之裝置，其中該熱介面具有銲劑殘留物 的存在。 1 5 .如申請專利範圍第1 4項之用於積體電路封裝中 的薄晶粒薄熱介面之裝置，其中該熱介面具有低於體積百 φ 分比1%之空隙的存在。 16·如申請專利範圍第11項之用於積體電路封裝中 、 的薄晶粒薄熱介面之裝置，其中該熱介面實質上沒有銲劑 ^ 殘留物。 1 7.如申請專利範圍第1 1項之用於積體電路封裝中 的薄晶粒薄熱介面之裝置，其中該晶粒包含直接接觸該熱 介面之一金層，且其中該散熱器包含直接接觸該熱介面之 一金層。 18· —種用於積體電路封裝中的薄晶粒薄熱介面之系 -24· 200818424 統，包含： 一晶粒； 一散熱器； 一熱介面，接合至該晶粒及該散熱器，其中該熱介面 包含銦及一額外的材料；及 一隨機存取記憶體裝置，耦接至該晶粒。 1 9 .如申請專利範圍第1 8項之用於積體電路封裝中 的薄晶粒薄熱介面之系統，其中該熱介面之額外的材料及 該銦形成一共晶合金。 20.如申請專利範圍第1 9項之用於積體電路封裝中 的薄晶粒薄熱介面之系統，其中該晶粒、該散熱器、及該 熱介面存在於一第一積體電路封裝，且其中該隨機存取記 憶體裝置存在於一第二積體電路封裝。

   -25-