TW200818399A - Thin film transistor substrate, manufacturing method of thin film transistor, and display device - Google Patents
Thin film transistor substrate, manufacturing method of thin film transistor, and display device Download PDFInfo
- Publication number
- TW200818399A TW200818399A TW096124092A TW96124092A TW200818399A TW 200818399 A TW200818399 A TW 200818399A TW 096124092 A TW096124092 A TW 096124092A TW 96124092 A TW96124092 A TW 96124092A TW 200818399 A TW200818399 A TW 200818399A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- conductive layer
- insulating layer
- electrode
- contact hole
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 95
- 239000010409 thin film Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000010410 layer Substances 0.000 claims abstract description 266
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 239000011229 interlayer Substances 0.000 claims abstract description 26
- 238000009792 diffusion process Methods 0.000 claims abstract description 20
- 239000010408 film Substances 0.000 claims description 93
- 239000000463 material Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 description 56
- 239000011521 glass Substances 0.000 description 21
- 239000004973 liquid crystal related substance Substances 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 5
- 229910052707 ruthenium Inorganic materials 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- SOWHJXWFLFBSIK-UHFFFAOYSA-N aluminum beryllium Chemical compound [Be].[Al] SOWHJXWFLFBSIK-UHFFFAOYSA-N 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 210000003298 dental enamel Anatomy 0.000 description 1
- 239000012769 display material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002648 laminated material Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 1
- -1 |Lu Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
200818399 九、發明說明： 【發明所屬之技術領域】 本發明係關於薄膜電晶體（trans i stor)基板、薄膜電 晶體之製造方法、以及使用該等的顯示裝置。 【先前技術】 自習知起，液晶顯示裝置大多係採用使用薄膜電晶體 (Thin Filmed Transistor :以下稱「TFT」）基板的主動矩 陣（active matrix)型顯示裝置（專利文獻1〜3)。使用第3 圖’就習知TFT基板進行說明。第3圖所示係習知了貝閘極 (top gate)型TFT基板的截面構造剖視圖。第3圖所示TFT 基板101係在玻璃（glass)基板11上具有形成擴散防止層 的SiN(氮化矽（siiicon))膜12。在SiN膜12上將島狀形 成：具有通道（channel)區域131、源極（S0UrCe)區域132 及汲極（drain)區域133的半導體層13、以及利用與半導 I 體層13相同材料形成的下電容電極13a。下電容電極13& 將成為TFT 22的輔助電容器區域。 接著’依覆蓋半導體層13與下電容電極13&上方的方 式’形成閘極（gate)絕緣層的Si〇2(氧化矽）膜14。然後， 隔著Si〇2膜14,在通道區域131上島狀形成閘極電極15。 即’在閘極電極1 5與通道區域1 31之間配置§ i 〇2膜14， 而閘極電極15係包夾SiCh膜14並配置於半導體層13的 通道區域131相對面處。即，半導體層13的通道區域ΐ3ι 與閘極電極15係包夾Si〇2膜14呈相對向配置。此外，隔 2l85-8970-PF;Ahddub 6 200818399 著Si(h膜14,在下電容電極Ua上方 15a。上電容電極山狀形成上電容電極 電桎15a與間極電極15係由相 其次，在閘極電極15上形成# 取 、 风層間絶緣層的Si〇2^ 1R。 然後，經由在Si〇2膜14與si〇2膜16 φ y 、 ( 、 中所形成的接觸洞 (contact hole)20，將源極區域 u 以，及極區域133及下 電容電極1 3a，與配線電極i 7進 丁祸接。配線電極1 7將 麵接於源極區域132，並對TFT 22供應顯示電壓n 配線電極17將純於沒極區域爆並對像素電極施加顯 示電壓等，而形成既定電路。 其次，在配線電極i 7上形成 %风上絶緣層1 8，經由在上 絕緣層18中所形成的接觸洞21 1豕I冤極1 9與配線電極 1 7便將相耦接。配線電極π待雷 % ^ i μ乐尾乳式耦接於源極區域1 32 與沒極區域1 3 3，並傳送著外邦|装4 考卜。卩/、基板上之電路内的影像 信號或控制信號。依如上述，嬰左石 工扎白知頂閘極型TFT基板係供 將TFT或電容器等複數元侔間知m ^ 叉双兀仟間相耦接用的配線電極1 γ，將 形成於TFT基板101的上層。 [專利文獻1]日本專利特開2001 —21 7423號公報 [專利文獻2]日本專利特開2〇〇2-2633〇號公報 [專利文獻3]曰本專利特開平1〇-178177號公報 【發明内容】 (發明所欲解決之課題） 然而，發明者發現習知技術將存在有以下的問題。在 將源極區域132、没極區域133、及下電容電極13a，與配 2185-8970-PF;Ahddub 7 200818399 線電極1 7相_接’並將顯示電壓供應給像素電極1 g時， 將必需形成接觸洞20、21。即，接觸洞形成將需要2個步 驟。具體而言，在源極區域132、汲極區域133、及下電容 電極13a，與配線電極17之間將形成接觸洞2〇，然後，在 配線電極1 7與像素電極1 9之間形成接觸洞21。結果，接 觸洞形成用的遮罩（mask)片數與步驟數便必需分開為2 次’就製造成本（c 0 s t )削減層面而言將屬不利。 本發明係經考慮以上問題，目的在於提供藉由將接觸 洞形成步驟統一，而削減遮罩片數與步驟數的薄膜電晶體 基板、薄膜電晶體製造方法、及顯示裝置。 (解決課題之手段） 本發明第1態樣的薄膜電 巫饥，你包括：基板、 第1導電層、擴散防止層、半導體層、閘極絕緣層、第2 導電層、層間絕緣層、以及第3導電層^，該第】導電 層係包括有在上述基板上所形成的配線電極；該擴散防止 層係依覆蓋上述第1導電層的方式成膜；該半導體層係在 上述擴散防止層上島狀形成，且包括通道區域、源極區域、 及汲極區域；It閘極絕緣層係依覆蓋上料導體層的方式 成膜；該帛2導電層係包括有隔著上述閘極絕緣層，形成 道區域上的閘極電極；該層間絕緣層係依覆蓋上 ¥電層的方式成膜；該第3導電層係包括有在 ΓΠ層上島狀形成的像素電極，且形成於…觸洞 二洞内、及上述層間絕緣層上，㈣"妾觸洞 係依貝通上述層間絕緣層與上述閘極絕緣層，1到達上述 2185~8970-PF；Ahddub 8 200818399 半導體層的方式形成；該第2接觸洞係依貫通上述層間絕 緣層、上述閘極絕緣層、及上述擴散防止層，且到達上述 第1導電層的方式形成；其中，上述第3導電層係包括有 在上述層間絕緣層上島狀形成的像素電極。 本發明帛2態樣的薄膜電晶體之製造方法，係包括 有：j基板上形成包括有配線電極的第j導電層之步驟； 依覆蓋上述第i導電層的方式形成擴散防止層的步驟；在 上述擴散防止層上，島狀形成包括通道區域、源極區域、 及汲極區域的半導體層之步驟；依覆蓋上述半導體層的方 式形成閘極絕緣層的步驟；隔著上述閘極絕緣層，^狀形 成包含有在上述通道區域上形成閘極電極之第2導電層的 /驟’依後盍上述帛2導電層的方式形成層間絕緣層的步 驟；形成貫通上述層間絕緣層與上述閘極絕緣層，且到達 上述半導體層的第"妾觸洞，以及形成貫通上述層間絕緣 層、上述問極絕緣層、及上述擴散防止層，且到達上述第 1導電層的第2接觸洞之步驟；以及在形成上述第】接觸 洞與上述第2接觸洞之後，再於上述層間絕緣層上形成含 有像素電極的第3導電層之步驟。 [發明效果] 如上述，藉由將接觸洞形成步驟統一，便可提供經削 減遮罩片數與步驟數的薄膜電晶體基板、薄膜電晶體製造 方法、及顯示裝置。 實施方式 2185-8970-PF;Ahddub 9 200818399 以下針對本發明較佳實施形態進行說明 明確化，LV n Κ ”兄明的 Μ下的記載與圖式將適當地省略及簡略化。且， 為求說明的明確化’視需要將省略重複說明。 ’ 實施形態1. _ f先’使用第1 ® ’針對本發明TFT基板所適用的顯 不浪置進仃s兄明。第i圖所示係顯示裝置所使用基板 的構造正視圖。本發明所示顯示裝置係以液晶顯示裝置爲 例進行說明’惟充其量僅止於例示而&，亦可使用諸如有 機乩顯示裝置等平面型顯示裝置（平面顯示器（Flat Panel Display))等。 本發明的顯示裝置係具有TFT基板11〇。TFT基板ιι〇 係TFT配設呈陣列（array)狀的基板，亦稱「tft陣列基 板」。在TFT基板11 〇中設有：顯示區域i丨i、與依包圍 顯示區域111之方式設置的圖框區域112。在該顯示區域 111中’將开> 成複數閘極配線（掃描信號線）113、與複數源 極配線（顯示信號線）114。複數閘極配線113係平行設置。 同樣的’複數源極配線114係平行設置。閘極配線11 3與 源極配線114係形成相互交叉狀態。閘極配線113與源極 配線114係呈正交。然後，由相鄰接的閘極配線丨〗3與源 極配線114所包圍的區域將成為像素11 7。所以，TFT基板 Π 0係像素11 7排列呈矩陣狀。 再者，在TFT基板110的圖框區域112中，設有··掃 描信號驅動電路11 5與顯示信號驅動電路11 6。閘極配線 11 3係從顯示區域111延設至圖框區域11 2。閘極配線11 3 2185-8970-PF;Ahddub 10 200818399 係在TFT基板11 〇端部處將輕接於掃描信號驅動電路⑴。 源極配線114亦同樣的，從顯示區域lu延設至圖框區域 112。源極配線114係在TFT基板n⑼部處將_接於顯示 信號驅動電路116。在掃描信號驅動電路115附近處，將 搞接著外部配線118。且，在顯示信號驅動電路ιΐ6附近 處，將耦接著外部配線119。外部配線118、119係例如 FPC(FleXible Printed Circuit)等配線基板。 經由外部配線118、119,將來自外部的各種信號供應 給掃描信號驅動電路115、及顯示信號驅動電路116。掃描 信號驅動電路115便根據來自外部的控制信號，將閘極信 號（掃描信號）供應給閘極配線丨丨3。依照該閘極信號便依 序選擇閘極配線11 3。顯示信號驅動電路丨丨6係根據來自 外部的控制信號、顯示資料，將顯示信號供應給源極配線 114。藉此，便可將因應顯示資料的顯示電壓供應給各像素 117 〇 在像素117内至少形成1個TFT 120。TFT 120係配置 於源極配線114與閘極配線113的交叉點附近。例如該tfT 1 20係將顯示電壓供應給像素電極。即，利用來自閘極配 線113的閘極信號，將開關（switching；)元件的tft 120導 通（on)。藉此便從源極配線114，對TFT 120的汲極電極 所耗接像素電極施加顯示電壓。然後，在像素電極與反電 極之間將產生因應顯示電壓的電場。另外，在TFT基板11 〇 的表面上將形成配向膜（未圖示）。 再者，當液晶顯示裝置的情況，便在TFT基板11 〇中 2185-8970-PF;Ahddub 11 200818399 相對向配置著對向基板。對向基板係例如彩色濾光片 (co 1 or f i 11 er )基板，將配置於靠檢視側。在對向基板中 將形成·彩色濾光片、黑矩陣（black matrix) (bm)、反電 極、及配向膜專。另外，反電極亦有配置於靠Τρτ基板11 〇 侧的情況。然後，在TFT基板11 〇與對向基板之間將挾持 著液晶層。即，在TFT基板11〇與對向基板之間將注入液 晶。此外，在TFT基板11 〇與對向基板的外側面上將設置 偏光板、及相位差板等。另外，在液晶顯示面板（panel) 靠反檢視侧將配設著背光單unit)等。 利用像素電極與反電極之間的電場便將液晶驅動。 即’基板間的液晶配向方向將產生變化。藉此，通過液晶 層的光之偏光狀態便將產生變化。即，通過偏光板而形成 直線偏光的光將利用液晶層而改變偏光狀態。具體而言， 來自背光單元的光將利用陣列基板側的偏光板而形成直線 偏光。然後’该直線偏光便利用通過液晶層而改變偏光狀 態。 所以，利用偏光狀態，便將改變通過靠對向基板側偏 光板的光量。即，從背光單元穿透過液晶顯示面板的穿透 光中，通過靠檢視側偏光板的光光量將產生變化。液晶的 配向方向便將因所施加的顯示電壓而變化。所以，藉由控 制顯示電壓，便可使通過靠檢視侧偏光板的光量產生變 化。即，藉由依每個像素改變顯示電壓，便可顯示出所需 的影像。 本實施形態係針對上述液晶顯示裝置等顯示裝置所適 2185-8970-PF;Ahddub 12 200818399 用的頂閘極型構造TFT基板，就其製造的情況為例進行說 明。使用TFT基板的顯示裝置並不僅侷限於液晶顯示裝 置’亦可為有機el顯示器等。 使用弟2圖’針對本實施形態的頂閘極型τ J? τ基板一 例進行說明。第2圖所示係本實施形態的頂閘極型TFT基 板之截面構造剖視圖。第2圖所示TFT基板11 〇係包括： 玻璃基板1、SiN膜2、半導體層3、Si〇2膜4、閘極電極 5a、上電容電極5b、Si〇2膜6、配線電極7a、下電容電極
像素電極9a、耦接圖案9b、及接觸洞1 〇a、1 〇b。TFT 基板110係如同第！圖所示TFT基板11〇。此外，半導體 層3係由：通道區域31、源極區域32、及汲極區域構 成。另外’利用半導體層3、si〇2膜4、及閘極電極5a， 將形成TFT 8。 TFT基板11 〇係在玻璃基板！上島狀形成配線電極& 與下電容電極7b。配線電極7a與下電容電極7b係由與第 1導電層7相同的材料形成。電容器下電極7b將成為TFT8 的辅助電容器區域。然後，依覆蓋著配線電極7a與下電容 電極7b上面的方式形成SiN膜2。SiN膜2係為防止雜質 擴散於半導體層3中的擴散防止層。之後，在SiN膜2上 島狀形成半導體層3。半導體層3將具有通道區域3卜源 極區域32、及汲極區域33。半導體層3將形成於除包含配 線電極7a與下電t^ + — 谷電極7b在内的第1導電層7上方區域 以外的區域中。 °° 一 然後’依覆蓋半導體> 3卜 卞V餵層d上面的方式，形成閘極絕緣 2185-8970-PF;Ahddub 200818399 層的Si〇2膜4。隔著si〇2膜4，在覆蓋通道區域3i的部分 處島狀形成閘極電極5a。即，在閘極電極5a與通道區域 31之間配置著Si〇2膜4，閘極電極係包夾Si〇2膜4且 •置於半V體層3的通道區域31相對面。即，半導體層3 的通道區域31與閘極電極5a係包夾著Si〇2膜4呈相對向 配置。此外，隔著SiN膜2與以〇2膜4，在下電容電極几 上方島狀形成上電容電極5b。上電容電極5b與閘極電極 5a係由與第2導電層5相同的材料形成。&外，閘極電極 5a將轉接於第1圖所示閘極配線丨丨3。 、再者，依覆盍閘極電極5a與上電容電極5b上面的方 式，形成層間絕緣層的以〇2膜6。然後，在㈣膜6上形 成含有像素電極9a的第3導電層9。在第3導電層9中亦: 含有㈣圖案（pattern)9b。然後，經由在半導體層3上所 形成的接觸洞10a，將第3導電層9與半導體層“目輕接。 且，在配線電極7a與下電容電極7b上將形成接觸洞⑽。 經由接觸洞10 b，繁q道堂® 〇如 — 弟3 ‘電層9與配線電極7a將相耦接。 猎此’配線電極7a與源極區域32將經由耦接圖案处而相 轉接。此外，經由接觸洞1Gb，第3導電層9與下電容電 極7b將相_接。藉此，下電容 卜电合電極7b與汲極區域33將經 由像素電極9a而相為技。尤拉、 ^ 在接觸洞1 〇 a、1 〇 b内部將埋藏 著第3導電層9材料的導雷膜 、 計的¥電膜。所以’帛3導電層9與半 導體層3便利用接觸洞1〇a ^ ^ ^ ^ ^ ^ ^ ^ 貝艰，弟3導電層9與第1 導電層7則利用接觸洞彳仙而* 片 旬/Π 1Ub而貝通，不僅物理式連接且亦 呈電氣式箱接。另外，配線電極〃 一 將輕接於弟1圖所不源 2185-8970-PF;Ahddub 14 200818399 極配線11 4。 此處，在半導體層3與第3導電層9之間，將形成si〇2 膜4與Si〇2膜6。即’接觸洞1〇&將從第3導電層9貫通 Si(h膜6與Si〇2膜4並到達半導體層3。且，在含有配線 電極7a與下電容電極7b的第i導電層7、與第3導電層9 之間，將形成SiN膜2、Si〇2臈4、及si〇2膜β。即，接觸 洞10b將從第3導電層9貫通3丨〇2膜6、以⑴膜4、及siN 膜2並到達第1導電層7。 本實施形態中，半導體層上3必需使在接觸洞1〇a所 形成的區域，不致有配置含有閘極電極5a與上電容電極 5b的第2導電層5。且，必需使在含有配線電極以與下電 容電極7b的第i導電層7上，於接觸洞i〇b所形成:區域 中，不致有配置著半導體層3與第2導電層5。即，半導 體層3與第1導電層7的接觸洞耦接部將形成從第2導電 層5所形成區域下方突出的狀況。所以，纟突出部分處將 形成接觸洞l〇a、10b。 如上述，本實施形態的頂閘極型TFT基板u"寺徵在 於：含有為將m與電容器等複數元件間進行純的配線 電極7a之第！導電層7，將形成於較靠下層。若 更具體的說明’含有配線電極7a的第（導電層了將形成於 TFT:下層區域以外’且第！導電層7的元件間麵接區域， 將形成於含有閘極電極5a與上電容電極5b的第2導電層 5下層區域以外。 其次，使用第2圖，針對本實施形態的m基板ιι〇 2185-897〇-PF;Ahddub 15 200818399 之製造方法一例進行說明。首先，將例如由光穿透性玻璃 所形成的玻璃基板1，使用純水或酸施行洗淨。TFT基板 110所使用的基板並不僅侷限於玻璃基板1，尚可使用諸如 聚碳酸酯（Polycarbonate)或丙烯酸（acrylic)等塑膠 (Plastic)。此外，即便 SUS(不銹鋼：Stainless Used steel) 等金屬基板，藉由在其上面形成絕緣保護層，亦可當作基 板材料使用。 其次，在玻璃基板1上形成包含有配線電極7a與下電 容電極7b的第1導電層7。將第1導電層7形成於TFT基 板11 0下層部分係本實施形態的核心特徵。包含有配線電 極7a與下電容電極7b的第i導電層7係依同一步驟形成， 例如厚度30〇11111的八1(鋁（人1111^1111111))膜。另外，第1導電 層7並不僅侷限於A1，將可適當地使用低電阻材料。此外， 最好係在TFT基板110所使用的所有導電性電極膜中，將 成為電阻率最低的材料。 第1導電層7係可使用例如Ag(銀）、Cu(銅）、Μα(鋁 銅）、AlSiCu(鋁矽銅）、Mo(鉬（Molybdenum))、Ti (鈦 (Titanium))、及W(鎢（Tungsten))等的單層膜。且尚叮 使用如Mo/Al之類，將上述單層膜施行複數積層的材料。 ％ π屯似W的弟1導電層7 之形成，係將上述材料利用濺鍍（spuUering)法等方法广 行成膜。然後’使用光阻（ph〇t〇resi st)步驟，良也 ^ 乂哪島狀形成配 線電極7a與下電容電極7b等。具體而言，對在第i導電 層7上所塗佈的光阻施行烘烤（bake)， ^ I將光阻遮罩 2185-8970-PF;Ahddub 16 200818399 既定圖案形狀，且施行曝光處理。接著，利用 例如有機鹼系顯影液將光阻施行顯影，而圖案化 (patterning)。然後，藉由使用例如磷酸（ph〇sph〇ric acid) 及硝酸的混合溶液，對第1導電層7施行濕式姓刻（wet etching)，便將配線電極7a與下電容電極几形成所需圖 案形狀。亦可同時形成源極配線114。之後，將光阻從玻 璃基板1上除去，且將經去除光阻的玻璃基板丨施行洗淨。 f 另外，包含有配線電極7a與下電容電極7b的第1導 電層7之端部截面形狀，最好形成正推拔（丨邛打）形狀。藉 此，便可獲得第1導電層7上的積層構造覆蓋（c〇verage) 呈良好狀態的效果。此外，包含有配線電極7a與下電容電 極7b的第1導電層7端部之推拔角度，最好為1〇。〜6〇。。 另外，本實施形態中，重點在於第丨導電層7將形成 於杈TFT 8更下層，就其形成方法與膜厚並不限制。所以， 上述所示配線電極7a與下電容電極7b的形成方法僅為例 ‘ 示性敘述而已，尚可採用熟習TFT製造的技術者所能思及 的其他方法。此情況並不僅限於配線電極7a與下電容電極 7b的形成，相關以下所示構成TFT基板11〇的其他要件之 形成亦同。 其次，在已形成第1導電層7的玻璃基板丨上，形成 擴散防止層的SiN層2。在SiN層2係利用例如化學氣相 沉積（CVD)法形成20〇nm的SiN。SiN層2係為使玻璃基板 1與其上方的元件間形成絕緣狀態，以及防止從玻璃基板工 發生雜質擴散狀況。此外，將抑制與s i N層2上方所形成 2185-8970-PF/Ahddub 17 200818399 半導體層3間之界面能階密度，俾使TFT 8性能安定化。 另外，擴散防止層並不僅侷限於SiN，尚可使用Si〇2等。 其次，島狀形成具有通道區域31、源極區域32、及汲 極區域33的半導體層3。首先，在玻璃基板1上，將半導 體層3的材料形成例如5 0nm。半導體層3的材料係可使用 非晶矽（amorphous silicon)膜或微晶矽（microcrystal silicon)，但是為能提升性能，最好使用更高品質的複晶 矽（polys il icon)膜。但，為將複晶矽膜利用CVD法直接形 ‘成於基板上，便必需施行600°C以上的熱處理，因而頗難 形成於普通的廉價玻璃基板上。所以，最好採取首先利用 電漿（plasma)CVD法等低溫CVD法，將非晶矽膜形成於玻 璃基板1上’再利用雷射退火（laser anneal ing)施行複晶 矽化的步驟。然後，使用光阻步驟或乾式蝕刻（dry etching) 等，將半導體層3形成所需的形狀。 其次，在半導體層3上，形成例如10〇nm的^⑴膜4 I 而成為閘極絕緣層。Si〇2膜4係具有抑制與半導體層3間 之界面能階密度的效果。此外，若考慮玻璃基板丨材料的 玻璃熱應力，最好採取低溫CVD法進行成膜。另外，當然 Si〇2膜4亦可利用除氧化矽膜以外的材料形成，且亦可利 用除低溫CVD法以外的TFT製造手段形成。 其次，在兮他膜4上，島狀形成包含有問極電極h 與上電容電極5b的第2導電層5。包含有閘極電極。與 上電容電極5b的第2導電層5係依同—步驟形成。亦可同 時形成閘極配線113。例如利用濺鑛法形成厚施m的心 2185-8970-PF;Ahddub 18 200818399 膜等，而形成第2導電層5。接著，將第2導電層5的Mo 膜’利用光阻步驟與钱刻步驟施行加工成既定形狀。膜 的姓刻最好使用例如磷酸及硝酸的混合溶液施行濕式蝕 刻0 在閘極電極5a與上電容電極5b形成後，便將閘極電 極5a使用為遮罩，將例如磷（P)或硼（6〇1^〇1〇(6)等雜質， 導入於半導體層3的源極區域32與汲極區域33中。藉此， 半導體層3中便將形成高濃度雜質區域。導入法係可使用 諸如離子植入法或離子摻雜（ion d〇ping)法等方法實施。 經由以上的步驟便完成TFT 8。 接著，在包含有閘極電極5a與上電容電極的第2 導電層5上，形成例如5〇〇nm的以〇2膜6，並成為層間絕 緣層。Si〇2膜6係為確保TFT 8、電容器、與像素電極仏 間之絕緣的層間絕緣層。另彳，若考慮玻璃基板i材料的 玻璃熱應力’最好利用低溫，法施行成膜。此外，當然 SiO2膜4亦可利用除氧化矽膜以外的材料形成，且亦可利 用除低溫CVD法以外的TFT製造手段形成。 —其次，針對接觸洞1〇a、1〇b的形成步驟進行說明。本 實施开y態的特徵在於接觸洞工〇a與接觸洞工此係依照相 步驟形成。 接觸洞l〇a係為將包含有像素電極9a的第3導電層 9、與源極區域32及没極區域33(半導體層3)進行物理二 與電氣式輕接而形成。其中，接觸洞1〇a係藉由貫通咖 膜4與Si〇2膜6,便可直接地將第3導電層9與半導體層 2185-8970-PF；Ahddub 19 200818399 3相輕接m接㈣1Gb係為將包含有像素電極 9a的第3導電層9、與包含有配線電極^及下電容電極 7b的第1導電層7進行物理式與電氣式_接而形成。其中， 接觸洞10b係藉由貫通SiN膜2、咖膜4、及以〇2膜6， 便可直接地將第3導電層9與第！導電層”目耦接。 在接觸洞l〇a與接觸洞10b的形成區域中，並無必要 形成含有閘極電極5a與上電容電極5b的第2導電層5。 即’含有配線電極7a與下電容電極7b的第！導電“， 將形成於除m8下層區域以外的區域，且第7 的接觸洞形成區域’將形成於除第2導電層5下層區域以 外的區域。 接觸洞iGa'm的形成部分係利用光阻步驟將光阻除 L然後’利用乾式姓刻，對抓膜6與咖膜4施行姓 更利用對光阻步驟中所使用的光阻、以及咖膜 ^ Γ 施行㈣而形成的開口部，對W膜2施行 广:』3外’在该蝕刻處理中’因為在接觸洞1 〇a的 底邛將裸露出半導體層3， 主邋娜陆〇 U而取好扠疋為對SiN膜2與 +導體層3具選擇性的蝕刻條件。 藉由如上述的方本，^ 便依同一步驟實施為將第3導 電曰9與半v體層3進行耦接、以 1導雷厗… 两伐M及將第3導電層9與第 V電層7進行耦接用的接觸洞形成。 在接觸洞_10a、l〇b形成後 3逡带an" 便形成弟3導電層9。第 ¥電層9係形成例如厚1〇〇nm 肢山士 ）IT0( Indium Thin Oxide) 膜。此時，在接觸洞10a、1〇h向+ l〇b内亦將埋藏著導電材料的 2185-897〇^PF;Ahddub 2〇 200818399 ΙΤ0膜。所以’形成第3導電層9的ιτ〇膜，與源極電極 32、,極電極33及第1導電層7便將物理式與電氣式搞 接。最後，利用光阻步驟及乾式㈣步驟 '或濕式兹刻步 驟，將像素電極9a形成所需形狀。另外，像素電極93並 不僅限於ΙΤ0膜，尚可為諸如IZ〇膜、m〇膜等，其他具 有，明導電性的膜。此外，當使用於利射卜光的反射型顯 示衣置k €好使用諸如|呂、銀等光反射性優越的材料。 田使用於有機EL顯不裝置時，亦可在像素電極上積層 著自發光材料或反電極。 如上述，本實施形態係將為將TFT、電容器等複數元 件間進行輕接，且含有配線電極7a的第丨導電層7形成於 車乂 FT 8更下層處。所以，如習知技術，隔著配線電極1 7， 像素電極19與半導體層13、及下電容電極…並未相輕 接（參照第3圖）。即，可從像素電極9a直接地耦接於半導 體層3或下電容電# 7b。所以，可依相同步驟形成將第3 導電層9與半導體層3(源極區& 32、汲極區域⑻相輕接 的接觸洞1 〇a，以及將第3導電層g與第工導電層7相耦 接的接觸 >同1 〇b。即’接觸洞} 〇a、j 〇b形成所需要的光阻 步驟、乾式敍刻步驟均分別僅„一步驟。心，藉由將 習知技術需要分開2次的接觸洞形成步驟改為i次，便可 削減遮罩片數與步驟數，將可獲得降低製造成本的效果。 再者，依照本實施形態，並無必要如習知，形成將配 線電極17與像素電極1 9進行絕緣用的上絕緣層i 8 (參照 第3圖）。結果，便可省卻為形成上絕緣層18的製造成本。 2185-8970-PF；Ahddub 21 200818399 再者’包含有配線電極7a與下電容電極7b的第1導 電層7’係使用低電阻率材料形成，目而膜厚將可盡量地 變薄。所以’亦可獲得避免因底層梯度差所造成的覆蓋不 良、蝕刻殘渣等製程風險（process risk)的效果。此外， 因為第1導電層7的端部將形成10。~6〇。的正推拔形狀，因 而將可使S i N膜2之後所形成積層膜的覆蓋呈良好狀態。 另外，本發明並不僅侷限於上述各實施形態。在本發 明的範圍内，就上述實施形態的各要件，熟習此技術者均 可在輕易思及的變更、追加及更換内容。 【圖式簡單說明】 第1圖係本發明的TFT基板剖視圖。 第2圖係顯示裝置俯視圖。 第3圖係習知技術的TFT基板剖視圖。 2〜SiN膜； 3a〜下電容電極； 3 2〜源極區域； 4〜Si〇2膜； 5a〜閘極電極； 6〜Si〇2膜； 7a〜配線電極； 8〜TFT ; 【主要元件符號說明】 1〜玻璃基板； 3〜半導體層； 31〜通道區域； 33〜汲極區域； 5〜第2導電層； 5b〜上電容電極； 7〜第1導電層； 7b〜下電容電極； 2185-8970-PF;Ahddub 22 200818399 9〜第3導電層； 9a〜像素電極； 9b〜耦接圖案； 10a、1 Ob〜接觸洞； 11〜玻璃基板； 12〜SiN膜； 13〜半導體層； 13a〜下電容電極； 131〜通道區域； 132〜源極區域； 133〜汲極區域； 14〜Si〇2膜； 15〜閘極電極； 15a〜上電容電極； 16〜Si〇2 膜； 1 7〜配線電極； 18〜上絕緣層； 1 9〜像素電極； 20、21〜接觸洞； 101〜TFT基板； 110〜TFT基板； 111〜顯示區域； 112〜圖框區域， 11 3〜閘極配線； 11 4〜源極配線； 11 5〜掃描信號驅動電路； 11 6〜顯示信號驅動電路； 118、11 9〜外部配線。 117〜像素； 2185-8970-PF;Ahddub 23
Claims (1)
- 200818399 十、申請專利範圍： 1 · 一種薄膜電晶體基板，包括：， 基板； 第1導電層，其乃包括有在該基板上所形成的配線電 極； 擴散防止層，其乃依覆蓋該第1導電層的方式成膜； 半導體層，其乃在該擴散防止層上島狀形成，且包括 通道區域、源極區域、及汲極區域； 1 閘極絕緣層，其乃依覆蓋該半導體層的方式成膜； 第2導電層，其乃包括有隔著該閘極絕緣層，形成於 該通道區域上的閘極電極； 層間絕緣層，其乃依覆蓋該第2導電層的方式成膜； 第3導電層’其乃形成於第！接觸洞内、第2接觸洞 内、及該層間絕緣層上；而該第U觸洞係依貫通 絕緣層與該閘極絕緣層，且到達該半導體層的方式形 〔該第2接觸洞係依貫通該層間絕緣層、該閉極絕❹、’ 該擴散防止層，且到達該第1導電層的方式形成；0、及 其中，該第3導電層係包括有在該層間絕緣 形成的像素電極。 曰工高狀 2·如申請專利範圍第i項之薄膜電晶體基板由 該第"妾觸洞與該第2接觸洞係利用 ：、中， 成。 触刻步驟而形 3.如申請專利範圍第1項之薄膜電晶體基柘 該第1導電層係電阻率較小於 ，其中， 弟2導電層、 2185-8970-PF;Ahddub 24 200818399 及該第3導電層的材料。 > 4.如巾晴專利範圍第i項之薄膜電晶體基板，其中， 。亥第 1 導電層係由 Ag、Cu、Alcu、AlSiCu、Mo、Ti、或 w 、勺單層膜、或將該單層膜施行複數積層的積層膜。 …5·如中睛專利範圍第1項之薄膜電晶體基板，其中， 該第1導電層的端部形狀係正推拔形狀。 …6.如申請專利範圍帛5項之薄膜電晶體基板，其中， ，該第1導電層的端部推拔角度係10度至60度。 7·如申明專利範圍第1項之薄膜電晶體基板，其中， 孝馬接於，亥閘極電極的閘極配線、以及輕接於該配線電極的 源極配線，係形成相互交又狀態。 8·種顯不裝置，使用申請專利範圍第}至7項中任 一項之薄膜電晶體基板。 9 ·種薄膜電晶體之製造方法，包括： 在基板上形成包括有配線電極的第1導電層之步驟； 、 依後蓋忒第1導電層的方式形成擴散防止層的步驟； 、在忒擴政防止層上，島狀形成包括通道區域、源極區 域、及汲極區域的半導體層之步驟； 依覆蓋該半導體層的方式形成閘極絕緣層的步驟； 著该閑極絕緣層，島狀形成包含有在該通道區域上 形成閘極電極之第2導電層的步驟； 依覆蓋该第2導電層的方式形成層間絕緣層的步驟； 形成貫通該層間絕緣層與該閘極絕緣層，且到達該半 I體層的第1接觸洞，以及形成貫通該層間絕緣層、該閘 2185-8970-PF;Ahddub 25 200818399 極絕緣層、及該擴散防止層，且到達該第1導電層的第2 接觸洞之步驟；以及 在形成該第1接觸洞與該第2接觸洞之後，再於該層 間絕緣層上形成含有像素電極的第3導電層之步驟。 2185-8970-PF;Ahddub 26
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006215693A JP5026019B2 (ja) | 2006-08-08 | 2006-08-08 | 薄膜トランジスタ基板、薄膜トランジスタの製造方法、及び表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW200818399A true TW200818399A (en) | 2008-04-16 |
Family
ID=39049815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096124092A TW200818399A (en) | 2006-08-08 | 2007-07-03 | Thin film transistor substrate, manufacturing method of thin film transistor, and display device |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7388229B2 (zh) |
| JP (1) | JP5026019B2 (zh) |
| KR (1) | KR20080013742A (zh) |
| CN (1) | CN100550399C (zh) |
| TW (1) | TW200818399A (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100283056A1 (en) * | 2008-03-06 | 2010-11-11 | Takuto Yasumatsu | Display apparatus, liquid crystal display apparatus, organic el display apparatus, thin-film substrate, and method for manufacturing display apparatus |
| WO2011027656A1 (en) | 2009-09-04 | 2011-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and display device |
| JP5330603B2 (ja) * | 2010-08-07 | 2013-10-30 | シャープ株式会社 | 薄膜トランジスタ基板及びそれを備えた液晶表示装置 |
| KR20140029992A (ko) * | 2012-08-31 | 2014-03-11 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치 |
| US9613990B2 (en) * | 2013-12-10 | 2017-04-04 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
| JP6315966B2 (ja) * | 2013-12-11 | 2018-04-25 | 三菱電機株式会社 | アクティブマトリックス基板およびその製造方法 |
| CN110600486B (zh) | 2014-07-23 | 2023-04-28 | 索尼公司 | 显示装置、制造显示装置的方法以及电子设备 |
| JP6506973B2 (ja) * | 2015-01-21 | 2019-04-24 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP2017028012A (ja) * | 2015-07-17 | 2017-02-02 | ラピスセミコンダクタ株式会社 | 半導体製造装置及び半導体製造方法 |
| WO2022097262A1 (ja) * | 2020-11-06 | 2022-05-12 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
| CN115425031A (zh) * | 2022-08-30 | 2022-12-02 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制造方法、显示面板 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3318652B2 (ja) | 1996-12-17 | 2002-08-26 | 三菱電機株式会社 | 液晶表示装置およびこれに用いられるｔｆｔアレイ基板の製造方法 |
| JP4034479B2 (ja) * | 1999-07-07 | 2008-01-16 | エルジー フィリップス エルシーディー カンパニー リミテッド | 薄膜トランジスタ基板および液晶表示装置 |
| WO2001033292A1 (fr) * | 1999-10-29 | 2001-05-10 | Hitachi, Ltd. | Dispositif d'affichage a cristaux liquides |
| JP2001217423A (ja) | 2000-02-01 | 2001-08-10 | Sony Corp | 薄膜半導体装置及び表示装置とその製造方法 |
| JP4776792B2 (ja) * | 2000-02-28 | 2011-09-21 | 株式会社半導体エネルギー研究所 | 発光装置および電気器具 |
| JP2002026330A (ja) | 2000-07-06 | 2002-01-25 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ及び液晶表示素子 |
| TW490858B (en) * | 2001-04-26 | 2002-06-11 | Samsung Electronics Co Ltd | Polycrystalline thin film transistor for liquid crystal device(LCD) and method of manufacturing the same |
| JP2003045874A (ja) * | 2001-07-27 | 2003-02-14 | Semiconductor Energy Lab Co Ltd | 金属配線およびその作製方法、並びに金属配線基板およびその作製方法 |
| JP2003330388A (ja) | 2002-05-15 | 2003-11-19 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| KR100675631B1 (ko) * | 2003-06-27 | 2007-02-01 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치 및 그 제조방법 |
-
2006
- 2006-08-08 JP JP2006215693A patent/JP5026019B2/ja active Active
-
2007
- 2007-07-03 TW TW096124092A patent/TW200818399A/zh unknown
- 2007-07-24 US US11/782,213 patent/US7388229B2/en not_active Expired - Fee Related
- 2007-08-03 KR KR1020070077974A patent/KR20080013742A/ko not_active Ceased
- 2007-08-08 CN CNB2007101384899A patent/CN100550399C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7388229B2 (en) | 2008-06-17 |
| US20080035930A1 (en) | 2008-02-14 |
| JP5026019B2 (ja) | 2012-09-12 |
| KR20080013742A (ko) | 2008-02-13 |
| CN101123259A (zh) | 2008-02-13 |
| JP2008040234A (ja) | 2008-02-21 |
| CN100550399C (zh) | 2009-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200818399A (en) | Thin film transistor substrate, manufacturing method of thin film transistor, and display device | |
| CN1858911B (zh) | Tft阵列面板、包含它的液晶显示器及tft阵列面板制造方法 | |
| CN102955312B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| US20020093021A1 (en) | Thin-film transistor display devices | |
| TWI396885B (zh) | 線路結構，製造線路之方法，薄膜電晶體基板，以及製造薄膜電晶體基板之方法 | |
| TWI324266B (en) | Active matrix substrate and its manufacturing method | |
| US6111619A (en) | Method of forming polycrystalline silicon TFTs with TiN/Cu/TiN interconnections for a liquid crystal display pixel array | |
| TW200820445A (en) | Display device and method of manufacturing the display device | |
| JPH1041519A (ja) | 液晶表示装置の製造方法及びその製造方法による液晶表示装置 | |
| WO2014146380A1 (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| TWI352249B (en) | Liquid crystal display device and manufacturing me | |
| CN1913146B (zh) | 薄膜导体及其制造方法 | |
| TW200809367A (en) | TFT array substrate and method of manufacturing the same | |
| TW200819888A (en) | TFT substrate and manufacturing method, and display device with the same | |
| KR101046928B1 (ko) | 박막 트랜지스터 표시판과 그 제조방법 | |
| KR101479997B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| TW200811565A (en) | TFT array substrate and method of manufacturing the same, and display device using the same | |
| TW505806B (en) | Thin-film transistor and liquid crystal display device | |
| TWI284244B (en) | Liquid crystal display device | |
| US7800704B2 (en) | Liquid crystal display comprising intersecting common lines | |
| US20060283833A1 (en) | Wiring for display device and thin film transistor array panel with the same, and manufacturing method thereof | |
| US20190109155A1 (en) | Array substrate, method of producing the same, and display panel | |
| TWI361298B (en) | Thin film array panel | |
| JP2006319305A (ja) | 多層薄膜、並びに該多層薄膜を有する薄膜トランジスタ及び薄膜トランジスタ表示板の製造方法 | |
| JP4507546B2 (ja) | 半導体装置の製造方法 |