[go: up one dir, main page]

TW200818318A - Integrated process for sputter deposition of a conductive barrier layer, especially an alloy of ruthenium and tantalum, underlying copper or copper alloy seed layer - Google Patents

Integrated process for sputter deposition of a conductive barrier layer, especially an alloy of ruthenium and tantalum, underlying copper or copper alloy seed layer Download PDF

Info

Publication number
TW200818318A
TW200818318A TW096130200A TW96130200A TW200818318A TW 200818318 A TW200818318 A TW 200818318A TW 096130200 A TW096130200 A TW 096130200A TW 96130200 A TW96130200 A TW 96130200A TW 200818318 A TW200818318 A TW 200818318A
Authority
TW
Taiwan
Prior art keywords
layer
hole
copper
barrier layer
alloy
Prior art date
Application number
TW096130200A
Other languages
English (en)
Inventor
rong-jun Wang
Hua Chung
Xianmin Tang
Jenn Yue Wang
Wei D Wang
Yoichiro Tanaka
Jick M Yu
Praburam Gopalraja
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW200818318A publication Critical patent/TW200818318A/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • C23C14/046Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641Nitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/16Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • H10P14/44
    • H10W20/035
    • H10W20/043
    • H10W20/049
    • H10W20/425
    • H10W20/034
    • H10W20/40
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

200818318 九、發明說明: 【發明所屬之技術領域】
本發明大體上是關於電氣内連線,包括阻障層於半導 I#藉I* 金 ' 胃路中。特別是,本發明是關於未遭氧化的導電性 金屬阻陪 #層,例如無定形金屬阻障層、或氧化後具導電性 的金屬随障層、以及其濺鍍沉積。 術 技 前 先 、錢或稱為物理氣相沉積(physical vapor depost ion, PVD) ’為最普遍用來沉積金屬層與矽積體電路製造相關之 材料的方法。應用到先進積體電路製造的挑戰之一為,濺 鏡沉積薄襯層於鋼金屬化結構的垂直電氣内連線中,其通 常稱為通道(via)。第1圖繪示一習知磁電管濺鍍反應器1〇 的戴面,具有不同的標靶,以有效濺鍍銅(Cu)、鈕(Ta)、 氣化纽(TaN)、和其他材料薄膜至高深寬比的孔洞中,並可 進一步用於電漿清洗基材。反應器10包括大致對稱中心軸 14配置的真空室1 2。真空幫浦系統1 6抽吸真空室1 2内部 而達1 (Γ6托耳(T 0 r Γ)的極低底壓。然而,經由流量控制器 2〇連接腔室的氬氣(Ar)氣體源18提供氬氣做為濺鍍工作 氣體。真空室1 2内的氬氣壓力一般維持在低的亳托耳範 圍。當沉積金屬氮化物時,第二氣體源2 2透過第二流量控 制器24提供氮氣(N2)至腔室中。 配置於中心軸14周圍的基座30托住晶圓32或其他欲 賤鍍塗佈的基材。一未繪示之钳環或靜電吸座可用來支撐 200818318 %
晶圓3 2於基座3 0上。RF電源供應器3 4經由電容耦合電 路3 6連接基座30,其具導電性且當作電極。存有電漿時, 電容 RF 偏壓之基座 30 形成負直流(DC)自我偏壓 (seIf-bias),藉以有效吸引及加速電漿中的正離子。電性接 地護罩36避免藏鍵沉積在室壁和基座30側邊。選取的沉 積材料標靶3 8置於基座3 0對面,並真空密接真空室12 且由絕緣件40電氣隔開。至少標靶3 8的正面是由待沉積 至晶圓3 2上的金屬材料組成,就傳統觀層材料而言’其為 鈦或钽。 DC電源供應器42相對接地護罩3 6施加負偏壓於標 靶3 8,導致氬氣排入電漿,使帶正電荷的氬離子被負偏壓 之標靶3 8吸引並從其濺鍍出標靶材料。有些濺鍍原子會落 在晶圓3 2上且沉積形成標靶材料層。反應性濺鍍钽或其他 金屬時,反應性氮氣另從氮氣氣體源1 8流入真空室1 2並 與藏鐘钽反應而沉積氮化组層於晶圓32上。 將磁電管44放置在標靶38背面可大幅提高標靶濺鍍 速率和濺鍍離子化比例。磁電管44最好為小型、堅固且不 均衡。既小又強可提高磁場密度,繼而增加離子化比例, 且不均衡狀態會將磁場射入處理區域,以造成至少二作 用:引導濺鍍離子至晶圓、和減少電漿消失於壁面。此種 磁電管包括順著中心軸1 4且具一磁性的内部磁極4 6和圍 繞内部磁極4 6且具相反磁性的外部磁極4 8。於標靶3 8正 面之磁極46、48間延伸的磁場在標靶3 8正面附近形成高 密度電漿區50,因而大幅提高濺鍍速率。不均衡磁電管44 7 200818318
可使外部磁極 4 8的總磁場強度,即其總面積上方的磁通 量,實質上大於内部磁極4 6,例如二倍或以上。不均衡的 磁場從標靶3 8投向晶圓32而延伸電漿,以引導濺鍍離子 至晶圓3 2及減少電漿擴散至側邊。磁電管44可為圓形、 三角形、或不對稱中心軸14的弧形;在不同應用中,其實 質上可自中心軸14延伸到標靶3 8有用區域的外圍極限, 或可置於標靶38周圍區域的中央。馬達52驅動轉軸54, 其沿著中心軸 1 4延伸且固定於支撐磁極 4 6、4 8的板子 56,使磁電管44繞著中心軸14轉動,並產生方位均一的 時均磁場。若磁極4 6、4 8分別由相反極性的圓柱形永久磁 鐵形成,則板子5 6由諸如軟磁不鏽鋼等磁性材料構成有利 於做為磁性軛。 可添加額外元素來增進性能。輔助RF感應線圈由RF 電源供應器72啟動;電磁線圈陣列74,例如4個排成矩 陣的環狀線圈,各自由DC電源供應系統7 6啟動。線圈陣 列 74在腔室的位置比前述低,其至少部分軸向位於晶圓 32背面。也可增設電浮護罩和側壁磁鐵。其他護罩結構亦 可採用。 傳統銅/钽襯層通道結構80繪示於第2圖的截面。導 電特徵82形成在下介電層84。就銅内層内連線而言,導 電特徵82可為埋置下介電層84内的銅層。上介電層86 沉積於導電特徵82和下介電層84露出的頂面上。二氧化 矽為介電層8 4、8 6的傳統介電材料,但已研發其他低介電 常數(k)材料,然目前仍多選用氧化物材料,通常為含氫的 8 200818318 多孔矽氧碳化物。通孔8 8蝕穿上介電層8 6而位於導電特 徵82上且露出導電特徵82。通孔88將做為導電特徵82 和其他導電特徵與形成於上介電層86内和上之水平内連 線間的垂直電氣連線。 鋼為目前用於先進積體電路之各種電氣連線的較佳材 料。然而,銅無法直接接觸介電層86。銅與氧化物的黏附 性不佳。銅也會擴散到上介電層86,導致介電層86喪失 絕緣特性,進而造成製作裝置短路。同樣地,氧會從介電 氧化物擴散到銅,以致降低鋼的導電性。因此,Ta/TaN雙 層襯層常置於氧化物與鋼之間;但某些應用只需Ta層。雙 層襯層包括TaN阻障層90和Ta黏著層92。TaN阻障層 90黏附於氧化介電層86,用以阻擋擴散;Ta黏著層92良 好附著於其下的TaN和其上的銅。較佳地,TaN阻障層90 和Ta黏著層92為覆蓋通孔88側壁但不覆蓋底部,此乃因 TaN的電阻很高而Ta的導電性只屬中等。然某些應用不需
TaN阻障層90 TaN阻障層9〇和Ta黏著層92均可由第1 S的磁電管錢鍍反應器1〇沉積而得,其中標乾38的至少 一濺鍍面組成為钽。或者,利用化學氣相沉積(cvd)類型 的原子層 >儿積(ALD)可形成非常薄的TaN阻障層。藉著 交替供應Ta前驅物和N前驅物,ALD可一次形成TaN或 其他化合物單層。 鋼金屬化結構的沉積較佳是採用電化學電鍍(ECp)。然 CP而要電鐘電極且受惠於銅的成核或晶種層。故薄的銅 曰曰種層94 一般沉積在Ta黏著層92上。鋼晶種層亦可 200818318 由第1圖中具標靶38的磁電管濺鍍反應器ι〇沉積而得。 銅Ba種層9 4期連續覆盍通孔8 8側壁達一定厚度,以形成 電和及k供ECP製程良好的傳導路徑,並使ECp銅均勻成 核。如以下所述,銅的連續性已變成主要的問題之一。應 理解鋼可摻入10wt%以下的合金元素,例如鋁或鎂,但也 可選用其他摻質。 接著,進行ECP將銅填入通孔88其餘部分,及進行 化予機械研磨(CMP)移除殘留在通孔以外之結構表面的 銅。多數鋼金屬化結構採取雙嵌結構,其中上介電層86 經蝕刻形成垂直區隔結構,其下半部具有許多垂直延伸的 通孔88,上半部具有水平延伸的溝渠以連接對應的通孔 以,如此可提供垂直内連線與水平内連線、和用於另一金 屬化層或最上層接墊的水平延伸接線。雙層襯層阻障 層90、Ta黏著層92)和銅晶種層94通常利用一組步驟形 成在通道與溝渠中,而利用單一 Ecp步驟沉積銅於垂直通 道和溝渠的水平内連線中。下介電層84的導電特徵82可 形成在下介電層84的溝渠中。 磁電管濺鍍已成功應用於現今積體電路世代來沉積 Ta/TaN概層阻障層和鋼晶種層。側壁覆蓋性的改善方法為 產生高比例的離子化錢鍍粒子及施加顯著的rf偏壓至第 1圖的晶圓基座30,其中當存有電漿時,電源供應器 的電合輕合電路35產生負DC自我偏壓。負偏壓吸引 帶正電何的濺鍍離子深入通孔8 8。然隨著通孔8 8寬度從 目前90奈米(nm)節點的寬度縮小成32nm節點的更小寬度 10 200818318 (32nm節點之金屬 1層(metal-l)中的通道寬度預測將為 5 0nm),且介電層86厚度仍保持為約1微米的情況下,未 來積體電路世代將面臨更大的困難。提高孔洞的深寬比會 引起數個問題。通道側壁上的阻障層90、黏著層92、和晶 種層94,甚至是側壁下方,皆需有足夠的厚度才能達到其 功能,例如最少為2nm或3 nm。這三層的總厚度開始填滿 通孔8 8。
由於通孔8 8頂部易形成突出物9 6,濺鍍銅晶種層變 得越來越困難。突出物96會大幅提高通孔88的深寬比, 因而難以濺鍍沉積銅於側壁上。即使突出物9 6未封閉通孔 88,通孔88窄口處的限制孔徑亦會阻礙ECP期間的電解 液流動。降低晶種層94的厚度可降低突出物96的跨度。 但側壁的覆蓋均勻度總是不如毯覆式沉積於Ta黏著層92 頂面的平坦寬敞區域9 8,因此較薄的晶種層9 4可能會使 銅晶種擴散成小球 1 00,而在小球 1 00間留下側壁孔隙 1 02。部分銅可沿著側壁上下擴散,但不足以沿著钽濕潤層 擴散。側壁孔隙102露出底下的钽,露出的Ta黏著層92 在晶圓傳送到電鍍設備時可能會氧化成氧化钽。氧化會引 起二個主要問題。銅不能良好黏附於氧化钽,也無法快速 流過氧化钽。即使填入銅可連接氧化物上的側壁孔隙 1 02,其仍被氧化物隔開,因而造成可靠度問題。氧化和銅 結塊均會降低銅溝填的能力。若側壁孔隙1 02太大以致周 圍相連,可能會中斷電鍍的電流路徑。雖然Ta黏著層92 氧化後稍具導電性,但仍為有效絕緣體來阻擋電鍍電流流 11 200818318 至露出表面和通孔8 8下部。即氧化的钽阻障層會增加電鍍 銅的難度,且形成的ECP銅常有孔隙,其直接源自突出物 96或源自通孔88下方2/3或1/2處不連續的晶種層94。
已知用來減少突出物 9 6的方法會在濺鍍沉積或個別 氬氣濺鍍蝕刻步驟期間施加強大偏壓至晶圓,因而在晶圓 上產生高負DC自我偏壓。偏壓加速離子高能移向晶圓。 無論是氬離子或濺鍍離子,移向晶圓的高能離子會先蝕刻 露出的角落。介電層86頂面之寬敞區域9 8上的銅同樣會 被#刻而減少寬敞區域的銅厚度。但此區域期有較厚的銅 層以提供晶圓邊緣至中心的電鍍電流。另外,先進裝置不 期有強大的晶圓偏壓,否則高能離子可能會破壞薄層。 钽和銅就像大多數的金屬一樣,通常為多晶材料。Ta 黏著層 92和銅晶種層 94的多晶形態可能會引起數個問 題。钽晶粒邊界提供了銅擴散的路徑,故只有TaN阻障層 90具阻障功能。積體電路使用時的熱循環會引起不同程度 的熱膨脹,使得Ta黏著層92可能沿著其晶粒邊界裂開, 裂缝擴及TaN阻障層90而引起可靠度問題。 釕已建議取代Ta黏著層92和銅晶種層94。釕不會快 速氧化,即便如此,其會形成導電氧化釕。釕可黏附TaN 和銅,且可同時當作電鍍電極和晶種層。但釕技術難以實 行。多數試圖採行化學氣相沉積,但速度缓慢且化學前驅 物不易取得。滅,鏡訂似乎是未來可行的方法。純釕為多晶 金屬,其微晶相當小,表面上看小於5nm。然釕層於製造 或使用時容易碎裂。故就32nm節點、尤其是22nm節點應 12 200818318 用而言,釕的使用也需考量前述多晶钽的可靠度與擴散問 題。即使在可氧化的Ta黏著層92上附加釕層,釕層厚度 也必須減至最小,因通孔8 8内已有多層膜層。因此薄釕層 本身並非為完美的解決方案。 故需要更佳的阻障結構,其更可利用濺鍍而得。 【發明内容】
本發明之一態樣包括一襯層結構,用於通孔介電質(例 如氧化物)中的銅金屬化結構。襯層結構包括一阻障層,例 如沉積在介電質上的氮化钽。非氧化耐火貴金屬合金層或 氧化後具導電性的耐火貴金屬層沉積在阻障層上。耐火貴 金屬合金可為釘组合金。 本發明之另一態樣包括耐火貴金屬合金,例如沉積在 介電質上的釕钽合金.,具有氮化鈦之氮化物的優點或除耐 火貴金屬合金氮化物外之其他材料的優點。 此外,諸如氮化釕组(RuTaN)的耐火貴金屬合金氮化 物沉積在介電質上;耐火貴金屬合金則再沉積其上。 本發明之又一態樣包括财火貴金屬合金,其為釕钽合 金,原子比例如為5 : 95至95 : 5。鉑族中其他VIIIB族 金屬(鐵除外)可代替釕。其他IVB族、VB族、VIB族金屬 可代替钽。銅晶種層可沉積在耐火貴金屬上,用以電鍍銅 於其上。耐火貴金屬本身可當作晶種與電鍍層。 耐火貴金屬合金層可為無定形且實質上不具晶粒邊 界,以做為有效阻障層。原子比為3 5 : 6 5至6 5 : 3 5的釕 13
200818318 钽合金在適當的沉積條件下易形成無定形結晶結 高標靶功率或既小又強之磁電管可產生高離子化 他無定形合金可具有金屬級導電性,且大部分的; 小於 1 n m 〇 耐火貴金屬合金的沉積可利用磁電管濺鍍或 學氣相沉積等方法。 在本發明之再一態樣中,RuTaN阻障層可沉 質上,沉積方法為利用反應性濺鍍或化學氣相沉 原子層沉積。 本發明亦包括濺鍍耐火責金屬合金層做為阻 般為濺鍍釕钽合金。本發明還包括濺鍍標靶,其 含釕组合金。 本發明之另一態樣採用耐火貴金屬合金層, 钽合金,以做為鄰接介電質的阻障層。其可搭配 使用,或者本身即做為電鍍銅的晶種層。 本發明之又一態樣包括合鑄RuTa或相關阻 著層與鋁。退火時,鑄成的氧化鋁當作阻擋水氣 散粒子(特別是來自多孔低k介電質的粒子)的 層。將鋁摻入釕的類似方法也可形成有效界面阻 本發明之再一態樣包括一接觸襯層結構,用 矽化層上的銅接觸金屬化結構,其中不同合金比< 接觸孔襯層亦覆蓋孔洞底部,且各合金比例為選 適合底下矽層之摻雜類型的工作函數。 貴金屬銅合金晶種層可由銅和 VIIIB族元- 構,例如 比例。其 i晶(若有) 其他如化 積在介電 積,例如 障層,一 濺鑛面包 特別是釕 銅晶種層 障層和黏 與其他擴 界面阻障 障層。 於硬層或 Η 的 R u T a 用來產生 t之一(鐵 14 200818318 除外)組a。貴金屬_合金較佳為封_。合金比例可自由選 擇,但含銅量最好小於25at%,甚至達^%或〇 〇iat%。 貴金屬銅合金晶種層可做為電鍍電極,尤其適用於銅。 【實施方式】 第3圖繪示鋼内連線襯層結構11〇之第一實施例的截 面:釕钽(RuTa)合金的阻障層112直接沉積在上介電層86 和通孔88側壁上。RuTa合金為稍後將討論的耐火貴金屬 合金種類之一。耐火貴金屬合金為金屬,故其具導電性且 可利用預定合金纟且成之標靶進行磁電管濺鍍沉積而得。銅 晶種層1 14沉積在RuTa阻障層112上,做為電鍍電極和 晶種’以藉由電化學電鍍(ECP)將銅填入通孔88其餘部 分。接著利用化學機械研磨(CMP)移除通孔88頂面上多餘 的鋼。雖然Sun等人已於公開號為2〇〇6/〇〇63 375-ai的美 國專利申請案提到RuTa層可當作晶種與電鍍層,但個別 形成鋼晶種層於RuTa阻障層上的效果較好。 此結構具有數個優點。含釕量可多到使RuTa合金不 會快速氧化,或者氧化後因形成導電Ru〇而仍具導電性。 如此,銅晶種層114底下的RuTa阻障層! i 2或其他導電 阻障層露出的部分可當作電鍍電極,更可將電鍍電流傳導 至通孔8 8下部。
RuTa合金可形成各種結晶形態。在許多情況下,以以 合金為多晶材料,其在本發明的許多態樣中仍保有優勢。 然根據本發明之一態樣,可濺鍍沉積RuTa合金為導電無 15 200818318 定形金屬,此又稱為玻璃態金屬。即RuTa阻障層丨】〇 曰Α 2實 質上不含電子顯微鏡可觀察之至少大於i或2nm的微曰 故RuTa阻障層112不含有效晶粒邊界。無定形眚全 金另具有其他優點。實質上不含晶粒邊界代表實際上不"" 發生擴散通過無定形金屬合金層的行為。RuTa合金亦_ 黏附於氧化物。基於上述兩點,無定形責金屬合金
TaN阻障層。玻璃態RuTa合金就像大多數的玻璃態 〜、兔屬
一樣’不會快速氧化。RuTa阻障層11 2的無定形形態 '5jp a 減少或消除許多涉及晶粒邊界的失效機制。無定形 壓迫時稍具塑性,而不會將應力集中在晶粒邊界。過去 廣泛應用玻璃態金屬,例如電漿喷塗至噴射引擎渦 町耐 火塗層。但將其應用於半導體產業實屬新意。 由於合金比例5 0 : 5 0之無定形RuTa的導電性接近3 相的组,因此不需移除通孔8 8底部的阻障層。阻障層的電 阻隨著Ru/Ta的比例增加而降低。但可視情況移除底部的 阻障層。 多晶RuTa仍帶來需多優於先前技術的好處。 右RuTa黏著層形成於Ta或TaN上,則濺鍍沉積在 RuTa上的鋼晶種層已發現比形成於習知黏著層上還具 更強的<111>結晶結構。 在施加強大晶圓偏壓下提高RuTa濺鍍原子的離子化 比例更易讓特定的耐火貴金屬組成變成無定形形態。提高 離子化比例的方法可利用高標靶功率和既小又強之磁電管 達成。藉由增加功率密度和改善磁性均勻性,Giing等人於 16 200818318 μ
美國專利證書號7,Ό 18,515中描述的LDR磁電管可將沉積 層的結晶結構從多晶轉變成無定形。濺鍍可施行於各種錢 鍍反應器。其一為從美國加州聖克拉拉之應用材料公司 (Applied Materials,Inc·)取得的 EnCoRe n Ta(N)腔室,此 並說明於Gung等人提出之美國專利申請案號 10/950,349、西τϋ 2004年9月23曰申請、公開號為 2005/0263389-A1的申請案、和美國專利申請案號 1 1/1 19,350、西元2005年4月29曰申請、公開號為 2005/0263390-A1的申請案。以上三個申請案皆一併附上 供作參考。 如RuTa的耐火貴金屬合金,不論是多晶或無定形, 都具有數個優點。不論是無定形或多晶,耐火釕合金的應 力均小於純釕,故長期與短期的可靠度較佳。銅可良好黏 附於釕、鈕、或RuTa,因此鋼晶種層1 14可視需求直接濺 鍍沉積至RuTa阻障層112上。如同前述,不論是多晶或 無定形,含釕量高的RuTa不會快速氧化,即便氧化也具 相當高的導電性。減少氧化可更碟實濕、潤(w e 11 i n g)及結合 銅。銅與釕和其合金的濕潤性佳可使銅較不會附聚結塊於 RuTa上,如此可沉積較薄的銅晶種層且連續形成於通道側 壁。钽的比例太高並不利,因為钽極易氧化。但若氧化問 題可由其他手段克服,例如保證形成連續的銅晶種層,則 想必提高濕潤性可促進鋼在通道側壁上擴散’即使含釕量 低也能增進銅的填洞能力。一般而言,增加釕的比例可改 善填洞能力,但釕增加至1 00%會引發自身的缺點。另外, 17
200818318 當鋼被阻斷時,減少氧化及利用氧化釕的 合金層提供可靠的電鍍電流傳導路徑。因 蓋。具穿孔的鋼矩陣圖案仍符合要求,只 以供ECP銅成核。即使鋼於沉積或進一步 出的非氧化或至少部分導電的RuTa層仍 垂直與水平的傳導路徑。 銅突出物96仍可能形成,但因晶種^ 較不可能封閉通孔8 8窄口處。再者,促使 側壁擴散也可能將突出材料扯入通孔88 物的寬度。如此,可免除進行較具侵略担 出物生成或移除突出物。即使薄銅晶種層 壁孔隙1 2 0的結境11 8而露出含r u阻障 1 20也是露出大體上非氧化或至少部分導 如RuTa。然因含RU阻障層丨丨2的濕潤性 和孔隙1 2 0可減少。阻障層提供了電鍍電 鍍下部。濺鍍蝕刻銅可於寬敞區域上形居 此可促進電鍍電流從晶圓邊緣流動。 第4圖繪示可靠度較佳之通道襯層與 RuTaN阻障層132沉積在上介電層86上 壁。RuTaN與氧化介電層86的黏附性| 擋銅和氧的漂移。RuTaN的含氮量可為 (at%)至25at%。RuTa阻障層112接著沉 層1 32上。藉由在沉積氮化物時選擇性令 一濺鍍反應器中濺鍍沉積HuTa阻障層1 導電性可使RuTa 此銅不需完全覆 要矩陣的密度足 •處理時結塊,露 舊提供電鍍電流 i 1 1 4較薄,故其 .含舒層上的銅於 内,因而減少突出 :的方法來防止突 ’ Π 4擴散成具側 層11 2,側壁孔隙 ;電的阻障層,例 較佳,故結塊11 8 才δ和通孔8 8的電 ί較厚的銅層,如 匕構1 3 0的截面。 ,包括通孔8 8側 L好,更能有效阻 〇 · 〇 1原子百分比 積在RuTaN阻障 令應氮氣,可在同 12和RuTaN阻障 18 200818318 層 1 3 2。 濺鍍沉積(PVD)不同金屬於二氧化矽(Si02)基材上的 平面結構將進行一連串的彎折黏著測試。黏著強度Gc由4 點彎折測試測得。測試結杲列於表1。 表1
Gc (J/m2) Si02 / PVD Ru <3 Si02 / PVD RuTa 10 Si02 / PVD Ta 12 Si02 / PVD RuTaN 24
數據顯示純釕的脆度,而含90at%Ru的RuTa合金幾 乎像純.钽一樣堅固。重要的是,RuTaN層的強度為Ta或 RuTa的兩倍。類似的測試判斷銅晶種層和填充層與三種金 屬的黏附性。結果均顯示彎折強度超過20焦耳/平方公尺 (J/m2) 〇 在驗證測試中,已濺鍍沉積數個此類型的襯層結構。 RuTa合金可利用由钽區與釕區組成之馬賽克式標靶共同 濺鍍而得、或採用個別的Ru與Ta濺鍍來源,其合金比例 受控於施加至Ru與Ta標靶的相對功率。離子束濺鍍或脈 衝雷射沉積(pulsed laser deposition,PLD)亦有助於錢鐘 混合標靶。然為降低成本及簡化操作,期使用均勻的RuTa 標靶,其含有預定的合金比例、但釕與钽不相混。第5圖 19 200818318 局部截面繪示> <具質均勻的RuTa標耙14〇可藉由一起燒 結混合比例^ ^ 應預定RuTa合金百分比的純釕粉末與純钽 粉末混合物來^ 彤成。混合粉末和燒結劑注入燒結鑄模。鑄 桓經兩溫和撰披 、擇性高壓處理,以形成獨立的RuTa標靶盤 1 42,其斜邊 4 4對應護罩3 6且一者間存有電漿暗區。燒 結製程為標為^之, '、 產業所熟知。高壓高溫下進行擴散接合及使 用玻璃金屬处人
写%合層可將標靶盤142黏接至例如由黃銅組成 的背板146,甘 、他標靶結合方式也很常見。部分背板1 46 並未覆蓋,以私* 从做為將標靶140裝設到濺鍍室上的凸緣。 R u T a m m ^ ^層或類似阻障層的合金比例以釕與鈕的原 子百分比表矛π人 、了;I於5 : 95至95 : 5之間。咸信幾乎等量 的原子百分 (即50: 50的RuTa合金)可形成無定形形態。 但含釕量即伟炎r 之為5at%有時仍具優勢。然而,釕很昂貴、脆 日 易 〇 另 方面,钽會氧化,所以含量不能太高。一些 實驗已發規人-1« 3有80at%或甚至70at%的釕會形成很小的微 晶,但仔細調整濺鍍離子化比例和晶圓偏壓後,可沉積得 到80 _ 20的無定形RuTa。57at%的釕已發現在適當條件下 可形成玻璃態合金層。因此’ 2〇 : 8〇 # : 2〇為無定形 尺❿的合金比例極限,此範圍内就算形成多晶RuTa也不 易氧化。含釕量大於8〇at%預期可避免任何氧化發生。 阻障材料的選擇,尤其是含釘量,會影響ECP鋼的溝 填能力。—厚的金屬或金屬合金阻障層形成 比為 5的100nm通道和深寬比為3的7〇nm溝渠,以> 一’一 列的結構。晶種層的厚度可為15nm至 形成系 。結果列於表 20 200818318 2,其中”0”表示溝填能力不足,”X”表示溝填能力良好。 表2
銅晶 Ta Ta〇.5Ru〇.5 Ta〇.2Ru〇.8 Ta〇. 05RU0.95 種層 通 溝 通 溝 通 溝 通 溝 厚度 道 渠 道 渠 道 渠 道 渠 (nm) 150 0 X 0 X X X X X 300 0 X X X X X X X 450 0 X X X X X X X 600 0 X X X X X X X 800 0 X X X X X X X
數據顯示TaRu合金阻障層的溝填能力優於Ta阻障 層。然如上所述,就最薄的銅晶種層而言,即使含釕比例 達0 · 5,溝填能力仍不佳。純Ru阻障層已証實太脆。以上 數據顯示,Ru : Ta的合金比例以原子百分比表示,較佳為 大於50: 50至95: 5,更佳為80: 20至95: 5。但RuTa 含1-99at%的釕仍具有本發明的一些優點。 第6圖概述形成内層金屬化結構之整合製程的流程。 選擇性預洗步驟1 50清洗晶圓上的殘留物與氧化物,晶圓 可能已存放在無塵室的大氣環境中。預洗方式有很多。氫 氣電漿可形成於濺鍍室或其他含有晶圓的清洗室,或可由 遠端電漿源(remote plasma source,RPS)產生、再傳送到處 21 200818318 理室,其具有移除氫離子的作用並倚靠氫自由基進行清 洗。清洗方式可為在氫氣環境中進行熱退火。或者,清洗 、 $式可使用以低能氬離子轟擊晶圓的氬氣電漿。 . 標準氮化物阻P早層沉積步騍1 52沉積RuTaN之氮化物 阻障層;標準合金阻障層沉積步驟154沉積RuTa之合金 阻障層。方便起見一私準阻障層沉積步驟1 5 2、1 5 4是在 具預定含釕量之RuTa標靶的濺鍍室中進行。氮氣於氮化 馨物阻P早層’/儿積^驟1 5 2期間引入腔室。二阻障層沉積步驟 152、154採取中等晶圓偏壓和高標靶功率,使得濺鍍離子 被吸引至高深寬比的通孔内,且能量仍夠低來減少晶圓的 濺鍍蝕刻量,特別是露出的寬敞區域。然這些條件同樣有 利於沉積阻障層至通孔底部,因而降低底下導電特徵的接 觸阻抗。二步驟得到的厚度在毯覆區域例如為2nm,但厚 度也可為更小或高達約1 〇nm。 穿通(punch through)步驟156移除通孔底部的阻障 層。穿通方式可使用氬氣電漿或強烈持久的金屬標靶離子 ® 自行藏鍍’並配合強晶圓偏壓來吸引高能氬離子或金屬離 子至通孔底部及濺鍍形成阻障層。穿通步驟156可於RuTa 賤錢室中進行,其裝有RF電源感應線圈與施加至標乾的 最小DC功率。寬敞區域的濺鍍蝕刻深度例如為牦❿,藉 此可移除寬敞區域的所有阻障層且亦應移除了通道底部的 阻障層,此阻障層通常覆蓋不均。然也可視阻障層厚度採 用4nm以下或以上的蝕刻深度。在強大的晶圓偏壓下,因 • 幾何形狀作用之故,至少可減少蝕刻高深寬比的通孔上部 22 200818318 侧壁。
RuTa快閃(flash)步驟158重新沉積RuTa至寬敞區域 和通孔洞口周圍,以確保阻障材料覆蓋穿通步驟丨5 6所露 出的下介電質。RuTa快閃沉積的進行條件為低能且大致等 向性沉積例如Ru與Ta中性濺鍍離子,其可藉由降低標靶 功率和降低晶圓偏壓達成。快閃步驟丨5 8可在同樣的RuTa 賤鍍室中進行。快閃步驟得到的厚度在寬敞區域例如為 2nm,但厚度也可為更小或高達約1〇ηιη。 在銅晶種沉積步驟丨60中,大致共形的銅晶種層沉積 在通孔内和寬敞區域上。晶種層厚度例如為2〇nm,但也可 視幾何形狀採用更小或高達約1 〇〇nm的厚度。若可得到適 當的側壁覆蓋性,濺鍍銅晶種層較佳為使用銅標靶。或者,
、 一/ /小 4 /E 積(ALD)、或無電電鍍。雖然在某些應用中,以丁③層^ 作晶種與電鍍電極,但此時以個別的鋼晶種層為佳。
最後在ECP步驟丨62中,利用晶種層做為晶種與^ 電極,以進行電化學電鍍來將銅填入通孔其餘部分。] 步驟162還過填通孔及覆蓋寬敞區域頂面。在一未繪力 步驟中,進行化學機械研磨(CMp)移除多餘的鋼,使矣 與寬敞區域頂面齊平。將銅填入孔洞的方式 電鍍或無電電鍍。 用J 第6圖的基本流程可發展出數個變化實例。如第7 θ 所示’當選擇性合金阻障層沉積步驟164取代標準: 障層沉積步驟154時,可省略穿通步驟156。選擇性沉積 23 200818318 步驟1 64選擇性蝕刻通道底部,且沉積於通道側辟 上。此 可採用產生高濺鍍原子離子化比例的高標乾功率和強曰口 偏壓達成。在這些條件下,通道側壁會被覆蓋, _通道底 部和也許寬敞區域會被蝕刻。選擇性RuTa濺鲈_ 哎戴 >儿積步驟 164得到的厚度在寬敞區域例如為2nm,但最終、广 積度 障層沉積步驟可 層而不會一直沉 積步驟164後為
也可為-2nm至+ 5nm。由於選擇性合金p且 移除免》敞區域上至少部分的 RuTaN阻障 積在寬敞區域,因此選擇性RuTa濺鍍沉 進行RuTa快閃沉積步驟1 5 8。 ,, 又…貝 ρί邛小〇 m /jti , 命、s 不牙通步驟156
RuTa快閃步驟1 5 8均可省略。在此實 4甲,標準氮化物 障層沉積步驟1 5 2以於選擇性蝕刻佟杜^ „ ^ 件下施行的選擇性 化物阻障層沉積步驟1 66代替,其最故 、'為钱刻通道底部 ,有/儿積至覓敞區域。此達成方式 .^ 合使用強晶圓偏 和兩機鐘離子化比例,並保有大量的中性較沉積,後 與寬敵區域的離子化濺錢刻相衡,但因幾何形狀㈣ 故,不會沉積至通道底部。接著,樟 ^ 知準RuTa沉積步驟! 沉積HuTa至通道底部和寬敞區域、^ P人气牛· 故不兩進行RuTa 門步驟1 5 8。寬敞區域可能鉦氮介 ”、、鼠化物阻障層區 =題’因寬敞區域在形成後續的金屬化層前已臂 電貝或其他非金屬層。 覆盍上 又一變化實例繪示於第9圖的 的流程,穿福 快閃步驟1 5 8均可省略。但在逸〜 步驟1 5 6和 一#逆仃標準氮介 步驟152前,先在選擇性蝕刻條 阻障層沉積 "、牛下進行選擇性合金阻障 24 200818318 層沉積步驟 164,其最終為蝕刻通道底部且沒有沉積或實 質沉積RuTa(正值)於寬敞區域。寬敞區域的RuTa厚度例 如為2nm。
以上整合製程中的標準沉積和配合適當蝕刻的選擇性 沉積說明兩種錢鐘沉積方式。標準沉積RuTa與RuTaN的 製程參數範例列於表3。標準沉積實質上為意圖最終沉積 在寬敞區域、通道侧壁、和通道底部。DC功率為施加於 標靶的DC功率。偏壓功率為施加於基座的RF功率。有益 地,偏壓功率可分發給以 400kHz至 13.56MHz、較佳以 13.56MHz操作的低頻率(LF)源、和以高於60MHz操作的 超高頻率(VHF)源。表中尚列出氬氣與氮氣流入腔室的流 量。此外,4sccm的氬氣流到晶圓背面做為熱傳氣體。參 數範圍乃適用300毫米的腔室。 表3
RuTaN RuTa DC功率(kW) 10 - 40 10 - 40 偏壓功率(W) 0-1000 0 - 1000 氬氣(seem) 4 4 氮氣(seem) 4-100 0 一般而言,標乾功率為高,而晶圓偏壓功率為低,使 錢鑛離子不會大幅加速移向晶圓。若有晶圓偏壓,快閃步 驟將具不多。是否供應氮氣決定了濺鍍沉積 RuTaN或 25 200818318
RuTa 〇 配合適當餘刻的選擇性沉積製程參數範例列於表4。 表4
RuTaN RuTa DC功率(kW) 5-40 5-40 偏壓功率(W) 400-2000 400 - 2000 氬氣(seem) 4 4 氮氣(seem) 4 - 100 0
用於選擇性沉積的標靶功率稍低,而偏壓功率實質上 較高’如此可造成部分濺鍍蝕刻,特別是對通道底部和寬 敞區域。 沉積至晶圓上的RuTa層厚度可自由選擇。但於介電 質平坦頂面之寬敞區域測量的厚度較佳為1 〇 · 1 5 nm,然助 長測試(encouraging test)已下達7nm。RUTa層厚度預計可 減為1 nm,但目前最好為5 -1 5 nm。適當燒結條件下的側壁 覆蓋性已發現可達1 0-2 0%。寬敞區域的銅晶種層厚度可約 為3 0nm,但此厚度期可更小。 ίΤ和其他鉑族金屬將提升溝填高深寬比之孔洞的能 力。然而舒报昂貴,故其用量宜降至最低。第1〇圖截面繪 示的通道襯層結構〗8 〇包括單一金屬氮化物阻障層〗8 2和 位於上方的近責金屬耐火合金層184。鋼(Cu)晶種層114 ’几積在近貝金屬耐火合金層1 8 4上。單一金屬氮化物阻障 26 200818318 層1 82可包括多種耐火金屬氮化 炎备1一目刖較佳的氮化物 為1化纽(TaN),雖然氮化鈦(TiN)與氮化鎢(wn)和含㈣ 的合金已引起高度關注。近貴金屬耐火合金層i84可由別 組成’但目前較佳的合金為RuTa。金屬組成的差異 減鐘沉積兩層材料。因第一腔室需用來沉積㈣ 二182,短層可利用使用组標……冗積而得、或 乂 =利用化學氣相沉積(CVD)沉積而得、或更佳為利用 形、非常薄的TaN声,& t TaN的技術且可沉積共 m 而非使用昂貴且 其他氮化物組成+, 貝且尚未開發完全的釕。 可代替。备 R 11 T 〇·、 合金層是利用PVD、 田 a或其他近貴金屬耐火 來移除通道底部的積而得,選擇性沉積至少可用於最初 J TaN。 參照第1 1圖幾 ,先進雷跋夕 做為介電層8 6。目 < 夕可能採用低k介電材料 碳化物。冑度多孔/較佳的㉟k介電材料為多孔氫化矽氧 孔洞t,尤其是* "降低有效"電常數,但水氣易陷入 备餘刻通道么士沐盖 時。極其期望通道^ ~苒在金屬化前接觸到空氣 爾層可阻, 散到銅晶種層1 14 备- "電層86中的水分子擴 第11圖繪示的诵、皆、 將鋁摻入近貴金屬上 97通道襯層結構190藉由 耐火合金而有效 定實施例中,氮儿 戍丨且揞水氣擴散。在一特 1匕物阻障層192 (AlRuTaN),三的組成為氣化釘 &金層1 9 4的組成兔 同前述,含氮量可发 从馬釕鈕鋁(AlRixTa)。如 4 〇.〇l-25at%。阻隆昆 均可從AlRuTa榡知· 丨障層192和合金層194 " 幾錢而得。或去 通道襯層結構2〇〇 可’第12圖截面繪示的 匕括氮化物阻隆息 早層1 82,例如由ALD生 27 200818318 成於三元合金層202(如AlRuTa)與介電層86之間的TaN。 銘為水的強效還原劑。故對通道襯層結構1 9 0或2 0 〇的實 施例而言,不管水氣從低k介電層8 6擴散出來並抵達含銘 的阻障層192或合金層202,都會快速形成氧化鋁(Al2〇3) 表層,其相當密實,而可防止晶圓的任一漂移現象。 第12及13圖的襯層結構190、200可修改成以A1Ru 層取代八11^11丁&合金層194、202,並以八111111^層取代
AlRuTaN 阻障層 192。 在鋁合金的實施例中,某些應用可省略氮化物阻障層 1 92、1 82 ’讓合金直接接觸介電質而提供所需的阻障功能。 沉積阻障層192、合金層194或阻障層182、合金層 2 0 2後’低k介電層中的水可隨著個別在如2 5 0 °C進行的退 火步驟開始擴散。 上述實施例已描繪内層界電質(ILD)的金屬化結構,即 二金屬層間的垂直内連線。另一方面,接觸金屬化結構垂 直相連半導體矽底下任一結晶主動區域或MOS通道上方 的多晶閘極。昔日,鎢已慣用於接觸金屬化結構。但預期 銅接觸金屬化結構將應用於32nm節點。 用於互補式金氧半導體(CMOS)電路的接觸襯層結構 2 1 0第——實施例繪示於第i 3圖的截面。矽基材2丨2包括矽 蠢晶層214’其内植入p型半導體摻質的p井區 (P-WELL)216和η型半導體摻質的η井區(N-WELL)218。 淺溝渠隔離結構(STI)220電氣隔開二井區216、218。圖式 僅概要說明,其並未繪出各井區216、218中完整的典型 28 200818318 MO S電晶題, 體耦接構成e月確地°兄為一 PM〇S電晶體與一 NM〇S電晶 摻雜濃度铰!M0S電路,其中摻雜濃度較低的通道區連通 極接觸區^的源極/汲極區。每一電晶體的獨立源極與汲 (CoSi)、_〜般為矽化物,例如矽化鎳(NiSi)、矽化鈷 具有高k bl)另外在先進裝置中,通道上方 極。圖式r介電質,以於源極與汲極間的通道上形成閘
介電層未繪示源極/汲極區的重摻雜部分。 L 222形成在包括二摻雜井區21 6、218的磊晶層 2 1 4上0 就奴 ^八/接觸層而言,介電層222通常由非低k材料的 ;“特料組成。p接觸孔224和η接觸孔226分別蝕 穿介電層而扣 JL ία 犯Ρ开& 216和η井區218。就ρ接觸孔224 而。田含舒的RuTaN層228(組成以Ru + Ta-N表示)沉積 在P接觸孔224側壁,且最好不沉積在底部。富含釕的RuTa 層230〉儿積在P接觸孔224側壁上之富含釕的RuTaN層 228上’並直接覆蓋p井區216而形成p接觸層232。就^ 接觸孔226而言,缺乏釕的RuTaN層234(組成以Ru.Ta+N 表示)沉積在η接觸孔226側壁,且最好不沉積在底部。缺 乏釕的RuTa層236沉積在η接觸孔226側壁上之缺乏舒 的RuTaN層234上,並直接覆蓋η井區218而形成η接觸 層238。缺乏釕的RuTa層236或RuTaN層234或可描述 成富含鈕。接點240隔開通常位於淺溝渠隔離結構上寬敞 區域之富含釕的RuTaN層228、RuTa層230和缺乏釕的 RuTaN層234、RuTa層236。不同組成更可簡潔地表達成, 富含釕的Ru + Ta·合金比缺乏釕的合金還具有更高的 29 200818318 含釕比例與更低的含钽比例。形成不同組成之阻障層的方 法包括使用多個光罩和沉積步驟、及可蝕刻已形成的阻障 層。 銅晶種層1 1 4可以單一步驟沉積至p接觸孔2 2 4與n 接觸孔226中。隨後,ECP填入銅至接觸孔224、226内, 及CMP移除接觸孔224、226外的銅,以分別形成p井區 216和η井區218的銅接觸金屬化結構。
接觸襯層結構2 5 0的第二實施例繪示於第1 4圖截面, 包括二接觸孔224、226内的TaN阻障層1 82,其上為不同 組成之近貴金屬耐火合金層230、236。因TaN阻障層182 一般可藉由ALD沉積至二接觸孔224、226中,故二合金 層230、23 6之間只需一接點252。 第1 5圖截面繪示的接觸襯層結構260第三實施例省略 了 TaN阻障層 182。反之,二近貴金屬耐火合金層230、 23 6直接接觸介電層222和二井區216、218。本實施例的 優點在於不需移除二接觸孔224、226底部的TaN阻障層。 組成將更適當地分級使P接觸層232和η接觸層238 的工作函數各自相配ρ井區216和η井區218。富含钽的 RuTa合金(即Ru_Ta + )的工作函數一般更匹配η型石夕,富含 釘的RuTa合金(即Ru + Ta-)的工作函數則更匹配ρ型石夕。 尤其是成為無定形金屬的RuTa層可省略使用銅晶種 層。第1 6圖截面繪示的銅金屬化結構2 7 0只包括位於介電 層86與ECP沉積之銅填充層272間的RuTa合金層1 84, 其可為無定形或多晶。RuTa合金層184做為阻障層、黏著 30 200818318 層、和ECP電極。銅易黏附於RuTa代表其將供ECP銅填 充層272適當成核。視情況而定,RuTaN層可置於RuTa 合金層184與介電層86之間,以增進黏附性。Ε〇ρ後,如 第17圖截面所示,CMp移除了通孔外的Ecp鋼填充層 272 ’而留下通孔内的鋼金屬化結構274。CMP製程可加以 調整成留下或移除介電層86上寬敞區域中頗為堅硬的 a 口金層184。可理解雙嵌結構將形成一下部通道和一 連接通道的上部溝準 ^ 此組合結構内填有襯層與ECP鋼。
RuTa合金的優點炎 笑點為,钽已廣泛應用於半導體產業且釕 的使用已密集研發。伯 其他耐火貴金屬合金也可達到類似 的效果。其他近貴金M a '屬或週期表中VIIIB族元素除鐵外的 始族金屬可取代全部或 忒部分的釕,即鈷(Co)、鎳(Ni)、铑 (Rh)、鈀(以)、锇(〇〇 、銀(Ir)、和翻(pt),然其中數種元 素稀少且昂貴。選自调 %期表中IVB族、VB族、VIB族的 耐火金屬,例如鈦(Ti、 ;、鉬(Mo)、鎢(W),可代替全部或部 分的钽。本發明可涵甚一 I二元或更多元的耐火貴金屬合金, 本發明之耐火貴金屬人 荀σ金亦可包含其他元素。 雖然RuTaN最好θ <利用濺鍍沉積而得,但也可利用 CVD或ALD沉積,
既士 、 乂得到更共形、更薄的膜層。RuTaN 層亦可取代第2圖中習 a上 自知結構的TaN阻障層90。RuTaN合 金备作阻障層,且與介 電質的黏附性佳。 另一含Ru層繪示 ^ ^ _ 么弟18圖的截面。襯層結構280形 成在前述通孔88中。f 、可包括傳統阻障層90,例如習知 以ALD或濺鍍沉積榣 、 到的TaN薄層,其厚度例如為2nm 31 200818318 或更薄或者’阻障層90的组成可為RuTaN。貴金屬鋼 σ金阳種層2 8 2較佳是利用濺鍍沉積在阻障層9 〇上,其可 月b曰开y成具大出物的晶種層282。責金屬銅合金晶種層282 的、及成可為釕鋼(RuCu)合金、或為銅與上述鉑族元素的合 金。除了 Ru以外,摻質可包括銥、锇(〇s)、鈀(pd)、 或/里的金(An)、鈷(Co)、或铑(Rh)。貴金屬銅合金也可 包s其他組成,只要合金仍保持為導電金屬。含銅量最好 不多,較佳為低於25am,更佳為低於1〇討%,但最小極 限可達Ut%或0.01at%。另一方面,至少5_%的高含釘 量可有效避免氧化,但本發明的含釕量可降至iat%。由於
RuCu具導電性,因此不太雲盈兹^ 个双而要移除通孔底部的RuCu。釕 與銅幾乎不互混,故其在加埶處摞七 热慝理或刼作期間有分離的趨 勢。分離有助於銅島狀物形成在眚厶厪 取社貝金屬鋼合金晶種層282 表面,並做為ECP銅層的成核盥缺人科 m 又核,…、°合點,用以直接覆蓋合 金晶種層282而填入通孔88。在此不恭從a 你此不而獨立的銅晶種層, 然也可視需求加入。另一方面’分離的針進—步當作阻障 層和非氧化或至少導電的電鍍電極、及提供電鍍電流路徑。 含5-10at%之Ru的RuCu晶種層p紐认 禮已經檢驗得知,當此 晶種層以4 0 0 °C退火處理時,其可奋八^ + 兄刀回流至通孔内且不 會附聚結塊於側壁上。
RuCu或相關貴金屬鋼合金錢鍍擇知 双知靶例如可以下述製 造RuTa標輕的方法形成。RuCu可同_ M m J听眷用這些材料的成 熟技術。 濺鍍沉積RuTa或RuCu或其他釕金屬 主屬合金為快速且容 32 200818318 易的施行方式。然以CVD或其他方法沉積的RuTa或RuCu 具有同樣良好的材料性質。 儘管繪示之通道結構只包括幾層,然耐火貴金屬合金 層或銅貴金屬合金層與介電層和銅填充層之間也可形成其 他膜層。雖然本發明主要是有關用於銅金屬化結構的襯 層,但所述之合金層亦可做為其他用途及用於其他金屬化 結構。
相較於先前技術,本發明提供之襯層結構的性能實質 上較佳且更簡單,其製造方法只需稍為改變現行的濺鍍技 術即可。 【圖式簡單說明】 第1圖為習知磁電管濺鍍反應器的截面圖。 第2圖為習知銅/钽通道結構的截面圖。 第3圖為本發明一實施例之通道襯層結構的截面圖, 包括耐火貴金屬合金層。 Φ 第 4圖為本發明第二實施例之通道襯層結構的截面 圖,包括财火貴金屬合金層和其氮化物,例如RuTa/RuTaN。 第5圖為用來濺鍍沉積RuTa之濺鍍標靶的截面圖。 第6至9圖為四個實施例的流程圖,繪示形成第4圖 之RuTa/RuTaN結構的方法。 第1 0圖為本發明第三實施例之通道襯層結構的截面 圖,包括單一金屬氮化物阻障層和金屬合金黏著層。 表 第11及1 2圖為本發明第四及第五實施例之通道襯層 33 200818318 結構的截面圖,包括銘三元合金阻障層或黏著層。 第1 3、1 4及1 5圖為三個接觸襯層結構實施例的截面 圖,其採用不同組成的近貴金屬耐火金屬合金,用於兩個 導電類型相反的摻雜接觸孔。 第1 6圖為本發明另一實施例之單層襯層結構的截面 圖,包括耐火貴金屬合金層。 第17圖顯示第16圖完成金屬化結構的截面。
第 1 8圖為本發明又一實施例之通道襯層結構的截面 圖,包括銅貴金屬合金層。 【主要元件符號說明】 10 反應器 12 真空室 14 中心軸 16 真空幫浦系統 18、 22 氣體源 20 ^ 24 流量控制 30 基座 32 晶圓 34、 42、72 電源供應器 35 電路 36 護罩 38 標靶 40 絕緣件 44 磁電管 46、 4 8 磁極 5 0 電漿區 52 馬達 54 轉軸 56 板子 70 線圈 74 線圈陣列 76 電源供應系統 80 通道結構 82 導電特徵 84、 86 介電層 88 通孔 34 200818318
90 阻障層 92 黏著層 94 晶種層 96 突出物 98 寬敞區域 100 小球 102 孔隙 110 概層結構 112 阻障層 114 晶種層 118 結塊 120 孔隙 130 襯層結構 132 阻障層 140 標靶 142 標靶盤 144 斜邊 146 背板
150、 152、 154、 156、 158、 160、 162、 164、 166 步驟 18 0、 190 ' 200 襯層結構 182、 192 阻障層 184、 194、 202 合金層 210、 250, 、260 襯層結構 212 基材 214 蠢晶 層 216、 218 井區 220 STI 222 介電 層 224、 226 接觸孔 228 - 234 RuTaN 層 230〜 236 RuTa層/合金層 232 ' 238 接觸層 240 ^ 252 接點 270 ^ 274 金屬 化結構 272 填充層 280 襯層結構 282 晶種層 35

Claims (1)

  1. 200818318 十、申請專利範圍: 1. 一種形成用於一銅金屬化結構之一襯層結構的方法,該 方法至少包含: 提供一基材,具有形成在一介電層中的一孔洞;
    進行一第一步驟,以形成一第一阻障層於該孔洞的至少 一側壁上,該第一阻障層包含由至少5at%之一耐火金屬與 至少5at%之一鉑族金屬組成的一合金,該耐火金屬選自週 期表中的IVB族、VB族和VIB族元素,該鉑族金屬選自 週期表中除鐵外的VIIIB族元素;以及 進行一第二步驟,以形成一銅晶種層於該第一阻障層 上,且該銅晶種層不填滿該孔洞。 2.如申請專利範圍第1項所述之方法,更包含進行一第三 步驟,以形成一第二阻障層於該至少一側壁上,該第二阻 障層包含該耐火金屬與該鉑族金屬衍生的一氮化物。
    3.如申請專利範圍第1項所述之方法,更包含進行一第三 步驟,以形成一第二阻障層於該第一阻障層與該側壁之 間,該第二阻障層包含氮化钽。 4.如申請專利範圍第3項所述之方法,其中該第三步驟包 含進行氮化组之原子層沉積。 36
    200818318 5. 如申請專利範圍第1-4項中任一項所述之方法,其 第一阻障層接觸該介電層和該銅晶種層。 6. 如申請專利範圍第1-4項中任一項所述之方法,其 銅晶種層包含銅與至少一的合金。 7.如申請專利範圍第1 -4項中任一項所述之方法,其 孔洞為位於該基材之一 p型摻雜半導體區域上的一 p 孔,該合金包含一第一合金,該第一阻障層形成一第 觸層於該p接觸孔的底部,且該基材更包含位於該基 一 η型摻雜半導體區域上的一 η接觸孔,該方法更包 成一第二阻障層於該η接觸孔的至少一側壁上、形成 接觸層於該η接觸孔的底部、以及包含至少5 at%之一 金屬與至少5at %之一鉑族金屬組成的一合金,該耐火 選自週期表中的IVB族、VB族和VIB族元素,該鉑 屬選自週斯表中除鐵外的VIIIB族元素,其中該第一 層和該第二阻障層的組成不同且經選擇以對應該η型 半導體區域和該Ρ型摻雜半導體區域的摻雜型態。 8.如申請專利範圍第7項所述之方法,其中該第一阻 和該第二阻障層包含钽及釕,其中該第一阻障層的釕 高於該第二阻障層的釕比例,該第二阻障層的钽比例 該第一阻障層的钽比例。 中該 中該 中該 接觸 一接 材之 含形 一 η 耐火 金屬 族金 阻障 摻雜 障層 比例 高於 37 200818318 9.如申請專利範圍第1-4項中任一項所述之方法,其中該 耐火金屬包含钽,該鉑族金屬包含釕。 10.如申請專利範圍第9項所述之方法,其中該第一步驟 和該第二步驟是在一單一濺鍍室中進行,該濺鍍室具有一 包含釕及组的標靶。
    11.如申請專利範圍第9項所述之方法,其中該阻障層包 含大於50at%但不超過95at%的釕。 12.如申請專利範圍第11項所述之方法,其中該阻障層包 含大於80at%但不超過95at%的釕。
    13.如申請專利範圍第9項所述之方法,更包含進行一接 續步驟,以利用一電化學電鍍製程將銅填入該孔洞。 1 4. 一種形成用於一銅金屬化結構之一襯層結構的方法, 該方法至少包含: 提供一基材,具有形成在一介電層中的一孔洞; 進行一第一步驟,以形成一第一層於該孔洞的至少一側 壁上,該第一層包含钽和大於8 Oat%但不超過95at%的釕。 38 200818318 1 5.如申請專利範圍第1 4項所述之方法,更包含先進行一 第二步驟,以形成一第二層於該孔洞的該至少一側壁上, 該第二層包含氮化釕鈕。 16.如申請專利範圍第1 5項所述之方法,更包含在進行該 第一步驟之後進行一第三步驟,以形成一銅晶種層於該第 一層上,其中該銅晶種層不填滿該孔洞。
    17. 如申請專利範圍第14項所述之方法,其中該第一步驟 和該第二步驟是在一濺鍍室中進行,該濺鍍室具有一包含 釕及短的標把。 18. 如申請專利範圍第14-17項中任一項所述之方法,更 包含進行一接續步驟,以形成一銅晶種層於該孔洞内,其 中該銅晶種層不填滿該孔洞。
    19. 一種金屬化結構,該結構至少包含: 一介電層,形成在一基材上,且包括一孔洞於該基材之 一導電特徵上; 一第一層,包含钽和80at%-95at%的釕,並形成在該孔 洞的至少一側壁上。 20. 如申請專利範圍第19項所述之結構,更包含一第二 39 200818318 層,形成在該第一層與該孔洞之該至少一側壁間,該第二 層包含氮化釕钽。 2 1 .如申請專利範圍第20項所述之結構,更包含一銅層, 形成在該第一層上而位在該孔洞内但不填滿該孔洞。
    22·如申請專利範圍第19項所述之結構,更包含一銅層, 形成在該第一層上而位在該孔洞内但不填滿該孔洞。 2 3 · —種金屬化結構,其至少包含: 一介電層,形成在一基材上,且包括一孔洞於該基材之 一導電特徵上; 一第一層,形成在該孔洞的至少一側壁上,且包含至少 5 at°/〇之一耐火金屬與至少 5 at%之一始族金屬組成的一合 金,該耐火金屬選自週期表中的IVB族、VB族和VIB族 元素,該鉑族金屬選自週期表中除鐵外的VIIIB族元素; 以及 一銅層,形成在該第一層上而位在該孔洞内但不填滿該 孔洞。 2 4.如申請專利範圍第23項所述之金屬化結構,其中該合 金另包含。 40 200818318 2 5.如申請專利範圍第2 3項所述之金屬化結構,其中該耐 火金屬包含經,該鉑族金屬包含釕。 2 6.如申請專利範圍第25項所述之金屬化結構,其中該合 金另包含銘。
    2 7.如申請專利範圍第25項所述之金屬化結構,更包含一 第二層,其包含氮化釕钽且形成在該第一層與該孔洞之該 至少一側壁之間。 2 8,如申請專利範圍第25項所述之金屬化結構,其中該第 一層包含大於50at%但不超過95at%的釕。 29.如申請專利範圍第28項所述之金屬化結構,其中該第 一層包含至少80at%的釕。
    41
TW096130200A 2006-08-29 2007-08-15 Integrated process for sputter deposition of a conductive barrier layer, especially an alloy of ruthenium and tantalum, underlying copper or copper alloy seed layer TW200818318A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/511,869 US20070059502A1 (en) 2005-05-05 2006-08-29 Integrated process for sputter deposition of a conductive barrier layer, especially an alloy of ruthenium and tantalum, underlying copper or copper alloy seed layer

Publications (1)

Publication Number Publication Date
TW200818318A true TW200818318A (en) 2008-04-16

Family

ID=39136443

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096130200A TW200818318A (en) 2006-08-29 2007-08-15 Integrated process for sputter deposition of a conductive barrier layer, especially an alloy of ruthenium and tantalum, underlying copper or copper alloy seed layer

Country Status (3)

Country Link
US (1) US20070059502A1 (zh)
TW (1) TW200818318A (zh)
WO (1) WO2008027186A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI645511B (zh) * 2011-12-01 2018-12-21 美商應用材料股份有限公司 用於銅阻障層應用之摻雜的氮化鉭

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6727169B1 (en) * 1999-10-15 2004-04-27 Asm International, N.V. Method of making conformal lining layers for damascene metallization
US7494927B2 (en) * 2000-05-15 2009-02-24 Asm International N.V. Method of growing electrical conductors
US7270848B2 (en) * 2004-11-23 2007-09-18 Tokyo Electron Limited Method for increasing deposition rates of metal layers from metal-carbonyl precursors
US8025922B2 (en) * 2005-03-15 2011-09-27 Asm International N.V. Enhanced deposition of noble metals
US7666773B2 (en) 2005-03-15 2010-02-23 Asm International N.V. Selective deposition of noble metal thin films
US20060251872A1 (en) * 2005-05-05 2006-11-09 Wang Jenn Y Conductive barrier layer, especially an alloy of ruthenium and tantalum and sputter deposition thereof
US20070014919A1 (en) * 2005-07-15 2007-01-18 Jani Hamalainen Atomic layer deposition of noble metal oxides
KR100780766B1 (ko) * 2005-12-29 2007-11-30 주식회사 하이닉스반도체 반도체 소자의 콘택 형성 방법
US8273222B2 (en) * 2006-05-16 2012-09-25 Southwest Research Institute Apparatus and method for RF plasma enhanced magnetron sputter deposition
US7435484B2 (en) * 2006-09-01 2008-10-14 Asm Japan K.K. Ruthenium thin film-formed structure
US7605078B2 (en) * 2006-09-29 2009-10-20 Tokyo Electron Limited Integration of a variable thickness copper seed layer in copper metallization
US20080124484A1 (en) * 2006-11-08 2008-05-29 Asm Japan K.K. Method of forming ru film and metal wiring structure
US7786006B2 (en) * 2007-02-26 2010-08-31 Tokyo Electron Limited Interconnect structures with a metal nitride diffusion barrier containing ruthenium and method of forming
US20080242088A1 (en) * 2007-03-29 2008-10-02 Tokyo Electron Limited Method of forming low resistivity copper film structures
US20090010792A1 (en) * 2007-07-02 2009-01-08 Heraeus Inc. Brittle metal alloy sputtering targets and method of fabricating same
US8277617B2 (en) * 2007-08-14 2012-10-02 Southwest Research Institute Conformal magnetron sputter deposition
US8026168B2 (en) * 2007-08-15 2011-09-27 Tokyo Electron Limited Semiconductor device containing an aluminum tantalum carbonitride barrier film and method of forming
US7829454B2 (en) * 2007-09-11 2010-11-09 Tokyo Electron Limited Method for integrating selective ruthenium deposition into manufacturing of a semiconductior device
US7704879B2 (en) * 2007-09-27 2010-04-27 Tokyo Electron Limited Method of forming low-resistivity recessed features in copper metallization
US7884012B2 (en) * 2007-09-28 2011-02-08 Tokyo Electron Limited Void-free copper filling of recessed features for semiconductor devices
US20090087339A1 (en) * 2007-09-28 2009-04-02 Asm Japan K.K. METHOD FOR FORMING RUTHENIUM COMPLEX FILM USING Beta-DIKETONE-COORDINATED RUTHENIUM PRECURSOR
KR101544198B1 (ko) 2007-10-17 2015-08-12 한국에이에스엠지니텍 주식회사 루테늄 막 형성 방법
US20090117731A1 (en) * 2007-11-01 2009-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor interconnection structure and method for making the same
US7655564B2 (en) 2007-12-12 2010-02-02 Asm Japan, K.K. Method for forming Ta-Ru liner layer for Cu wiring
KR20090067505A (ko) * 2007-12-21 2009-06-25 에이에스엠지니텍코리아 주식회사 루테늄막 증착 방법
US7776740B2 (en) * 2008-01-22 2010-08-17 Tokyo Electron Limited Method for integrating selective low-temperature ruthenium deposition into copper metallization of a semiconductor device
US8344438B2 (en) * 2008-01-31 2013-01-01 Qimonda Ag Electrode of an integrated circuit
US7651943B2 (en) * 2008-02-18 2010-01-26 Taiwan Semicondcutor Manufacturing Company, Ltd. Forming diffusion barriers by annealing copper alloy layers
US7799674B2 (en) * 2008-02-19 2010-09-21 Asm Japan K.K. Ruthenium alloy film for copper interconnects
US8247030B2 (en) * 2008-03-07 2012-08-21 Tokyo Electron Limited Void-free copper filling of recessed features using a smooth non-agglomerated copper seed layer
US7993462B2 (en) 2008-03-19 2011-08-09 Asm Japan K.K. Substrate-supporting device having continuous concavity
US20090246952A1 (en) * 2008-03-28 2009-10-01 Tokyo Electron Limited Method of forming a cobalt metal nitride barrier film
US7799681B2 (en) * 2008-07-15 2010-09-21 Tokyo Electron Limited Method for forming a ruthenium metal cap layer
US7985680B2 (en) * 2008-08-25 2011-07-26 Tokyo Electron Limited Method of forming aluminum-doped metal carbonitride gate electrodes
US8084104B2 (en) 2008-08-29 2011-12-27 Asm Japan K.K. Atomic composition controlled ruthenium alloy film formed by plasma-enhanced atomic layer deposition
US20100081274A1 (en) * 2008-09-29 2010-04-01 Tokyo Electron Limited Method for forming ruthenium metal cap layers
US8133555B2 (en) * 2008-10-14 2012-03-13 Asm Japan K.K. Method for forming metal film by ALD using beta-diketone metal complex
US20100096255A1 (en) * 2008-10-22 2010-04-22 Applied Materials, Inc. Gap fill improvement methods for phase-change materials
US7807568B2 (en) * 2008-10-23 2010-10-05 Applied Materials, Inc. Methods for reducing damage to substrate layers in deposition processes
US9379011B2 (en) 2008-12-19 2016-06-28 Asm International N.V. Methods for depositing nickel films and for making nickel silicide and nickel germanide
US7977235B2 (en) * 2009-02-02 2011-07-12 Tokyo Electron Limited Method for manufacturing a semiconductor device with metal-containing cap layers
US8716132B2 (en) * 2009-02-13 2014-05-06 Tokyo Electron Limited Radiation-assisted selective deposition of metal-containing cap layers
US20110020546A1 (en) * 2009-05-15 2011-01-27 Asm International N.V. Low Temperature ALD of Noble Metals
US8329569B2 (en) * 2009-07-31 2012-12-11 Asm America, Inc. Deposition of ruthenium or ruthenium dioxide
JP2011119330A (ja) * 2009-12-01 2011-06-16 Renesas Electronics Corp 半導体集積回路装置の製造方法
US8747631B2 (en) * 2010-03-15 2014-06-10 Southwest Research Institute Apparatus and method utilizing a double glow discharge plasma for sputter cleaning
US9048296B2 (en) * 2011-02-11 2015-06-02 International Business Machines Corporation Method to fabricate copper wiring structures and structures formed thereby
US8871617B2 (en) 2011-04-22 2014-10-28 Asm Ip Holding B.V. Deposition and reduction of mixed metal oxide thin films
US9005705B2 (en) 2011-09-14 2015-04-14 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Method for the production of a substrate having a coating comprising copper, and coated substrate and device prepared by this method
US8670213B1 (en) 2012-03-16 2014-03-11 Western Digital (Fremont), Llc Methods for tunable plating seed step coverage
US9349392B1 (en) 2012-05-24 2016-05-24 Western Digital (Fremont), Llc Methods for improving adhesion on dielectric substrates
US8711518B1 (en) 2012-09-27 2014-04-29 Western Digital (Fremont), Llc System and method for deposition in high aspect ratio magnetic writer heads
US8802558B2 (en) 2012-11-07 2014-08-12 International Business Machines Corporation Copper interconnect structures and methods of making same
US10043706B2 (en) * 2013-01-18 2018-08-07 Taiwan Semiconductor Manufacturing Company Limited Mitigating pattern collapse
DE102013010786B4 (de) * 2013-06-28 2020-07-02 Zwilling J. A. Henckels Ag Nagelknipser
DE102013010785B4 (de) * 2013-06-28 2020-10-15 Zwilling J. A. Henckels Ag Pinzette
US9543208B2 (en) * 2014-02-24 2017-01-10 Infineon Technologies Ag Method of singulating semiconductor devices using isolation trenches
WO2016032468A1 (en) * 2014-08-27 2016-03-03 Ultratech, Inc. Improved through silicon via
KR102242989B1 (ko) * 2014-12-16 2021-04-22 에스케이하이닉스 주식회사 듀얼일함수 게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치
US10333148B2 (en) 2015-01-29 2019-06-25 Board Of Trustees Of The University Of Arkansas Density modulated thin film electrodes, methods of making same, and applications of same
CN107836034B (zh) 2015-06-05 2022-07-19 东京毅力科创株式会社 用于互连的钌金属特征部填充
US9607842B1 (en) 2015-10-02 2017-03-28 Asm Ip Holding B.V. Methods of forming metal silicides
US20190074217A1 (en) * 2016-02-25 2019-03-07 Intel Corporation Conductive connectors having a ruthenium/aluminum-containing liner and methods of fabricating the same
US10411017B2 (en) * 2017-08-31 2019-09-10 Micron Technology, Inc. Multi-component conductive structures for semiconductor devices
US10529662B2 (en) * 2018-01-29 2020-01-07 International Business Machines Corporation Method and structure to construct cylindrical interconnects to reduce resistance
US10917966B2 (en) * 2018-01-29 2021-02-09 Corning Incorporated Articles including metallized vias
US20190348369A1 (en) * 2018-05-10 2019-11-14 Mehul B. Naik Method and apparatus for protecting metal interconnect from halogen based precursors
US10741442B2 (en) 2018-05-31 2020-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer formation for conductive feature
US11043454B2 (en) 2019-01-17 2021-06-22 Samsung Electronics Co., Ltd. Low resistivity interconnects with doped barrier layer for integrated circuits
US11854878B2 (en) * 2019-12-27 2023-12-26 Taiwan Semiconductor Manufacturing Ltd. Bi-layer alloy liner for interconnect metallization and methods of forming the same
DE102020127319B4 (de) 2019-12-27 2024-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zum Bilden einer Halbleitervorrichtung
DE102020122798A1 (de) * 2020-03-30 2021-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Ionenimplantationsverfahren zur defektbeseitigung bei einer metallschichtplanarisierung
TW202200828A (zh) 2020-06-24 2022-01-01 荷蘭商Asm Ip私人控股有限公司 含鉬薄膜的氣相沉積
CN114126225B (zh) * 2020-08-31 2024-12-17 庆鼎精密电子(淮安)有限公司 电路基板的制造方法、电路板及其制造方法
TWI788871B (zh) * 2021-06-07 2023-01-01 台灣積體電路製造股份有限公司 形成半導體元件之方法及執行物理沉積製程之方法
US20240145300A1 (en) * 2022-10-31 2024-05-02 Applied Materials, Inc. Buffer Layer for Dielectric Protection in Physical Vapor Deposition Metal Liner Applications

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5836506A (en) * 1995-04-21 1998-11-17 Sony Corporation Sputter target/backing plate assembly and method of making same
US5998016A (en) * 1997-01-16 1999-12-07 Tdk Corporation Spin valve effect magnetoresistive sensor and magnetic head with the sensor
US6181012B1 (en) * 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
JP2002198441A (ja) * 2000-11-16 2002-07-12 Hynix Semiconductor Inc 半導体素子のデュアル金属ゲート形成方法
US20040222089A1 (en) * 2001-09-27 2004-11-11 Kazuyoshi Inoue Sputtering target and transparent electroconductive film
US6787912B2 (en) * 2002-04-26 2004-09-07 International Business Machines Corporation Barrier material for copper structures
JP2004149883A (ja) * 2002-10-31 2004-05-27 Mitsui Mining & Smelting Co Ltd 高抵抗透明導電膜用スパッタリングターゲット及び高抵抗透明導電膜の製造方法
US20040108217A1 (en) * 2002-12-05 2004-06-10 Dubin Valery M. Methods for forming copper interconnect structures by co-plating of noble metals and structures formed thereby
JP4209206B2 (ja) * 2003-01-14 2009-01-14 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US6909137B2 (en) * 2003-04-07 2005-06-21 International Business Machines Corporation Method of creating deep trench capacitor using a P+ metal electrode
US7050033B2 (en) * 2003-06-25 2006-05-23 Himax Technologies, Inc. Low power source driver for liquid crystal display
US7129552B2 (en) * 2003-09-30 2006-10-31 Sharp Laboratories Of America, Inc. MOSFET structures with conductive niobium oxide gates
US6825106B1 (en) * 2003-09-30 2004-11-30 Sharp Laboratories Of America, Inc. Method of depositing a conductive niobium monoxide film for MOSFET gates
US7528051B2 (en) * 2004-05-14 2009-05-05 Applied Materials, Inc. Method of inducing stresses in the channel region of a transistor
US8178902B2 (en) * 2004-06-17 2012-05-15 Infineon Technologies Ag CMOS transistor with dual high-k gate dielectric and method of manufacture thereof
US7592678B2 (en) * 2004-06-17 2009-09-22 Infineon Technologies Ag CMOS transistors with dual high-k gate dielectric and methods of manufacture thereof
US20060011949A1 (en) * 2004-07-18 2006-01-19 Chih-Wei Yang Metal-gate cmos device and fabrication method of making same
US7300869B2 (en) * 2004-09-20 2007-11-27 Lsi Corporation Integrated barrier and seed layer for copper interconnect technology
JP2006100600A (ja) * 2004-09-29 2006-04-13 Toshiba Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI645511B (zh) * 2011-12-01 2018-12-21 美商應用材料股份有限公司 用於銅阻障層應用之摻雜的氮化鉭

Also Published As

Publication number Publication date
WO2008027186A2 (en) 2008-03-06
WO2008027186A3 (en) 2008-10-16
US20070059502A1 (en) 2007-03-15

Similar Documents

Publication Publication Date Title
TW200818318A (en) Integrated process for sputter deposition of a conductive barrier layer, especially an alloy of ruthenium and tantalum, underlying copper or copper alloy seed layer
TWI545653B (zh) 利用平滑的未凝聚之銅晶種層對於凹陷特徵部施行之無孔隙銅填充
TWI333234B (en) Integration of ald/cvd barriers with porous low k materials
TW574393B (en) Sputter deposition and annealing of copper alloy metallization and seed layer
US6797620B2 (en) Method and apparatus for improved electroplating fill of an aperture
US20060251872A1 (en) Conductive barrier layer, especially an alloy of ruthenium and tantalum and sputter deposition thereof
US7645696B1 (en) Deposition of thin continuous PVD seed layers having improved adhesion to the barrier layer
US6037257A (en) Sputter deposition and annealing of copper alloy metallization
US6045666A (en) Aluminum hole filling method using ionized metal adhesion layer
US6328871B1 (en) Barrier layer for electroplating processes
JP5759891B2 (ja) スパッタリング装置および金属化構造体を製造する方法
US8053861B2 (en) Diffusion barrier layers
TWI443233B (zh) 利用直接銅電鍍方式製造電子裝置之方法
TW436965B (en) Plasma treatment for ex-situ contact fill
TW201203459A (en) Method for forming interconnection line and semiconductor structure
JP2004531053A (ja) 銅バイアにおける高抵抗バリア原子薄層
TWI223873B (en) Nitrogen-containing tantalum films
US7790617B2 (en) Formation of metal silicide layer over copper interconnect for reliability enhancement
JP2001308183A (ja) 導電性拡散バリアを形成する方法
EP0818817A2 (en) Aluminium hole filling using ionized metal adhesion layer
US6380075B1 (en) Method for forming an open-bottom liner for a conductor in an electronic structure and device formed
US7566661B2 (en) Electroless treatment of noble metal barrier and adhesion layer
TW200304204A (en) Method of fabricating semiconductor device
TW201225230A (en) Method for segregating the alloying elements and reducing the residue resistivity of copper alloy layers
TW201133617A (en) Method of processing film surface and film surface processing apparatus