200816644 九、發明說明： 【發明所屬技術領域】 輸出關於—種相位細器’且特別是有關於一種具有 輸出才王鎖特性之半透明模組之相位侧器。 【先前技姻 相位读測器被廣泛地用於改善時脈訊號扭曲( clock skew) ^目關控制迴路中，如延遲鎖相迴路(dday始iQGp，簡稱 卢⑷、鎖相迴路(Phase Locked L〇叩，簡稱pLL)或時脈/資料 =電路(ci〇ck/data recoveiy circuit)等。這類迴路中的相位债 測裔性能將直接影響整個挪相健纽賴最終結果，且其 反應的速騎縛到鹏的最紅作解，而其所能偵測的最 •I相位差則會影響迴路的相位誤差解析度。當相位债測器所能 反應的最小相位差愈小時，我們亦稱其有愈小的不反應區 (eadzone) ’或稱其有愈南的解析度。因此一般相位债測器之 ϋ又u十要求為需具有南速及高解析度。 明麥照第一(a)圖與第一(b)圖，其係分別繪示習知之一種 高速且高解析度的相位偵測器，以及第一⑻圖之相位偵測器 中之半透明(half transparent，簡稱HT)模組之基本電路圖。其 中，第一⑻圖中的相位偵測器i係接收輸入訊號CK ref盥 CKJb。 一 /、 此半透明模組12是由兩級邏輯運作單元1〇與u串接構 成，如第一(b)圖所示。此邏輯運作單元10是由兩個p型金屬 氧化物半導體（Metal Oxide Semiconductor，簡稱M0S)電晶 5 200816644 體(MO、Ml)與一個N型金屬氧化物半導體電晶體(M2)串接組 成。其中電晶體M0與M2接受第一輸入訊號y控制，而電晶 體Ml則受第二輸入訊號X所控制。 另外，邏輯運作單元11是由一個p型金屬氧化物半導體 電曰S體(VB)與兩個N型金屬氧化物半導體電晶體(M4、M5)串 接組成。其中電晶體M3與奶接受相同的第一級輸出訊號w 控制，而此第一級輸出訊號〜即是前一級之邏輯運作單元⑴ 的輸出其中’邏輯運作單元11中之電晶體Μ4貝ij與邏輯運 作早兀10中的電晶體M1接受相同的第二輸入訊號χ所控制。 邏輯運作單元11的第二級輸出訊號，也是此半透賴組η 的輸出訊號〜ζ。 請接著參照第-(c)圖，其係緣示第一⑻圖之半透明模* =種=作時序圖。在時序1中，第—輪人訊號y的上升· 後弟一輸人峨x的上升緣；在時序2中，第 的^升緣領先第二輸入訊號X的上升緣。以時h為例^ 一=入職y鄕二輪鳩號χ _處於 時，電晶體_與M1均係為導 =2 上升至高準位，進而讓邏輯運作單元11 ΐ之電： 科，崎二輸項 (例如是高準位）。 符在其上一個得到的狀態 ⑺中的nm: _轉態為轉辦，邏輯運作單元 的電曰日體Μ!將_，而邏輯運作單元u中的電晶體 200816644 腿將導通，以讓輪出訊號〜z由原先的高準位轉變成低準位。 輸出訊號〜Z之鮮位__制第-輸人滅y也變成高 準位^是H}為當第—輸人訊號y魏高準位時，將使得邏輯 運作單元1G的第—級輪出訊號w轉態為低準位，$而使邏輯 運作單元11中的電晶體M3導通，而電晶體M5 _，以將 半透明模組12之輸出賴〜z拉至高準位。綜合來說，當第一 ^入，y的上升緣落後第二輸人訊號χ的上升緣時，輪出訊 號〜ζ處於低準位的時間便是第一輸入訊號讀第二輸入訊號χ 兩者上升緣的相位差異量。 同樣的推理可以發現，在第一⑷圖的時序2巾，若第一 ，入减y的上升緣領先第二輸入訊號X的上升緣，則半透明 ^組U的輸出訊號〜z將因為沒有放電職崎續轉在高準 綜合來說，符合f —輸人讀u y的上躲_第二輸入訊 =的上升緣的條件時，辭透賴組12將輸出—個相當於 兩輸入訊號她差異寬度的鮮位脈波輸出。 、 —而為了翻細輸人訊號_先及落後狀態，共需要译 7L王相同辭透賴組12來構成―個完整的她偵測哭 如第-⑻圖所示。其中，上下兩個半透明模的^ y與X之接法是相反的。 _〜+ 電路知作中，可以知道當半透明模組12兩個軺 X的正緣越是靠近(即相位誤差愈小），則輸出姻 處於低準位的脈波時間便越短。為了確保半透明模組12 , 的脈波能夠正確的，轉後級電路，便f要求此驗電路的負 200816644 不月&太大’否則窄小脈波會被濾除(纽ter out)掉，而使後級電 路不能正常工作。因此，此種相位偵測器1一般應用於以電荷 幫浦(Chargepump)為控制基礎的迴路架構中。而在以其他原理 為控制基礎的數位迴路設計中，相位偵測器通常需要驅動由多 個位元正反器所組成的計數器或移位暫存器。如此一來，將因 為負載太大，而使得此相位偵測器無法被使用於此類數位式的 迴路設計中。 钩兄服刖迷名知相位偵測器中所存在的問題，有人提出一 種以正反器為基礎(flip_fl〇p_based；)的相位偵測器，以應用於輿 位電路設計中。 ' 口口第二⑻圖係緣示習知之一種以正反器為基礎的相位侦濟 器。。。此相位侧器2由三個緩衝n 2〇、21與22、兩個D型正 反器23與24，以及兩個反或_尺)閘25與％所組成。正反 器23與24觸發輸入端分別與延遲時間為d〇的緩衝器21和延 ，時間為dl的緩衝㈣與22相連接。這兩段不同延遲時間 = _>d_在使正反器23與24於不同時間點抓取同一 =:穩A。正反器23與24的輪出訊號(即訊號D、E、F) ^兩個反或_運算產生最終的輸出訊號up/〜do観盘 3 =判定兩個輸入訊號CK—ref與W 後 或鎖定的相位關係。 夂 圖緣示為第二⑻圖中三種操作__。以第二 (b)圖之時序}為例，當 u ^ 準位’同時在賴C上轉WA ^緣），若訊號A為高 領先CK fb · 士认σ儿八也為鬲準位，則表示CKjref 〜，守’别出訊號叩/〜d_轉態為低準位，且輸 200816644 出訊號bck維持於低準位。同理，當訊號B上升時，若穩 ^為低準位’ _在碱C上料，訊號A為鮮位，則表 不CK—ref落後CKJb ;此時’輸出訊號叩/〜d崎維持於高準 且輸出訊號滅維持於低準位。最後，當訊號B上升時， 右魏A為低準位，同時在訊號c上升時，訊號A為高準位， 則表不CK_ref鎖疋CK Jb。此時，輸出訊號up/〜此·轉態為 低準位’且触峨lGek轉_高準位。從上賴明知道， ，位债，2的兩個輸出訊號不論sup/〜dQwn或是_都 是由正反器23與24的輸出訊號經運算後得到的穩定邏輯準 位’而非脈衝訊號。所以此她伽措2可以使胁數位 迴路設計中。 >此相位制n 2對於相位差異的不反應區大小約略等於 訊號B與訊號C兩者的時間差。在f知之技術中，所能達到 的不反應區之最小值約略為16Qps。如果要縮小不反應區的大 小，則僅能在不造成輪入訊號CKJb過大負載的情況下加大 產生訊號C的緩衝器、22的尺寸大小，轉短di時間。但如 匕的。又汁將付出功率消耗變大的代價，也同時造成訊號 CK—ref與CKjb兩者的負載量差異變大的不良影響。 、、、k、‘明苓肊第二(a)圖，其係緣示習知之另一種以正反器 為土礎的相位彳貞測$。此相位彳貞測器3是由兩個緩衝哭％鱼 3卜三個D型正反器32、％及34、互斥或閑(x〇r):、％ ，或閘(OR) 37所組成。此相位偵測器3中之延遲時間為㈣ 緩衝'30與正反為％的觸發輸入端相連接，另一延遲時間為 d的緩衝器31則與正反器34的資料輸入端相連接。緩衝器3〇 200816644 -、的目的疋對輪入訊號CK—ref與CK—fb產生一段時間 遲。正及^ _ 义的輪出訊號為up/〜down，而正反器33及34的 輸出訊號C及D則配合互斥或閘35、36及或閘37的運算， 以產生另一個輪出訊號lock。輸出訊號up/〜down與lock係為 用來判疋兩個輪入訊號叩/〜down與lock間領先、落後戋鎖; 的相位關係。 、 第二(b)圖係為繪示第三(a)圖之三種操作時序圖。以第三 (b)®。之日碎丨為例，當訊號CK—&上升時，若訊號 與B都為高準位，同時在訊號A上升時，訊號CKjref =為^位，财示CK-領先CKJb。此時，up/〜d_轉 心為回準位，且輪出訊號lock先轉態為高準位，最後維持於 低準位。同理，當訊號CKJb上升時，若訊號與訊號 B都為低準位，同時在喊A上升時，訊號CKjef也為低準 位則表示CK—ref落後CKjb。此時，up/〜dowQ維持於低準 位，^輸出訊號l0ck也維持於低準位。最後，當訊號CK—迅 土升¥’若訊號CK—ef為高準位而訊號B為低準位，同時在 减A上料’峨CK—时為辭位，齡示鎖定 ^^唯此時’ UP/〜d〇Wn轉態為高準位，且輸出訊號滅轉 ^、、二位。從上述說明可以知道，此相位制器3的輸出訊 ^不娜up^down或是bek都是由正反器％、％與％的輸出 訊號經運算後得到的穩定邏輯準位，所以此相 以使用於數位式的迴路設計中。 乜 此相位彳貞卿3對辦目位差異的不反赫大小約略等於 輸入城CX—fb與5fl#b A兩者的時間差。如果要縮小不反應 10 200816644 區的大小，廳絲不造錄人喊過大貞載的情況 下’加大產生訊號A的緩衝器3〇尺寸大小，以縮短其延遲時 間。但如此之設計將付出功率消耗變大的代價，也同時會造 訊號CK—ref與CK—fb兩者的貞紐差異變大。 。。第四圖鱗示習知之再—種以正反器為基礎的相位制 益。此相位侧器4是由兩個緩衝器、4〇與41、D型正反器 43與44'三輸入的及(娜)間47、雙輪入的及(娜)間二牝 與雙輸入的或閘(OR) 48所組成。正反器44為一個除2電路， 配合緩衝H 41與雙輸人的及_侧45產生—個工作週期為 挪且鮮秘人職CK—之—半辭的輸出峨F。正反 ⑽與43的她峨B、c與D、E係配合三輸人_八_ 閘47用於致能(enable)或除能(disaWe)輸出訊號？，以產生對應 的輸出訊號—與ek。#正反㈣與43之輸出訊號〜 D、E =⑺，l G，υ，則及(勘)閘46關閉，—輸出訊號up 、、、、'於低準位*輸出讯號d〇wn將為—脈波訊號；這種情形 代表CK—ref雜CK—ft。_，纽反^ 42與43之輸出訊 、D、E = (1，G，l G) ’則輸出訊號叩為―脈波訊號， 且輸出訊號d_ _於鮮位，代表CKjef領先ck迅。 當正反器42與43之輪出訊號b、c、D、E = (1，〇, ，則 =出訊號up與dGwn _處於鱗位，此時代表ck—^鎖定 反器42、43的資料輪人與觸發輪人端和輸入訊號 je、CKJb間的連線觀念與第二⑻圖與第三⑻圖中習知 反器為基礎的相位_器_，因此相_基本操作與 操作時序不再瞽诫。 200816644 相位伯測器4對於相位差異的不反應區大小約 與Γ A兩者的時間差d。如果要縮小不反應區的 大產生造成輸观CK-^過大負裁的情況下加 大產生喊A的緩顧4G尺寸大权驗其延遲時間。仲 嫩物，_成訊號 CK一ref與CKJb兩者的負載量差異變大。 綜合來說，習知之以正反器為基礎的相位侧器具有下列 缺點. 用緩衝11的__決定她偵廳不反應區的大 J如上述4知技術戶斤能達到的緩衝器的延遲時間之 最小值約略為16Gps，所以此種相位_器並無法滿 足低時脈抖動的應用需求。 ⑴因，财以正反H絲礎的她制器皆是利用缓 衝-來使付進入正反器資料輸入端⑼與觸發輸入端 (CK)的時間點不同’藉以判定其相位關係。也就是利 ⑺若正反器存有過大的設定(setup)與保持(h〇id)時間， 則相位偵測器之不反應區大小將更加增大，如此將無 法偵測微小的輸入相位差異。 ⑶兩輸入訊號係利用正反器的資料輪人⑼與觸發輸入 (ck)交錯互相抓值，但若因不同正反器之設定(set叩) 與保持(hold)B夺間存有差異，則將會造成領先或落後 的不反應區之大小不對稱，甚至將造成相位偵測器判 定領先或落後輪出結果的錯誤。 (4)電路之架構複雜，需要較大的晶片面積。 12 200816644 (5)此類相位偵測器通常需要至少兩個正反器與若干邏 輯閘配合運作，所以功率消耗也不小。 繼續請參照第五® ’其麟示f知之—種以_電路為基 礎的相位_器。此相位_器5是由兩個動態電路模組5〇 及51與兩級由反或(N〇R)閘所組成的Rs栓鎖電路㈣ch) a 及53所組成。其中，動態電路模組50是由一個P型金屬氧化 物半導體電晶體MG與兩個N型金屬氧絲轉體電晶體驗 與M2所串接組成。M0與M2的閘極端係接收預充電輸入訊 5虎CK_precharge ’ Ml的閘極端係接收輸人訊號CK—ref。動態 電路核組5〇與51的訊號連線方式完全類似。由反或⑽ 閉所組成祕栓鎖電路52與53則是縣栓躺個動態電路 模組50與51的輸出訊號a及b。 此相位偵測器5應用動態電路模組5G與51取代習知之以 正反器為基礎的相賴測器巾的正反器，此種設騎可大幅降 的漏餅，何同時改善她偵·於不反應區方面 °在白知之技術中，此動態相位侧器$具有操作於 二且Τ反，、於10ps的能力。然而，由於此相位侧器 =要-個可幫忙動態電路模組50與51預充電的輸入訊號 _prec arge ’因此會使得電路時序控制 直接應用此電路於其他設計中。 欠于U難且難以 【發明内容】 祕===== 13 200816644 微的相位差異。 本發明所揭露之-種相位偵測H，其係包括第 組與第二輸出栓鎖半透明模組。上述之第—輪出二 =翻模_具有第—輸人额第二輸人端，第-輪出麵半 透=組之弟—輸人端健收第—輪人訊號，第—輪出拾鎖半 透月核組之第-輸入端係接收第二輸入訊號。上述之第 锃鎖半透賴_具有第—輸人端與第二輸人端，第二輪^ 鎖半透明池之第—輸人猶接收第二輸人訊號，第二輪出^ 鎖半透明模組之第二輸人端係接收第—輸人訊號。其中，第一 輪^栓鎖半透賴組與第二輸出栓鎖半透明模_均包 邏輯運异單元、第二邏輯運算單元以及栓鎖電路。上述之第 二邏輯運算單元係接收第—輸人訊號與第二輸人訊號，並根據 輸人訊號與第二輸人訊號做運算而輸出第—級輸出訊 述之第二邏輯運算單元係接收第二輸入訊號與第一級輸 =而虎’以根據第—級輸出訊號與第二輸人訊號做運算而輸出 第二級輪出訊號。上述之栓鎖電路係接收第二輸人訊號、第二 級輸出喊與邏輯低準位訊號，以對第三級輸出訊號作栓鎖。 、本發明上述與其他目的、特性、觀點、以及優點，將由於 以下之詳細說明且參考所關式而更為明顯。 此等所附圖式，其包括於此以提供本發明進一步暸解，且 匕括於本说明書中以構成其一部份，以說明本發明之實施例， 此等圖式與說明一起用於說明本發明之原理。 【實施方式】 第/、⑻圖係為繪不本發明之較佳實施例之一種相位偵 14 200816644 測器。此相位偵測器6係包括兩個輸出栓鎖半透明 _put_latched half-transparent ’ 簡稱輸出〇lht)模組 64，並 用以接收輪入訊號CK—ref與CKj。 接者，請參照第六(b)圖，其係繪示本發明之較佳實施例 之一種輸出栓鎖半透明模組(0LHT)的架構示意圖。在本實施 例中，輸出栓鎖半透明模組64係包括邏輯運作單元⑼，Μ 以及栓鎖電路62。邏輯運作單元60係包括ρ型電晶體細，M1 以及N型電晶體搬。其中，電晶體_與奶係接收第一 輸入為虎y，i晶體Ml係接收第二輸入訊號X。邏輯運作單 元61係包括P型電晶體奶以及N型電晶體姆，奶。其中， 電:Γ紹與M5係接收第一級輸出訊號w (邏輯運作單元60 之輸出），電晶體M4係接收第二輸入訊號χ。其中 作單元61輸出第二級輸纽號ν至栓_路62。〃 栓鎖電路62係接收第二輪人訊號χ與第二 ν，並經運算處理後，輸出_個第三級輸出訊號〜ζ。…- ㈣卿，栓輸62例如是具有設定 ^ )輸Μ由低準位時脈訊號驅動之d型检 輸入鳊⑼伽定接於鲜位(雜 且貝#
則接收邏輯運作單元61 :也)’知脈輪入端W 則接收第二輸人訊號x。 細訊號V，而設定輪入端 口月參知苐六(C)圖，盆係給干太 如第六⑹層-α 本發明之較佳實施例之一種 如弟-(b)圖所不之輸出栓鎖半透 』種 實施例之時序ί t，第 、、、、鱗時序圖。在本 訊號卿緣。在上物 中第一輸入訊號y的上升緣領 15 200816644 先第二輸入訊號X的上升緣。若以時序〗為例，在邏輯運作 單元60中’當第一輸入訊號y與第二輸入訊號x同時處於低 準位(即y=〇，x=0)時，電晶體M〇與M1均導通，使得第一 級輪出訊號W升到高準位，進而讓邏輯運作單元61中的電 晶體]VB關閉而電晶體M5導通。 。一此日^，由於第二輸入訊號x處於低準位，因此邏輯運作 單元61中的電晶體M4關閉而讓第二級輸出訊號v維持在上 :個得到的狀態(例如，高準位）。此時由於第二輸入訊號X 處於低準位，栓鎖祕62將歧奴織，而鮮三級輸出 喊〜z維持於高準位。當第二輪入訊號χ轉態為高準位時， 邏輯運作單元60中的電晶體M1將關閉，而邏輯運作單元 =中的电曰曰體M4將導通，讓第二級輪出訊號v由原先的高 準位轉變成解位，並職栓鎖電路62， 號〜z轉態為低準位。第二級她嫌v ^ —及輸出Λ ^ 力解4财^之低準位狀態僅持續 ::Γ=訊號y也變成高準位。這是因為當第-輸入 喊y受成南準位時，將使得邏輯運作單元 訊號W轉態為低準位，進而使邏輯運作單元61Ϊ二 M3導通而電晶體Μ關閉 巾的私曰曰體 位。 肘弟—級輪出訊號^拉至高準 葛苐一級輸出訊號V拉至其進朽Fpt 电64的給屮㈣/、门；丰 輸出栓鎖半透明模 直到第二輸錢又再度 —持於低丰位， 62的輸出。綜合來說，％轉;:為低準位而來設定栓鎖電路 輪入訊號X的上升緣時，輪 =升緣洛後第- 貝千透明板組64的〜ζ處於 16 200816644 低準位的時間便是第二輸入訊號x處於高準位的時間。 在本發明之較佳實施例中，在第六(c)圖時序2中，若第 一輸入訊號y的上升緣領先第二輸入訊號χ的上升緣，則輸 出栓鎖半透賴組64的輸纽號〜ζ顧為沒魏電路徑而 持續維持在高準位。 综合來說，符合第一輸入訊號y的上升緣_第二輸入 訊號χ的上升緣的條件日夺，此輸出栓鎖半透明模組64能產生 -個相當於第二輸人訊號χ寬度的鮮位脈波輸出。 在本實施射，在_第—輸人訊號y與第二輸入訊號 χ的献及落後狀㈣，共需要兩個完全_的輸出检鎖半 透明模組64來構成-個完整的相位偵測器6(如第六⑻圖所 不:。其中，上下兩個輸出栓鎖半透明模組64的輪入訊號接 法是相反的。 亦即，當輸出問鎖半透明模組64之第一與第二輸入訊號 冗正緣相當靠近(即相位誤差非常小]時，輸出訊號〜z處於 鮮位=脈波日相仍將等於第二輪人訊號X的寬度，如此-以足夠見的訊號就不擔心會被濾除(fllterout)掉，因此本發明 相於數位迴路中，可以推練大的負載。 °以、、、第七圖’其鱗示本發明之高速、高解析 ^之^相滅_中輪_辭透簡域構示意圖。其 中，栓鎖電路72係為由多數個輯閘所組成。 ㈣2實施=1汐了簡化第七财的栓鎖電路設計，本 f電路所構成的輪出謝透明模組。 明參如“⑻圖’其騎林發明之較 之 200816644 相位偵測裔中動態電路輸出栓鎖半透明基本模組的電路圖。 此此輸出栓鎖半透明模組64係包括邏輯運作單元8〇, 8 j 以及栓鎖電路82。其中，邏輯運作單元8〇與81和第六(b) 圖中之邏輯運作單元60與61相同，故在此不再贅述。 检鎖電路82是-個以動態電路组成的检鎖電路(祕）。 检鎖電路82係包括邏輯運作單元咖與栓鎖器，且邏輯 運作單元82a與栓鎖器82b為串接。 此邏輯運作單凡82a係、包括-個p型電晶體元件M6與 兩仙型電晶體M7與M8。其中電晶體_與應接受邏輯 運作單元81的第二級輸出訊號v控制，而則可以受第一 輪^訊號^或第二輪入訊號x的反向訊號〜y或〜χ所控制。拾 鎖器82b係包括反相器邏輯閘Me與Mf，並與ρ型電
Mp行成迴授。 一 。其中反相器邏輯閘Me接受邏輯運作單元82a的輸出訊 唬U控制而產生第二級輸出訊號〜z，而碰則與流串接並產 t Πΐ級輸出訊號Z。迴授元件M_極綠的輪 ^虎〜Z㈣’汲極顺邏輯運作單元82a的輸出訊號 接，源極恆接於高準位。 疋 在本發明之較佳實施例中，此栓鎖電路82之反相器碰 可以令略，而將輸出訊號u當成輸出訊號Z。 ，^刚之_輪赌解翻餘64 =作早兀82a中之t晶體M7受輸入訊號〜χ控制，則 f作時序如第八⑻圖所示。在第八⑻圖時序i中，第二輪入 而虎y的上升緣落後第二輸人訊號χ的上升緣;在時序^， 18 200816644 第-輸入訊號y的上升緣領絲二輸人訊號χ的上升緣。 々以時序1為例，在邏輯運作單元8〇中，當第一輸入訊號 Υ與第二輸入訊號χ同時處於低準位(即y=〇 , χ=⑺時，電曰 體娜與施均導通，使得第一級輸出訊號％升到高準位曰，曰 進-步讓邏輯運作單元81中的電晶體M3關閉而讓電晶體 MS導通。此時由於第二輸入訊號χ處於低準位，因此 f乍單元81中的電晶體施關閉而讓第二級輸出訊號V維持 在其上一個得到的狀態(在此假設為高準位），並且邏輯運作 早。兀82a中的電晶體M8因為邏輯運作單元81的第二級輸 訊號v處於高準位而導通，同時電晶體M?也因為輪入:穿 〜X正胁高準位而導通，同時讓輸出訊號u為低準位。處於〇 低準位的輸出訊號u經過栓鎖器咖的運作將分別產生高 位的輸出訊號〜Z與低準位的輸出訊號z。 〜〜巧冋千，則避輯運作專 80中的電晶體Ml將關閉，而邏輯運作單元81中 將‘通，讓第二級輸出訊號v由原先的高準位轉變成 準位，並且使邏輯運作單元82a甲的電晶體M6導通 體M8關閉。第二輸入訊號χ的轉態同時使邏輯運作單元^ Μ7關閉’而讓邏輯運作單元孤的輪出訊號 轉4為辨位。輸出訊號u的轉態同時也時栓鎖器8 低準位的輸出訊號〜z與騎位的輸出訊號號z。 此時電晶體Mp也因為輪出訊號〜z處於低準位而導 以協助保持訊號輸出訊號u的高準位狀態。第二級 v之低準位狀態僅持續維持到第―輸人訊號乂也變成高; 19 200816644 位。廷是因為當第一輪入訊號y變成高準位時，將使得邏輯 運作單元80的第一級輪出訊號w轉態為低準位，並進而使 邏輯運作單元81中的電晶體M3導通而電晶體M5關閉，以 將第二級輸出訊號v拉至高準位。當第二級輸出訊號v拉至 咼準位時，邏輯運作單元82a中的電晶體M7卻因為受輪入 汛號〜X控制而處於關閉狀態，因此輸出訊號u、〜2與2因電 晶體Mp之作用得以保持在上一個邏輯準位，直到輸入訊號 〜X又再度轉態為高準位，以迫使電晶體M7導通而改變輸出 訊號u之邏輯準位。綜合來說，#第—輸人訊號y的上升緣 落後第二輪入訊號X的上升緣時，第三級輸出訊號〜z(z)處於 低(冋)準位的時間便是第二輸入訊號〜χ (χ)處於高(低)準位的 時間。 同理，在第入⑼圖的時序2，若第—輸人訊#by的上升 緣領先第二輸入訊號X的上升緣，則輸出栓鎖半透明模組^ 的第三級輸出訊號〜Z (z)將因為沒有放電路徑而持續維持在 高(低)準位。 ' 在本實施例巾，輸錄鎖半透賴組64巾_的邏輯運 作單元82a允許選擇受輸入訊號〜x或〜y所控制。第八⑹圖 為邏輯運作單S 8%中電晶體VT7受輪入訊號〜y控制的兩種 運作時序圖。從電晶體M7改受輸入訊號〜y控制的時序圖中 可以知道，輸入訊號〜y將使輸出訊號讀電的時序延後，所 以電晶體M7受輸入訊號〜y㈣時，將使輪出訊號〜z⑻維持 於低(高)準位時間較其受輸入訊號〜X控制更長，如此將更適 合應用於數位迴路中。 20 200816644 >。5來說，付合第一輪入訊號y的上升緣落後第二輸入 A號的上升緣的條件時，此動態·的輸出栓鎖半透明模 組64 生—個相當於輸入訊號x (〜x)寬度的低(高)準位脈 波輸出戈是產生一個相當於輸入訊號χ (〜X)上(下)升緣與輸 入Λ號y (〜y)下(上)降緣所炎寬度的低(高)準位脈波輸出。 A入為了達到偵測輪入訊號的領先及落後狀態，共需要兩個 兀王相同的動I電路之輸出栓鎖半透明模組64來構成一個 tl正的相位6，如第六⑻圖所示。其中，上下兩個輸 出栓鎖半透_驗64的輸人訊號接法是相反的。 ^九⑻_本發明之較佳實施例之另—軸態的相位 债測裔中輸出栓鎖半翻基本模組的電關。此輪出检鎖半 透明模組64是由邏輯運作單元9〇、91與栓鎖電路92串接而 成。邏輯運作單元90與91和第六(b)圖之邏輯運作單元6〇 與61完全相同，故在此不再贅述。 检鎖電路92是—個以動態電路組成的栓鎖電路(latch)。 此動態的栓鎖電路92係包括邏輯運作單元92a與栓鎖器 92b，且邏輯運作單元92a與栓鎖器灿為串接。邏輯運^ 元92a是由兩個P型電晶體M6, M?與一個N型電晶體⑽ 串接組成。其中電晶體娜與施接受輸入訊號〜χ控制，而 電晶體Μ7則受邏輯運作單元91白勺第二級輸出訊號ν控制。 栓鎖器92b是由反相器邏輯閘Me，Mf與一個迴授ρ ^電晶 體(ΜΡ)組成。其中Me接受邏輯運作單元咖的輸出訊號^ 控制而產生苐二級輸出§孔號〜z，而Mf則與Me串接並產生另 一個輸出訊號z。迴授元件電晶體Mp的閘極受Me的輸出訊 21 200816644 號〜Z控制’沒極接到邏輯運 9 悝接於高準位。 顺出。域U，源極 可以2發明之較佳實施例中，此检鎖電路82之反相器碰 而將輸出訊號U當成輸出訊號z。 的上親落後第二輸人訊號x的上升緣；在時2 调入峨y的上升緣領先第二輸入訊號X的上升緣。 y 為例，在邏輯運作料9G中，當第—輪入訊號 舰 輸入訊號x同時處於低準位(即y=〇，x=〇)時，雷曰 :M〇與M1均導通，使得第-級輸出訊號w升到高準位:曰 m邏贿作單元91中的電晶體泌關閉而讓電晶體 ^叫由於第二輸入訊號X處於低準位，因此邏輯 早元91中電晶體M4關閉而讓第二級輸出訊號V維持在 二上一個得_狀態(在此假設編準位）。並且，邏輯運作 早元92a中的電晶體M7因為邏輯運作單元％的第二級輸出 =號V處於高準位而關閉，電晶體·也因為輸入訊號:正 处於馬準位而導通，此時輸出訊號U為低準位。處於低準位 的輪出訊號u經過栓鎖器92b的運作’將分別產生高準位的 輪=訊號〜Z與低準位的輸出訊號z。當輸入訊號χ開始轉態 為=準位時’則邏輯運作單元90中的電晶體Ml將關閉，而 邏輯運作單元91中電晶體讓將導通，讓第二級輸出訊號v 由原先的高準位轉變成低準位，並且使邏輯運作單元92a中 的電晶體M6與]y[7導通。輸入訊號X的轉態同時使邏輯運 22 200816644 作單兀92a中之電晶體M8關 时 輸出訊號11轉態為高準位。 〜運作單元92a的 出訊時也使栓鎖器_產生低準位的輸 出訊號〜z處於鱗位^ f虎Z。此時電晶體MP也因為輸 位狀能。於出3 以協助保持輸出訊號u的高準 狀:輪出v之低準位狀態僅 ： 號y也變成高準位。這是 』弟輸入説 時，將使得.料料90^/—/變成高準位 將第二級i 導通而Ms關閉，以 、、及翻出汛唬V拉至高準位。者輪 一、 時，邏輯運作單元92a t的電曰體二、V至南準位 訊號v控制而轉變成為受第二級輸出 號〜X為低準時的電晶體Μ8也因為輸入訊 ζ因電曰=於關閉狀態。因此輸出訊號U、〜讀 ^ 口電阳體Μρ之作用，得以保持在上—個邏 到 訊號〜X再度_為高準位， 猶 j輸入· 出訊梦m日日體M8導通而改變輪 綜合総，#第—輸人訊號y的上升 淮/後^ _輸入訊號X的上升緣時，輸出訊號〜外)處於 〉位的％間便是輸人訊號x(〜x)處於高(低)準位的時間。 緣領Γΐ ’ ΐ第九帽時序2中，若第—輸入訊心的上升 的輪號χ的上升緣，則輸出栓鎖半透明模組64 位則° k ζ(ζ)將因為沒有放電路徑而持續維持在高(低)準 ‘合以上所述，本發明之相位制^係具有下列優點： ⑴輪出栓鎖半透明模組64之操作係為利用控制第一 23 200816644 ::第輸入减X，y與栓鎖電路62，並改變輸出栓鎖半透明 、=64輸出訊號〜z維持於低準位的時間，以避免因 ^日1 將輸出峨齡。亦即，本纽綱揭露之輸出栓鎖 月核組64可以增加輪出訊號〜z的脈波寬度，藉以去除 二路為基礎的相位偵測器中半透明模組對後級 冤路負载大小的限制。 的時6透過控制栓舰路62輪出節點充電 的4 而達到改變輪出訊號〜z之脈波寬度的目的。由於 目位偵測為6中之栓鎖電路62僅用於栓鎖邏輯準位，所以前 電路6G與6_、崎編峨有任γ :;=:伽6嶋綱t_㈣高速、高 定如上’然其並非用《限 視後附之巾物娜微_。圍當 24 200816644 【圖式簡單說明】 之電路圖。 第 圖0 ，-⑻圖繪示習知之—種高速且冑解析度的相位侧器。 弟-⑼圖緣示第-(a)圖中之相位_器的基本半透明模組 ⑹圖緣示第—_中之半透明模組的兩種運作時序 ，二(a赠示習知之—種以正反器為基礎的相位偵測器。 圖 第二_緣示為第，圖中之相位_器的三種操作時序 圖 f三_繪示f知之另—_正反器為基麵目位偵測器。 弟二(卿會不第三⑻圖中之相位姻器的三種操作時序 ，四圖騎示習知之再—種以正反器絲礎的相位細器。 囷、θ示自知之—種以動態電路為基礎的相位偵測哭。 ===示本發明之較佳實施例之—種相位^器。 弟4爾林發批較佳實補之—種輸編 明拉組的架構示意圖。 、千透 第六(C)圖緣示本發明之較佳實施例之一種如 斤不^輸鋪半咖触的操作時序圖。 ° 第七圖繪示本發明之高速、高解析度之動態相 出栓鎖半透慨。 ^中輪 第八(_會示本發日月之較佳實施例之一種動態相位 動恶電路輸&栓鎖半透明基祕組的電路圖。 、、 第八(_緣示本發日月之較佳實施例之如帛八⑻圖所示之輪 25 200816644 出栓，半_基柄組的動作時辆。 弟八_繪示邏輯運作單元中之電晶體M7受輸入訊號〜y 控制的兩種運作時序圖。 哭中=ψ( 曰不本發8月之較佳實施例之一種動態的相位偵測 °。中輪出栓解翻基賴_電· 時序圖 第九(b) m動態電路之触栓辭透明模組的 兩種運# 【主要元件符號說明】 1、2、3、4、 12 :半透明模組卜 8〇、8卜82a:邏崎 2、30、31、40、41 :緩衝器 23、24、32、33、34、42、43、44:正反器 、6 :相位偵測器 25、26 : 反或閘 35、36:互斥^1閘 37'48 :或閘 45、46、47 :及閘 52、53 ·· RS栓鎖電路 64 ··輪出拾鎖半透明模組 62、乃、82 ·•栓鎖電路 82b :栓鎖器 M0、Ml、M2、M3、M4、M5 :電晶體 w•第一級輪出訊號 26 200816644 X:第二輸入訊號 y:第一輸入訊號 lock、up/〜down、〜z :輸出訊號 CK_ref、CK__fb、CK_precharge :輸入訊號 A、B、C、D、E、F:訊號 27