TW200816497A - Body contact structure and method for the reduction of drain lag and gate lag in field effect transistors - Google Patents

Description

200816497 九、發明說明： 【發明所屬之技術領域】 ' 發明領域 本發明大體有關於場效電晶體，且更特別的是有關於 ， 5 減少此類電晶體的汲極滯後及閘極滯後。 發明背景 場效電晶體(FET)係用於許多常見的電子裝置，例如手 機、個人及口袋型電腦、以及個人數位助理(pda)。第1圖 10的簡化橫截面圖係圖示形成基板1〇2上的習知金屬半導體 FET(MESFET)l〇〇〇MESFET 100包含許多形成基板102上的 緩衝層104以及形成於該等緩衝層上的N型通道區106。通道 區106上形成相互隔開的金屬汲極區1〇8與金屬源極區ι1〇 以界定兩區之間的通道。在通道區1〇6上於金屬汲極及源極 15區108、110之間形成金屬閘極區112。在第1圖的例子中， 施加供給電壓Vdd至汲極區1〇8而且施加參考電壓vss至源 極區110以及施加正閘極電壓Vg至閘極區112。 ， 在施加任何閘極電壓Vg之前，閘極區112會使在通道區 106下方所謂空乏區114内的電子空乏而切斷通過通道區 20 1〇6的導電。操作時，當閘極電壓Vg的數值使得閘極至源極 電廢Vgs超過臨界電壓聘，空乏區114會向閘極區112縮回， 從而部份致能通過通道區1〇6的導電。然後，汲極至源極電 流Ids由汲極區1〇8通過空乏層114流到源極區110，而打開 MESFET 100。當閘極電壓Vg的數值使得閘極至源極電壓 5 200816497

Vgs小於該臨界值時，空乏層114會太大以致不會讓電流ids 由汲極至源極區108、110流動通過通道1〇6而關閉mesfet • 100。 熟諳此藝者已習知mesfet的一般操作以及可解釋操 • 5作的物理現象。因此，為求簡潔，本文不再詳述該操作， - 因為要瞭解本發明，這些對於熟諳此藝者是不需要的。 當通道區1 〇6由砷化鎵(GaAs)及其他v族材料形成 於電性絕緣基板102上時，可能出現對於MESFET的操作會 有負面影響的不合意現象。更特別的是，當施加至mesfet 10 100的汲極區108的電壓急遽改變同時閘極至源極電壓vgs 保持不變時，會出現通稱“汲極滞後，，的現象。這種現象會 導致MESFET 100的汲極至源極電流Ids有不合意的變化， 而另外被稱作〉及極電流遲滯(drain current hysteresis)、汲極 冰後（drain lag)、或没極電導瞬變（drain conductance 15 transients)。當使用MESFET 100於某些無線傳輸應用時， 例如分碼多重擷取系統(CDMA)及寬頻CDMA(WCDMA)系 統，可能無法忍受電流Ids中有相對大的變化或瞬變，以致 • MESFET無法用於此類應用系統。 汲極滯後的現象是高能電荷（電洞或電子）116由散射離 20開通道區106且進入基板102的外來電位造成，如第1圖所 示。在MESFET 100操作期間，電荷116散射離開通道區1〇6 且陷於基板102或陷於通道區與基板的界面。一旦被捕陷， 電荷116逃脫基板102需要花時間。只要電荷116被捕陷，由 該等電荷造成的額外偏壓電場會從通道區106下方起單獨 200816497 閘極偏壓的作用。此一單獨閘極偏壓在通道區106中會產生 空乏區118，這會減少流動通過通道區1〇6的汲極至源極電 流 Ids 〇 當施加至汲極區108的供給電壓Vdd改變時，電荷ία - 5 散射離開通道區106的數目會與供給電壓vdd的變化成比例 - 地減少或增加。結果，在經過一段取決於電荷由基板1〇2釋 出之速率的延遲後’由捕陷電荷116造成的額外電位也會改 變。在供給電壓Vdd或施加至汲極區1〇8的其他電壓改變 後，汲極至源極電流Ids變化的滞後會直接反映為此一延遲 1〇 或“滯後’’。 MESFET 100也會經受類似及有關、通常被稱作“閘極 滯後”的遲滯現象。閘極電壓Vg為突然改變之訊號的低工作 週期時可能出現閘極滯後，這會導致閘極至源極電壓Vgs 大然改變。在閘極至源極電壓Vgs改變後，汲極至源極電流 15 Ids在經過一段延遲後會安定至新的穩態值。由於汲極至源 極電流Ids會決定捕陷電荷116的數目，對於給定汲極至源極 電流可實現捕陷電荷數的穩態條件。供給電壓Vdd的任何變 ' ’化或閘極電壓Vg的變化會導致汲極至源極電流1(^的新數 值，而先前汲極至源極電流的數值和有遲滯的對應捕陷電 20 荷U6會影響新的數值。 如熟諳此藝者所知，當通道區106為III-V族材料（例 如’砷化鎵）時，與失控的電位輪廓相比，電荷更有可能陷 於在形成MESFET 100時產生的材料缺陷。此外，眾所周 知，材料缺陷是以幾乎不受施加至MESFET 100之電壓影響 200816497 • ㈣殊速率釋出捕陷電荷，換言之，捕陷電荷的缺陷會支 ； ㈣陷電荷的釋出時間。因此，減少閘極滯後的先前方法 是集中於減少此類材料缺陷的效應。 減少其中通道區106為ΠΙ_▽族材料的mesfet i〇〇中之 _ 5 / 及極W後的最有效先前方法是利用一層會在電荷接近基板 卿守排斥散射電荷116(電子或電洞）的。該層係用來隔離通 道區106與基板102以防止電荷116陷於基板，接著，防止由 捕陷電荷造成的任何偏壓電位轉變沒極至源極電流此。該 層之一貫施例為低溫緩衝層，其係以相當的低溫磊晶成長 10於基板上使得該層不均勻。結果，由金屬聚集於緩衝層而 形成的電位會建立障壁以排斥進來的電荷。第二例子為已 離子植入於N型通道區106下方的埋藏p_通道層。由於該通 道區為N型，因此形成於通道區下面的p-n接面可防止電荷 注入基板102。 15 這兩種先前方法在製造成本上是不利的。低溫緩衝層 會使MESFET 100的磊晶成長時間倍增因而會增加材料成 本。埋藏p-通道法會增加兩個離子植入步驟、退火步驟、 - 以及P型通道的接觸沉積，以致MESFET 100的製造成本較 高。此外，就MESFET 100的效能看來，修改與通道區1〇6 2〇 接觸的材料會通過MESFET中之寄生電氣參數(例如，寄生 電容）的變化而不合意地修改MESFET的直流(DC)或射頻 (RF)效能。 因此，有需要排除或減少MESFET中之汲極滞後及閘 極滞後的效應。 200816497 【發明内容3 發明概要 * 根據本發明之一方面，在一基板上形成一場效電晶 體。該電晶體包含：形成於該基板上的半導體通道區；形 _ 5 成於該通道區上的金屬源極區；形成於該通道區上的金屬 >及極區，以及^在該源極區與該〉及極區之間形成該通道區 上的金屬閘極區；以及，第一金屬本體接觸區，其係形成 於該沒極區附近且延伸通過該通道區以與該基板接觸。該 場效電晶體可進一步包含：第二金屬本體接觸區，其係形 10 成於該源極區附近且延伸通過該通道區以與該基板接觸。 圖式簡單說明 第1圖的簡化橫截面圖係圖示形成於基板上的習知金 屬半導體FET(MESFET)。 第2圖的簡化橫截面圖係根據本發明之一具體實施例 15 圖示包含源極/汲極本體接觸區的MESFET，該本體接觸區 可減少汲極滯後及閘極滯後的不合意影響。 第3圖為包含第2圖MESFET之微波單晶積體電路 ^ (MMIC)的功率輸出-時間曲線圖，其係圖解說明因源極及汲 極區本體接觸而MESFET有減少的汲極滯後。 20 第4圖為更詳細圖解說明第3圖MMIC的功率輸出-時間 對數曲線圖，其係更清楚地圖解說明因MMIC具有源極及汲 極區本體接觸而MESFET有減少的汲極滯後。 第5圖為包含第2圖MESFET之MMIC的電晶體放大器 電流-時間曲線圖，其係顯示當閘極至源極電壓快速改變時 200816497 MESFET有減少的閘極滯後。 【實施方式]1 < 較佳實施例之詳細說明 弟2圖係根據本發明之一具體實施例圖示mesfet 200 ' 5的簡化橫截面圖，該MESFET 200係形成於一本體或基板 202中且包含汲極本體接觸區2〇4與源極本體接觸區2〇6。本 體接觸區204、206各與基板202接觸。施加供給電壓vdd至 汲極本體接觸區204，且施加參考電壓Vss至源極本體接觸 區206，該等外加電壓各在基板202中建立電場E。電場£會 10顯著修改會捕陷電子208的陷啡本質，與第1圖習知MESFET 100相比，可讓電荷更快地逃出基板。移除電子2〇8且由汲 極本體接觸區204供給正電荷載子或電洞21 〇以中和電子可 防止捕陷電子建立不必要的偏壓電場以及對應的閘極偏 壓，如先别在說明第1圖時所描述的。迅速移除或中和捕陷 15電子208可造成MESFET 200的汲極滞後及閘極滯後減少， 如下文所詳述的。在MESFET 200的較佳具體實施例中，蕭 特基型的接觸係用作接觸區204、206與通道區214的接觸。 • 由於基板202可為半絕緣，歐姆型的接觸通常不允許足夠的 電流流動通過基板202。反之，蕭特基接觸（Sch〇uky c〇ntact) 20可充分注入電荷至基板202内，即使基板為半絕緣。不過， 如果歐姆型的接觸允許有效地注入電荷於基板2〇2内，則可 用於接觸區204與206中之任一或兩者。 在以下說明中，提出一些與本發明具體實施例結合的 細節以便能充分了解本發明。然而，熟諳此藝者會瞭解， 200816497 沒有該等特定細節仍可實施本發明。此外，熟諸此蔽者合 瞭解，以下所描述的示範具體實施例不會限制本發明㈣ 4，也會了解所揭示之具體實施例和該等具體實施例之粗 件的各種修改、等價及組合都落在本發明的範缚内。儘管 5下文未予明示，含有較少描述於各具體實施例之所有組件 的具體實施例也落在本發明的範轉内。最後，下文已未圖 示及詳述習知的組件及/或製程以免混淆本發明。 MESFET 200包含許多形成於基板2()2上的緩衝層 以及在該等緩衝層上形成由坤化鎵或其他瓜乂族材料組成 Π)的N型通道區2M。在通道區214上形成相互隔開的金屬沒極 區216與金屬源極區218以界定這兩個區域之間的通道。在 金屬汲極及源極區216、218之間形成金屬閘極區22〇於通道 區214上。在第2圖的實施例中，也施加供給電壓vdd至汲極 區216 ’且施加參考電壓Vss至源極區218。施加閘極電壓Vg 15至閘極區220以開關MESFET 200及控制汲極至源極電流 Ids在沒極及源極區216、218之間的流動。在]viESFET 200 中，基板202可為N型或P型材料。 操作時，當閘極電壓Vg的數值使得閘極至源極電壓 Vgs超過臨界電壓時，空乏區222向閘極區220縮回，從而部 20份致能通過通道區214的導電。然後，汲極至源極電流ids 由汲極區216流動繞過空乏層222至源極區218，而打開 MESFET 200。當閘極電壓Vg的數值使得閘極至源極電壓 Vgs小於該臨界值時，空乏層222會太大以致不會讓可觀的 電流Ids由汲極至源極區216 ' 218流動通過通道214而關閉 200816497 MESFET 200。 如先前在說明第1圖MESFET 100時所描述的，在 MESFET 200操作期間，有些高能電子208會陷於基板202。 不過，在MESFET 200中，汲極本體接觸區204與源極本體 5接觸區206會由在基板208或在緩衝層212與基板界面的陷 阱加速釋出任何電子208。更特別的是，源極/汲極本體接 觸區204、206會在基板202中建立電場E，如第2圖所示。施 加正供給電壓Vdd至汲極本體接觸區204且施加負（或接地) 參考電壓Vss至源極本體接觸區206會產生方向由右至左的 10 電場E ’如箭頭224所示。結果，由於有電場E，電子208大 體由左至右移動或向汲極本體接觸區204。同樣，由汲極本 體接觸區204供給電洞210且大體由右至左向電子208移動 以中和電子。總而言之，本體接觸區204、206會迅速充分 地移動電子208以大幅減少由捕陷電子造成之汲極至源極 15 電流1如的任何瞬變效應。以此方式，本體接觸204、206可 減少MESFET 200的閘極滯後及汲極滯後。 除了 MESFET的其他習知組件以外，MESFET 200只需 要形成本體接觸區204、206。這容易通過在MESFET 200 之汲極區216與源極區218旁邊上形成溝槽來達成。不需要 20離子植入埋藏P-通道。此外，關於MESFET 200和本發明的 其他具體實施例，裝置的内部幾何，亦即裝置中之所有組 件的尺寸，除了本體接觸區2〇4、2〇6以外都不變。此外， 不需要額外的材料或製程步驟，除了例如用於蝕刻溝槽以 幵/成至屬本體接觸區2〇4、206的以外。因此，本發明的具 12 200816497 體實施例可顯著增強MESFET的效能，幾乎沒有重新設計或 加工的成本，且容易加入幾乎所有III-V族材料的場效電晶 體而不會增加晶粒尺寸。 第3圖為包含第2圖MESFET 200之微波單晶積體電路 5 (MMIC)的功率輸出-時間曲線圖，其係圖解說明因汲極及源 極本體接觸204、206而MESFET 200有減少的汲極滯後。該 MMIC的功率輸出在圖中為縱軸且為MESFET 200中之汲極 至源極電流Ids的函數。時間為橫轴且在時間〇· 1秒施加至沒 極區216的電壓（第2圖中為Vdd)由3.6伏特切換為1伏特。該 10 MMIC的功率輸出最初由剛好大於縱軸上的5毫瓦分貝，如 點線所示，在回到0毫瓦分貝的最終功率位準之前剛好下降 到〇毫瓦分貝以下。沒有本體接觸區204、206的MESFET在 回到〇毫瓦分貝的最終功率位準之前會有較大的功率輸出 過衝(overshoot)，大約-1.5毫瓦分貝，如實線所示。 第4圖為更詳細圖解說明第3圖MMIC的功率輸出-時間 對數曲線圖。第4圖係更清楚地圖解說明因MMIC具有源極 及>及極區本體接觸204、206而MESFET 200有減少的汲極滯 後。該圖圖示兩個MESFET，彼等對於施加於裝置中之沒極 區216(第2圖）的電壓Vdd變化會有不同的快速反應。第一 20 MESFET 200包含汲極及源極本體接觸區2〇4、206。圖中此 一裝置較高的曲線顯示在電壓Vdd的瞬變在1E-5秒結束後 且於安定於0毫瓦分貝之前只有大約0.2毫瓦分貝的總功率 漲落(total power fluctuation)。反之，第二MESFET 200不包 含本體接觸區204、206。圖中此一裝置較低的曲線顯示在 13 200816497 電壓Vdd的瞬變在1E-5秒結束後，此一裝置在安定於〇毫瓦 分貝之前會有很大的功率漲落（約1.5毫瓦分貝）。由第4圖清 楚可見，本體接觸區204、206會加速釋出捕陷電子208及/ 或減少電子陷於基板的可能性。 5 第5圖為包含MESFET 200之MMIC的汲極至源極或通 道電流Ids-時間曲線圖，其係顯示當閘極至源極電壓快速改 變時MESFET有減少的閘極滯後。在此曲線圖中，在時間〇 時，增加施加至包含數個MESFET 200之電路的閘極至源極 電壓Vgs。圖中的實線顯示含有無本體接觸區2〇4、2〇6之 10 MESFET的電路有反應緩慢的汲極至源極電流Ids。就此類 裝置而言，該曲線圖顯示電流Ids趨近穩態要花1〇〇微秒以 上。反之’另一電路是加上包含沒極及源極本體接觸區 204、206(弟2圖）的MESFET 200。點線顯示該等裝置的電流 Ids上升時間此時會減少至十分之一以下而小於1〇微秒。在 15第5圖的實施例中，點線實際對應至放大器電路，其中為電 路中袁大電曰a體的輸出電晶體係包含〉及極及源極本體接觸 區204、206。該放大器電路的所有電晶體都具體實作本體 接觸區204、206可進一步減少電流的上升時間。 請注意，儘管圖示於第2圖的MESFET 200具體實施例 20包含汲極及源極本體接觸區204,然而本發明另一具體實施 例可只包含汲極本體接觸區2〇4。因此，此一具體實施例不 包含源極本體接觸區206。另一具體實施例則只包含源極本 體接觸區206而沒有汲極本體接觸區2〇4。在本發明的具體 實施例中，在裝置汲極旁邊的本體接觸區的作用會比源極 14 200816497

旁f的本體_區的更有效。顿，當兩邊都有本體接觸 區時，可實現最大的瞬變減少。這表示使基板2〇2電性接地 =源極區218日物有助於設立對快速釋its基板巾之捕陷電 荷有利的條件。最後，熟諳此藝者會瞭解用於形成MESFET 的°適㈣* ’包括各種用於形成本體接觸II2G4、206的 技術。 10 15 20 ^管以域明已提及本發明的各種具體實施例及優 、;而上述揭不内容是僅供圖解說明，^可改變其細節 而m明的廣泛原㈣。已陳述本發明具體實施例中 之★多特定的細節來僅供徹底瞭解該等具體實施例，然 :’熟諳此藝者會瞭解若沒有數個描述於上文的細節仍可 發明。此外’應瞭解’與各種具體實施例有關的附 回不叫被解釋成是要表示任何特定或相對的幾何尺寸，而 2料定或相對的幾何尺寸（若有陳述的話）不應被視為 有限疋性，除非明示於中請專利範圍。因此，本發明只受 限於附上的申請專利範圍。 【圖式簡單說明】 第1圖的簡化橫截面圖係圖示形成於基板上的習知金 屬半導體FET(MESFET)。 第2圖的簡化橫截面圖係根據本發明之—具體實施例 圖示包含源極級極本體接顧的卿附，該本體接觸區 可減少汲極滯後及閘極滯後的不合意影響。 第3圖為包含第2圖M删τ之微波單晶積體電路 (MMIC)的功率輸出_時間曲線圖，其係圖解說明因源極及沒 15 200816497 極區本體接觸而MESFET有減少的汲極滯後。 第4圖為更詳細圖解說明第3圖MMIC的功率輸出-時間 對數曲線圖，其係更清楚地圖解說明因MMIC具有源極及汲 極區本體接觸而MESFET有減少的汲極滯後。 5 第5圖為包含第2圖MESFET之MMIC的電晶體放大器 電流-時間曲線圖，其係顯示當閘極至源極電壓快速改變時 MESFET有減少的閘極滯後。 【主要元件符號說明】 100" •金屬半導體FET 210…正電荷載子或電洞 102·· •基板 212…緩衝層 104" •緩衝層 214…N型通道區 106·· •N型通道區 216…金屬沒極區 108" •金屬》及極區 218…金屬源極區 110" •金屬源極區 220…金屬閘極區 112·· •金屬閘極區 222···空乏區 114·· •空乏區 224…電場 116·· •南能電荷 E…電場 118·· •空乏區 Ids…沒極至源極電流 200" •MESFET Vdd…供給電壓 202·· •基板 Vg···閘極電壓 204" •汲極本體接觸區 Vgs…閘極至源極電壓 206" 208·· •源極本體接觸區 •捕陷電子 Vss…參考電壓 16

Claims (1)

1. 200816497 十、申請專利範圍： 1. 一種形成於基板上的場效電晶體’該電晶體包含· 形成於該基板上的半導體通道區； 形成於該通道區上的金屬源極區； 形成於該通道區上的金屬汲極區； 在該源極區與該汲極區之間形成該通道區上的金 屬問極區，以及’ 第一金屬本體接觸區，其係形成於該汲極區附近且 延伸通過該通道區以與該基板接觸。 2. 如申請專利範圍第1項的場效電晶體，其更包含第二金 屬本體接觸區，該第二金屬本體接觸區係形成於該源極 區附近且延伸通過該通道區以與該基板接觸。 3. 如申請專利範圍第2項的場效電晶體，其中該汲極區係 電氣耦合至該第一金屬本體接觸區，而該源極區電氣耦 合至該第二金屬本體接觸區。 4. 如申請專利範圍第2項的場效電晶體，其中在該金屬源 極區與該半導體通道區之間以及在該金屬沒極區與該 半導體通道區之間都形成蕭特基接觸。 5. 如申請專利範圍第1項的場效電晶體，其中該通道區包 含III-V族半導體材料。 6. 如申請專利範圍第5項的場效電晶體，其中該III-V族半 導體材料包含砷化鎵(GaAs)。 7. 如申請專利範圍第1項的場效電晶體，更包含形成於該 基板與該通道區之間的緩衝層。 一種電子裝置，其係包含： 17 8. 200816497 包含多個形成於基板上之場效電晶體的積髏電 路’ $亥專場效電晶體中至少有一些包含： 形成於該基板上的半導體通道區； 形成於違通道區上的金屬源極區； 形成於該通道區上的金屬汲極區； 在該源極區與該汲極區之間形成該通道區上的 金屬閘極區；以及， 第一金屬本體接觸區，其係形成於該汲極區附近 且延伸通過該通道區以與該基板接觸。 9·如申請專利範圍第8項的電子裝置，其中該積體電路包 含通訊電路。 10. ^申請專利範圍第9項的電子裝置，其中該通訊電路包 2使用分碼多重録系統(CDM 寬頻CDMA通訊協 疋的無線通訊電路。 u.如申請專利範圍第10項的電子裝置，其中該電子裝置包 δ蜂巢式電話或可攜式數位助理。 12.如申請專利範圍第8項的電子裝置，其中該等場效電曰 =中至V有-些更包含第二金屬本體接觸區，該第 屬本體接觸區係形成於該源極區附近且延伸通過;;、雨 道區以與該基板接觸。 -逋 13. -種形成場效電晶體於基板上的方法财法包含： 在基板上形成半導體通道層； 在該通道區上形成金屬源極/汲極區； 18 200816497 形成與該沒極區此鄰的第一溝槽，該第一溝槽係延 伸通過該通道層至該基板；以及， 在該第一溝槽中形成第一金屬本體接觸區。 14. 如申請專利範圍第13項的方法，其更包含： 形成與該源極區毗鄰的第二溝槽，該第二溝槽係延 伸通過該通道層至該基板；以及， 在該第二溝槽中形成第二金屬本體接觸區。 15. 如申請專利範圍第14項的方法，其中形成該第一及該第 二溝槽的步驟係包含蝕刻該通道層。 16. 如申請專利範圍第14項的方法，其更包含：施加第一電 壓至該汲極區與該第一金屬本體接觸區，並且施加第二 電壓至該源極區與該第二金屬本體接觸區。 17. 如申請專利範圍第13項的方法，其更包含： 在形成半導體通道層於該基板上方之前，在該基板 上形成緩衝層，之後在該緩衝層上形成該通道層；以及， 其中形成該第一溝槽的操作係包含：移除該緩衝層 之部份使得該第一溝槽延伸通過該通道層及該緩衝層 而到該基板。 18. 如申請專利範圍第13項的方法，其更包含：用η型材料 或者是Ρ型材料換雜該基板。 19. 如申請專利範圍第13項的方法，其中形成該通道層的步 驟係包含沉積III-V族半導體材料於該基板上。 20. 如申請專利範圍第19項的方法，其中沉積該III-V族半導 體材料的步驟係包含沉積砷化鎵(GaAs)。 19