[go: up one dir, main page]

TW200816454A - Memory arrays and methods of fabricating memory arrays - Google Patents

Memory arrays and methods of fabricating memory arrays Download PDF

Info

Publication number
TW200816454A
TW200816454A TW096128462A TW96128462A TW200816454A TW 200816454 A TW200816454 A TW 200816454A TW 096128462 A TW096128462 A TW 096128462A TW 96128462 A TW96128462 A TW 96128462A TW 200816454 A TW200816454 A TW 200816454A
Authority
TW
Taiwan
Prior art keywords
source
memory array
received
gates
trenches
Prior art date
Application number
TW096128462A
Other languages
English (en)
Other versions
TWI362743B (en
Inventor
Gordon A Haller
Sanh D Tang
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW200816454A publication Critical patent/TW200816454A/zh
Application granted granted Critical
Publication of TWI362743B publication Critical patent/TWI362743B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H10D64/027—Manufacture or treatment forming recessed gates, e.g. by using local oxidation by etching at gate locations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

200816454 九、發明說明： 【發明所屬之技術領域】 本發明係關於記憶料列及f造記Μ Ρ車列之方法。 【先前技術】 記憶體係-積體電路類型，用於在電腦系統内儲存資 料。其通常係在個別記憶體單元之一或多個陣列内製造。、 記憶體單元可為揮發性、半揮發性或非揮發性。非揮發性 «己隐體單元可在延長時間週期内儲存資料，許多實例中包 括電腦關閉時。揮發性記憶體耗散，因此需要予以刷新二 重新寫入，且許多實例中包括每秒多次。 Ο 不範性揮發性半導體記憶體係動態隨機存取記憶體 (DRAM)，圖1内顯示一示範性先前技術dram單元。圖1 描述個別/單-DRAM單元1Q，其包含場效存取電晶體似 儲存電容器i 4。場效電晶體i 2包括一對源極/汲極區域 I5三I6以及一閘極17。源極/汲極區域16係描述為與儲存 電容器14連接，而源極/汲極區域15與位元線18電性連 接閘，17通常採用延長字元線形式，其形成數個形成為 列之场效電晶體之閘極。位元線18通常與形成為"行"(— 般與間極/字元線列垂直)之場效電晶體的複數個源極/沒極 區域15連接。許多實例巾，㈣場效電晶 Μ㈣性連接之共用源極/純區域15。 产已提出採用電容器之雙電晶體DRAM單元，如美國 第6,81 8,937號内所揭示。 雖然本發明目的在於解決上述問題，但並不限於此。本 123126.doc 200816454 1月/、又所附申4專利範圍的文字表述（不包括本說明書 的解釋或其他限制)及其相當原理所限制。 【發明内容】 本發明之揭示内容已提交，以促進美國專利法”促進科 • 學及有用技術進步”(第1章，第8段)的憲法目的。 I發明之方面包含記憶體陣列及製造記憶體陣列之方 可藉由任何方法製造記憶體陣列構造，而不必受限於 〇 纟文所揭示之製造記憶體陣列的方法。同樣，製造記憶體 J方法不必叉限於如本文所揭示之記憶體陣列構造。 【實施方式】 首先參考圖2說明記憶體陣列構造之示範性方面。各種 實施方案中，根據本發明製造之記憶體陣列包含形成於半 導體基板上之複數個記憶體單元。此文件之背景中，術語 半導體基板，，或，，半|體性基板，，定義成意味著任何包含半 導體性材料之結構，其包括但不限於塊狀半導體性材料， 〇 例如半導體性晶圓（單獨或在包含其他材料之組裝内），以 2,半導體材料層（單_或在包含其他材料之組裝内）。術 • 基板杉任何支撐結構，包括但不限於上述半導體性美 ^示IU生較佳半導體基板包括大容積半導體基板，例： 大容積單晶石夕。本發明之方面當然亦可用於絕緣物上半導 -、板及任何其他基板（無論是現有或待開發的），可在其 内或其上製造可操作記憶體陣列。 =憶體陣列將包含複數個記憶體單S，根據本發明之各 種實施方案的示範性個別記憶體單元—般參考圖2之數字 123126.doc 200816454 20來指示。並非記情 、“心… 所有記憶體單元具有相同構 结一 .^ 貝負上相同構造之個別記憶體 早凡0無确如何僅藉由範例， ^ ^ ^ ^ Λ ^ 圖2柄述包含半導體材料23 之半導體基板22 〇半導體姑斗立〇 把m 牛導體材枓23可包含大容積半導體材 枓’例如已採用導雷率辦％ a , μ 3強雜質整體或對於較小隔離區域 及/或井加以適當背景摻雜的 作」八谷積早晶矽。當鈥可者詹 其他半導體材料及基板。僅ϋ …、了考慮 ^ 偟稭由乾例，+導體材料23之示 範性$景摻雜具有Ρ型適當劑詈 剜里//辰度，以便可在閘極活化 後形成η型場效電晶體之通道區域。 個別記憶體單元2〇包括第一場效電晶體24及第二場效電 晶體26。其各包含一閑極、-通道區域、及-對源繞 極區域。例如’將第一場效電晶體24描述為包含一閘極 28’將第二場效電晶體26描述為包含—閘極。在描述但 僅係示範性的-較佳具體實施射，纟形成於半導體基板 22之半導體材料23内的開σ 29及31内分別接收閘極28及 3〇。-項實施方案中，帛口 29及31採用延長溝渠形式，其 中接收之導電材料將形成用於多個記憶體單元之字元線/ 閘極。僅藉由範例’開口29及31之示範性開口寬度及所描 述相鄰開口間的間距較佳的係小於或等於5〇〇埃。用於所 描述溝渠開口 29及31之示範性深度自半導體材料23之最外 表面起係從100埃至500埃。用於閘極28及3〇之示範性較佳 導電材料係導電摻雜半導體材料及/或金屬。本文件之背 景中，"金屬"定義任何元素金屬、合金或元素金屬之混合 物、或導電金屬化合物。僅藉由範例，用於閘極28及3〇之 123126.doc 200816454 一較佳導電材料係氮化鈦。 將閘極介電質32描述為内層開口 29及3 1。任何適當的現 有或待開發介電質均可使用，二氧化石夕係一範例，其示範 性較佳厚度範圍係從30埃至80埃。 ' 々 每放電晶體24包含一對源極/汲極區域34及36，第 • 昜效電晶體26包含一對源極/汲極區域38及40。此可藉 由任何離子植入、擴散摻雜等以及任何其他程序（無論現 f) 有或待開發）形成。此類源極/汲極區域34、36、38及40之 不耗性較佳厚度從材料23之外表面起小於或等於5〇〇埃。 述之示範性較佳具體實施例中，該對源極/汲極區域之 一係在閘極28及30中間橫向接收，並由第一及第二電晶體 24及26共享。所描述之示範性具體實施例中，第一場效電 晶體24之源極/汲極區域36及第二場效電晶體％之源極/汲 才C戍4 0構成相同源極/汲極區域，其係由此類第一及第 一場效電晶體共享。一項實施方案中，如圖所示，在閘極 Ο 28之外橫向接收對34/36之其他源極/汲極區域34，在閘極
30之外橫向接收對38/4〇之其他源極/汲極區域％。所描述 之示範性較佳具體實施例中，在閘極28及3〇中間均橫向及 在其外部正面地接收共享源極/汲極區域36/4〇。另外在所 描述之較佳具體實施例中，在閘極28及30之外正面接收其 他源極/汲極區域3 4及3 8的各區域，而一較佳實施方案中 所描述之源極/汲極區域係形成於大容積半導體材料U 内。然而，當然可考慮其他構造，包括，僅藉由範例，提 兩之源極/汲極。 123126.doc -10- 200816454 第一場效電晶體24包含通道區域42，第二場效電晶體％ 包含通道區域44。組合之下，但僅為一較佳具體實施例， 此會形成所描述斷面之一般w形狀。各通道區域U、料包 含至少一個基板斷面内之可切換電流路徑仆，其在共享源 • 極7汲極區域36M〇與個別其他源極/汲極區域34或延' 伸。較佳的係如圖所示，各電流路徑46包含互連之第一及 弟二Γf '垂直段48及50。所描述之示範性具體實施例 (") 中第及第一實質上垂直段48及50分別可視為包含正面 ㈣部分52’並且—互連段56係在第―實質上垂直段辦 接近正面内端部分52之第二實質上垂直段5〇間接收。所描 述之示範性具體實施例中，互連段56係相對於所描述之一 般基板方位實質上水平地加以定向。 圖2示意性地描述導電資料線6〇，其與源極/汲極區域對 34/36及源極/汲極區域對38/4〇之其他源極/汲極區域μ、 38的每—個電性連接。—項示範性較佳具體實施例中，在 G =極28及30之外正面接收導電資料線6〇。圖2亦示意性地 描述與共享源極/汲極區域36/4〇電性連接之電荷儲存裝置 62。所描述之示範性較佳具體實施例中，電荷儲存裝置α 包含一電容器。 “圖2不意性地描述與其個別源極/汲極區域電性連接之導 電資料線60及電荷儲存裝置62，此可能發生在任何方式下 或任何實施方案内。一較佳方面中，在閘極28及30之外正 面接收電荷儲存裝置62，且—較佳方面中，在閘極^及％ 之外正面接收導電資料線6〇。另外在一較佳及示範性方面 123126.doc 200816454 ’在導電資料線60之外正面接收電荷儲存裝置62，例如 在-較佳實施方案中’如以下說明所例示。另外在一較佳 實施方案中’個別記憶體單元2G包含dram單元， 料線60包含一位元線。 Ο -較佳實施方案中’導電材料分別將第一及第二電晶體 24及26之閘極28及3()電性互連。例如，圖2概略性地描述 導電材料區域或段64 ’其將導電閘極取％電性連接。一 示範性實施方案中，與閘極28及3()互連之導電材料以係在 已形成於半導體基板22内（更佳的係半導體基板Μ之半導 體材料23内）之溝渠中接收。為清楚起見，圖2内描述之概 略性透視剖視圖中未顯示材料23及接近導電材料料之可能 的周邊絕緣材料3 2。 本發明之一方面包括記憶體陣列，其包含形成於半導體 基板上之複數個圮憶體單元。記憶體單元之個別單元包括 第一及第二場效電晶體，其分別包含一閘極、一通道區 ϋ 域、及一對源極/汲極區域。第一及第二場效電晶體之閘 極係硬佈線連接在一起。導電資料線係硬佈線連接至源極 //及極區域之二者，電荷儲存裝置係硬佈線連接至除該二 者外的源極/汲極區域之至少一個。例如，僅藉由範例， 圖2概略性地描述此一記憶體陣列之個別記憶體單元的示 摩巳性較佳構造，圖3示意性地描述此一示範性個別記憶體 單元。 此方面之一較佳實施方案中，在閘極之間橫向接收源極 /汲極區域之一。一較佳實施方案中，源極/汲極區域之一 123126.doc -12- 200816454 係由第-及第二場效電晶體共享，且在一較佳方面中 儲存裝置係連接至-共享源極/汲極區域。此方面之—較 佳實施方案中，藉由在形成於半導體基板之半導體材料内乂 並在閉極間延伸的至少一個溝渠内接收的導電材料將閉極 硬佈線連接在H而’可考慮電性互相極之盆他方 面’例如藉由分離互連線或層，或藉由現有或待開發之任 何其他方式，以及針對本揭示㈣之任何方面。—較佳實 Ο Ο 施方案中，各通道區域包含在源極/汲極區域間延伸的至 =一個斷面内之一電流路徑，其包含互連之第一及第二實 質上垂直段。亦可考慮首先描述之圖2具體實施例的任何 其他示範性屬性。 僅藉由範例，圖4至6描述關於圖2之示範性額外構造， 其併入導電資料線及電荷健存裝置結構。與圖2有相似的 代表符號’不同地係採用額外數字指示額外結構。絕緣蓋 7〇係在導電問㈣、30之上接收。示範性較佳材料係氮化 矽。已在半導體材料23之外正面形成層間介電質”。示範 !生材料係二氧化石夕，其可能加以摻雜或未換雜。已透過立 =成朝向源極m極區域34及38之導電資料線接觸開: ^已將導電材料75沉積及圖案化，以形成導電資料線 °此可藉由鑲鼓類程序形成’或藉由沉積及減法圖案化 =刻程序形成’僅藉由範例。一示範性較佳方法包括沉 =或多個導電材料75，其後跟隨後圖案化及減法蚀刻。 一圖案化材料75前或後將絕緣材料76沉積於其上，以及 /儿積及隨後各向異性蝕刻相同或不同絕緣材料％，以形成 123126.doc -13 - 200816454 絕緣導電資料線側壁間物 (禾颂不）。蝕刻以形成資料線 可有效地將材料75凹陷於接觸開口以内，如圖5之斷面 :所示，隨後在其内將某一絕緣間隔物形成材料％沉積於 圖5之斷面圖内的材料75之上。
ϋ 已沉積另-層間介電層78(圖5)。*範性較佳材料包括 雜或未摻雜—氧化石夕。已透過層間介電層Μ及Μ姓刻朝 向共享源極/汲極區域36/40之接觸開口 8〇。在其中接收導 電插入材料81。將電荷儲存褒置62描述為包含具有儲存節 點電極82之電容器，該電極與在接觸開σ8〇内接收之導電 ，塞81電性連接。在儲存節點電極82之外部及上方接收電 谷器 '電| 84，已在其上形成外導電單元板電極％。當 然對於電容器介電質84及導電電容器電極82及86可考慮任 何示範性或待開發之材料。 所榀述之圖2及圖4至6構造僅係根據本發明之各種方面 的個別5己憶體單元及記憶體陣列之示範性描述。熟習技術 人士會明白此可按多種方式中的任一種來製造，無論是現 有或待開發的。僅藉由範例，參考圖7說明製造記憶體陣 列之方法的示範性發明方面。圖7係包含（僅藉由範例）記憶 體陣列區域1〇〇之半導體基板的俯視圖。已將溝渠隔離區 域之作用面積區域及線1〇2的交替線1〇1形成於適當半導體 基板内，例如首先說明之具體實施例的基板22。已將一系 列跑道型溝渠104蝕刻成作用面積區域101及溝渠隔離區域 1 02 ’其一般與作用面積區域及溝渠隔離區域102的交替線 垂直。僅藉由範例，此可係用於製造個別記憶體單元的圖 123126.doc -14- 200816454 2之開口 29及31的形式。在該跑道型溝渠1〇4内形成導電材 料，以相對於跑道型溝渠之個別溝渠形成一對電性連接字 元線示範性較佳材料係參考閘極2 8及3 0所說明的上述材 料。相應地，並且亦在一示範性較佳具體實施例中，閘極 介電質（圖7中為清楚起見未顯示）係形成為在提供閘極材料 28/3 0前排列所描述之示範性跑道型溝渠1〇4。 可在跑道型溝渠1 04内部橫向地以及跑道型溝渠丄〇4外部 杈向地將源極/汲極區域形成於作用面積區域内。僅藉由 耗例，並參考圖2具體實施例，此類示範性橫向内部源極/ 汲極區域以36/40指定，此類示範性橫向外部源極/汲極區 域以圖7内之數字34及38指定。 將導電資料線（圖7内為清楚起見未顯示）形成為與在跑 道型溝渠外部橫向接收之源極/汲極區域電性連接，例如 其係朝向示範性圖2及4至6具體實施例之源極/汲極區域％ 及38。將電荷儲存裝置（圖7内為清楚起見未顯示）形成為與 在跑道型溝渠1 〇4内部橫向接收之源極/汲極區域的個別區 域電I*生連接。例如且僅藉由範例，可相對於圖2及4至6具 體實施例之源極/汲極區域36/4〇形成電容器或其他裝置。 僅藉由範例，示範性分離導電接點110係顯示為在記憶體 陣列100外部接收，以便與導電材料（即相對於各溝渠1 之導電材料28及30)電性連接，以便存取/啟動各字元/間極 線對。 本毛明之一方面包含製造記憶體陣列之方法，其包含在 半導體基板内形成作用面積區域與溝渠隔離區域之交替 123126.doc -15- 200816454 線。圖7内僅藉由範例說明示範性此類交替線。將一系列 溝渠對姓刻成-般與作用面積區域與溝渠隔離區域之交替 線路垂直的作用面積區域及溝渠隔離區域。僅藉由範例， 圖7内所描述之示範性溝渠開口 2 9及3 1係示範性此類系列 溝渠對，而與是否形成跑道型溝渠無關。 無論如何在—實施方案中’在半導體基板内某處钱刻至 〆個互連溝渠，其將各對之溝渠的個別溝渠互連。例如 (-) 且僅藉由範例，所描述之示範性半圓/拱形溝渠區段112之 每-個係-示範性此類互連溝渠，其將個別溝渠對^及^ 互連。可僅製造或交替形成此類溝渠丨12之一，或可蝕刻 2態溝渠。另外’可同時及/或使用共同遮罩步驟钮刻示 範性溝渠對’或與遮罩步驟及/或蝕刻分離。 在溝渠對及互連溝渠内形成導電材料’以相對於溝渠對 之個別溝渠形成一對電性連接字元線。此可能包含同時或 完全不同時地在溝渠對及互連溝渠内沉積至少一些導電材 U 料。（圖2内互連材料/區域64對應於此類互連溝渠及導電材 料。） =對之溝渠的個別溝渠中間及各對之溝渠的個別溝渠 外部橫向地將源極/汲極區域形成於作用面積區域内。形 成與在各對之溝渠的個別溝渠外部接收之源極/沒極區域 電性連接的導電資料線。形成與在各對之溝渠的個別溝渠 中間接收之源極/汲極區域之個別區域電性連接的一電荷 儲存襄置。僅藉由範例，參考圖2及圖4至6之具體實施例 予以說明。 123126.doc -16- 200816454 圖2、圖4至6及圖7之上述示範性具體實施例可藉由許多 現有或待開發技術之任一技術來製造。另外，僅藉由範 二’圖2、4至6及7内描述之溝渠開口 29、31可製造成次微 衫。例如且僅藉由範例，溝渠開口輪廓可製造成第—硬遮 罩層内的最小可能之微影特徵大小。之後，可在其上沉積 額外適當薄之硬遮罩材料，以排列形成於第—硬遮罩層内 之溝渠的侧壁及基底。此可經受各向異性間隔物類姓刻，
從而在將溝渠開口 29及31敍刻成基板材料^前減小溝渠之 開放寬度，將描述之溝渠形成為次微影。另外，藉由採用 各向異性银刻之硬遮罩間隔物，其係沉積至小於當前最小 微影钕刻特徵尺寸之橫向厚度，溝渠間之硬遮罩區塊亦可 製造成類似方式之次微影。 另外無論如何，可在形成溝渠開口 29、31前沉積周邊電 路閘極材料，接著在圖案化周邊閘極材料以在周邊電路面 積内形成場效電晶體閘極前，透過陣列面積内之周邊電路 閘極材料形成溝渠開口 29、31。另外僅藉由範例，可沉積 所描述之示範性閘極介電質32及閘極材料28、3〇，並在從 陣列移除周邊閘極材料前相對於陣列内之周邊導電閘極材 料平坦化。另外僅藉由範例，記憶體陣列内之導電閘極材 料28、30的所描述示範性凹陷可與周邊閘極材料的蝕刻相 干地發生。另外僅藉由範例，形成於導電閘極材料以、3〇 上之絕緣材料70可與相對於周邊閘極構造形成的絕緣間隔 物之製造相干地形成並具有相同材料。當然也可就製造本 文所識別及主張之任何基板來考慮任何其他現有或待開發 123126.doc -17- 200816454 之處理 以及結合本文所主 方法。 張及說明的製4記憶體陣列之 I、、條例，本發明已就結構及方 予以說明。然而應明白，本㈣…特…細程度 定牿n w 本發^不限於顯示及說明的特 式：因此太揭示的構件包含實施本發明的較佳形 i内=之任何形式或修改皆屬於根據等效物教 令、田解釋的隨附巾請專利範圍之合適範缚内。 【圖式簡單說明】 以上已參考以下附圖說明本發明之較佳具體實施例。 圖1係先前技術DRAM單元之示意圖。 圖2係包含根據本發明之各種方面的記憶體單元之基板 片段的概略性透視剖視圖及部分示意圖。 圖3係根據本發明之一方面的單一 /個別記憶體單元的示 意圖。 圖4係包含圖2内所述記憶體單元之基板片段的擴大概略 性俯視平面圖。 圖5係沿圖4内線5 _ 5所取的概略性斷面圖。 圖6係沿圖4内線6-6所取的概略性斷面圖。 圖7係根據本發明之方面的基板片段之另一擴大概略性 俯視平面圖。 【主要元件符號說明】 10 DRAM單元 12 場效存取電晶體 14 儲存電容器 123126.doc -18 - 200816454 Ο 15 源極/汲極區域 16 源極/汲極區域 17 閘極 18 位元線 20 記憶體單元 22 半導體基板 23 半導體材料 24 第一場效電晶體 26 第二場效電晶體 28 閘極/導電閘極材料 29 開口 30 閘極/導電閘極材料 31 開口 32 閘極介電質/周邊絕緣材料 34 源極/>及極區域 36 源極/>及極區域 36/40 共享源極/汲極區域 38 源極/汲極區域 40 源極/汲極區域 42 通道區域 44 通道區域 46 可切換電流路徑 48 第一實質上垂直段 50 第二實質上垂直段 123126.doc -19- 200816454 52 正面内端部分 56 互連段 60 導電資料線 62 電荷儲存裝置 64 導電材料 70 絕緣蓋/絕緣材料 72 層間介電質/層間介電層 74 導電資料線接觸開口 75 導電材料 76 絕緣材料 78 層間介電層 80 接觸開口 81 導電插入材料/導電插塞 82 儲存節點電極/導電電容器電極 84 電容器介電質 86 外導電單元板電極/導電電容器電極 100 記憶體陣列區域 101 交替線 102 線/溝渠隔離區域 104 跑道型溝渠 110 導電接點 112 溝渠區段 123126.doc •20-

Claims (1)

  1. 200816454 十、申請專利範圍： 1 · 一種記憶體陣列，其包含： 複數個記憶體單元，其係形成於一半導體基板上，該 等記憶體單元之個別單元包含： • 第一及第二場效電晶體’其分別包含-閘極、一通 , 31區域、及—對源極/汲極區域；該等閘極係在形成於該 基板之半導體材料内的開口内接收，該對源極/汲極區域 f、 係在**亥專閘極中間橫向接收，並由該等第一及第二 電晶體共享’該等第一及第二電晶體之該對源極级極區 域的另一區域之每一個係在其個別閘極之外橫向接收，· 導電 > 料線，其係在該等閘極之外正面接收，並 與該對源極/汲極區域之另一區域的每一個電性連接； 以及 一電荷儲存裝置，其與共享源極/汲極區域電性連 接。 {) 2·如請求項1之記憶體陣列，其中該半導體材料包含大容 積半導體材料。 3.如請求項2之記憶體陣列，其中該大容積半導體材料包 含大容積單晶矽。 4·如請求項丨之記憶體陣列，其中在該等閘極之外正面接 收该對源極/汲極區域之一個區域。 5·如請求項1之記憶體陣列，其中在該等閘極之外正面接 收该對源極/汲極區域之該另一區域的每一個。 6.如請求項i之記憶體陣列，其中在該等閘極之外正面接 123126.doc 200816454 收孩對源極/汲極區域之該一個區域及該對源極/汲極區 域之該另一區域的每一個。 7·如請求項1之記憶體陣列，其中在該等閘極之外正面接 收該電荷儲存裝置。 8,如請求項1之記憶體陣列，其中在該等閘極之外正面以 及在4導電資料線之外正面接收該電荷儲存裝置。 9·如請求項1之記憶體陣列，其中各通道區域包含在該共 享源極/汲極區域與該個別另一源極/汲極區域間延伸的 至少一個斷面内之一電流路徑，其包含互連之第一及第 一貫質上垂直段。 1〇·如請求項1之記憶體陣列，其包含將該等第一及第二電 晶體之該等閘極電性互連的導電材料。 11·如請求項10之記憶體陣列，其中在形成於該半導體基板 内之一溝渠内接收該導電材料。 12.如請求項10之記憶體陣列，其中在形成於該半導體基板 之D亥半導體材料内的一溝渠内接收該導電材料。 13 ·如請求項1之記憶體陣列，其中 各通道區域包含在該共享源極/汲極區域與該個別另一 源極/汲極區域間延伸的至少一個斷面内之一電流路徑， 其包含互連之第一及第二實質上垂直段；以及 導電材料將該等第一及第二電晶體之該等閑極電性互 連。 14·如明求項i之記憶體陣列，其中該等記憶體單元包含 DRAM單元。 123126.doc 200816454 1 5 · —種記憶體陣列，其包含·· 複數個記憶體單元，其係形成於一半導體基板上，該 等記憶體單元之個別單元包含： 第一及第二場效電晶體，其分別包含一閘極、一通 道區域、及一對源極/汲極區域；該對源極/汲極區域之 一係在該等閘極中間橫向接收並由該等第一及第二電晶 體共旱’該等第一及第二電晶體之該對源極/汲極區域的 f/另〔域之母一個係在其個別閘極之外正面接收，各 通道區域包含在該共享源極/汲極區域與該個別另一源極/ 汲極區域間延伸的至少一個斷面内之一電流路徑，其包 含互連之第一及第二實質上垂直段； 一導電資料線，其與該對源極/汲極區域之該另一區 域的每一個電性連接；以及 一電荷儲存裝置，其與該共享源極/汲極區域電性連 接。 ο I6·如請求項15之記憶體陣列，其中該等第一及第二實質上 垂直^又包3正面内端部分，該一斷面内之該電流路徑包 含在接近該正面内端部分之該等第一與第二實質上垂直 段之間接收的一互連區段。 17· ^請求項15之記憶體陣列，其中該—斷面内之該電流路 4 13在6亥等第一與第二實質上垂直段之間接收的一互 連實質上水平段。 18· 士明求項15之記憶體陣列，其中在該等閘極之外正面接 收該導電資料線。 123126.doc 200816454 19·如請求項15之記憶體陣列，其中在該等閘極之外正面接 收該電荷儲存裝置。 20·如請求項15之記憶體陣列，其中在該等閘極之外正面以 及在該導|資料線之外正面接收該電荷儲存裝置。 2 1 ·如晴求項1 5之記憶體陣列，其包含將該等第一及第二電 晶體之該等閘極電性互連的導電材料。 22.如請求項15之記憶體陣列，其中該導電資料線包含一位 p 兀線’並且該等記憶體單元包含DRAM單元。 23· —種記憶體陣列，其包含： 複數個記憶體單元，其係形成於一半導體基板上，該 等記憶體單元之個別單元包含： 弟一及第一場效電晶體，其分別包含一閘極、一通 道區域、及一對源極/汲極區域；該對源極/汲極區域之 一係在該等閘極中間橫向接收，並由該等第一及第二電 晶體共享，該等第一及第二電晶體之該對源極/汲極區域 U 的另一區域之每一個係在其個別閘極之外橫向接收，導 電材料將該等第一及第二電晶體之該等閘極電性互連； 導電資料線’其與該對源極/汲極區域之該另一區 域的每一個電性連接；以及 一電荷儲存裝置，其與該共享源極/汲極區域電性連 接。 24.如印求項23之記憶體陣列，其中在形成於該半導體基板 内之一溝渠内接收該導電材料。 25·如印求項23之記憶體陣列，其中在形成於該半導體基板 123126.doc 200816454 之半導體材料内的一溝渠内接收該導電材料。 26. 如請求項23之記憶體陣列，其中在該等開極之外正面接 收該導電資料線。 27. 如請求項23之記憶體陣列，其中在該等閘極之外正面接 收該電荷儲存裝置。 28. 如請求項23之記憶體陣列，其中在該等閘極之外正面以 及在該導電資料線之外正面接收該電荷儲存裝置。
    U 29. 如請求項23之記憶體陣列，其中該電荷储存裝置包含一 電容器。 3 0 · —種記憶體陣列，其包含·· 複數個記憶體單元’其係形成於大容積半導體基板 上’該等記憶體單元之個別單元包含： 第一及第二場效電晶體，其分別包 道區域、及-對源臟極區域’·該等間極係=成= 基板之大容積半導體材料内的溝渠内接收，該對源極/沒 極區域之一係在該等閉極中間的大容積半導體材料内橫 向接收，並由該等第一及第二電晶體共享，該等第一及 第二電晶體之該對源極/汲極區域的另一區域之每一個係 在其個別閘極之外的大容積半導體材料内橫向接收，導 電材料將該等第-及第二電晶體之該等閘極電性互連， 各通道區域在該共享源極/没極區域與該個別另一源極/ 汲極間延伸的至少—個斷面内包含A容積半導體材料内 之—電流路徑，其包含互連之第一及第二實質 段； 、土且 123126.doc 200816454 ‘電 > 料線’其係在該等閘極之外正面接收，並 與該對源極/汲極區域之該另一區域的每一個電性連接； 以及 一電荷儲存裝置，其與該共享源極/汲極區域電性連 接’並且係在该導電資料線之外正面接收。 3 1 ·如請求項30之記憶體陣列，其中該導電材料包含金屬。 32·如請求項3 1之記憶體陣列，其中該金屬包含TiN。 3 3 · —種記憶體陣列，其包含： 複數個記憶體單元，其係形成於一半導體基板上，該 等記憶體單元之個別單元包含： 弟一及弟一場效電晶體，其分別包含一閘極、一通 道區域、及一對源極/汲極區域；該等第一及第二場效電 晶體之該等閘極係硬佈線連接在一起； 一導電資料線，其係硬佈線連接至該等源極/汲極區 域之兩個；以及 一電荷儲存裝置，其係硬佈線連接至除該等兩個以 外的该等源極/汲極區域之至少一個。 34·如請求項33之記憶體陣列，其中在該等閘極間橫向接收 該一個區域。 35·如請求項33之記憶體陣列，其中該等源極/汲極區域之一 係由該等第一及第二場效電晶體共享，該電荷儲存裝置 係連接至該一個共享源極/汲極區域。 36·如請求項33之記憶體陣列，其中藉由在形成於該半導體 基板之半導體材料内並在該等閘極間延伸的至少一個溝 123126.doc 200816454 渠内接收的導電材料將該等閘極硬佈線連接在一起。 37. 如請求項33之記憶體陣列’其中藉由在形成於料導體 基板之半導體材料内並在該等閘極間延伸的至少兩個溝 渠内接收的導電材料將該等閘極硬佈線連接在一起。 38. 如請求項33之記憶體陣列，其中在嗜犛 * ，、τ隹通寺閘極之外正面接 收該電荷儲存裝置。 39. 如請求項33之記憶體陣列，其中在該等間極之外正面接 ^ 收該導電資料線。 ’復如請求項33之記憶體陣列，其中各通道區域包含在源極/ 汲極區域間延伸的至少一個斷面内之一電流路徑，其包 含互連之第一及第二實質上垂直段。 41 · 一種製造一記憶體陣列之方法，其包含： 在一半導體基板内形成作用面積區域與溝渠隔離區域 之交替線； 將一系列跑道型溝渠蝕刻成一般與作用面積區域與溝 c, 渠隔離區域之該等交替線垂直的該等作用面積區域及溝 渠隔離區域； 在該跑道型溝渠内形成導電材料，以相對於該等跑道 型溝渠之個別溝渠形成一對電性連接字元線； 在該等跑道型溝渠内部橫向以及在該等跑道型溝渠外 部橫向形成該等作用面積區域内的源極/汲極區域； 形成與在該等跑道型溝渠外部橫向接收之該等源極/汲 極區域電性連接的導電資料線；以及 形成與在該等跑道型溝渠内部橫向接收之該等源極/汲 123126.doc 200816454 極區域之個別區域電性連接的一電荷儲存裝置。 42. —種製造一記憶體陣列之方法，其包含： 在-半導體基板内形成作用面積區域與溝渠隔離區域 之交替線； 冑一系列溝渠對蝕刻成-般與作用面積區域與溝渠隔 離區域之該等交替線垂直的該等作用面積區域及溝渠隔 離區域， 將至少一個互連溝準巍如+ c 蝕刻成互連各對之該等溝渠的個 別溝渠之該半導體基板； 在溝渠對及該互連溝渠内形成導電材料，以相對於該 等溝渠對之個別溝渠形成—對電性連接字元線； 在各對之該等溝渠的個別溝渠中間及各對之該等溝渠 的個別溝渠外部橫向形成該等作用面積區域内之源極/汲 極區域； 形成與在各對之該等溝渠的個別溝渠外部橫向接收之 I 該等源極/汲極區域電性連接的導電資料線；以及 形成與在各對之該等溝渠的個別溝渠中間接收之該等 源極/汲極區域之個別區域電性連接的—電荷儲存裝置。 43·如.月求項42之方法，其中钱刻該等系列溝渠對及钱刻該 互連溝渠包含一共同遮罩步驟。 牧如請求項42之方法，其中姓刻該等系列溝渠對及敍刻該 互連溝渠包含一共同蝕刻步驟。 45.=求項42之方法，其中形成該導電材料包含在該等溝 木對及邊互連溝渠内同時沉積至少—些導電材料。 123126.doc 200816454 46. 如請求項42之方法，其包含僅蝕刻用於各對之一個互連 溝渠。 47. 如請求項42之方法，其包含僅蝕刻用於各對之兩個互連 溝渠。 48. 如請求項42之方法，其包含蝕刻用於各對之多個互連溝 渠0 〇 ϋ 123126.doc
TW096128462A 2006-08-21 2007-08-02 Memory arrays and methods of fabricating memory arrays TWI362743B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/507,696 US7772632B2 (en) 2006-08-21 2006-08-21 Memory arrays and methods of fabricating memory arrays

Publications (2)

Publication Number Publication Date
TW200816454A true TW200816454A (en) 2008-04-01
TWI362743B TWI362743B (en) 2012-04-21

Family

ID=38835017

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096128462A TWI362743B (en) 2006-08-21 2007-08-02 Memory arrays and methods of fabricating memory arrays

Country Status (8)

Country Link
US (2) US7772632B2 (zh)
EP (1) EP2054928A1 (zh)
JP (1) JP5445944B2 (zh)
KR (1) KR101074594B1 (zh)
CN (1) CN101506966B (zh)
SG (1) SG174730A1 (zh)
TW (1) TWI362743B (zh)
WO (1) WO2008024171A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014083924A1 (ja) * 2012-11-28 2014-06-05 ピーエスフォー ルクスコ エスエイアールエル 半導体装置およびその製造方法
US10062745B2 (en) 2017-01-09 2018-08-28 Micron Technology, Inc. Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor
TWI644415B (zh) * 2016-11-01 2018-12-11 美商美光科技公司 形成包含垂直相對之電容器對之陣列之方法及包含垂直相對之電容器對之陣列
US10157913B2 (en) 2016-11-01 2018-12-18 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10192873B2 (en) 2017-01-12 2019-01-29 Micron Technology, Inc. Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above
US10202583B2 (en) 2017-01-10 2019-02-12 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor
US10388658B1 (en) 2018-04-27 2019-08-20 Micron Technology, Inc. Transistors, arrays of transistors, arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, and methods of forming an array of transistors
US10622366B2 (en) 2017-01-10 2020-04-14 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7547945B2 (en) * 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
US7384849B2 (en) 2005-03-25 2008-06-10 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
JP2007194333A (ja) * 2006-01-18 2007-08-02 Elpida Memory Inc 半導体装置の製造方法
US7700441B2 (en) 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
US7602001B2 (en) 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US7772632B2 (en) * 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7589995B2 (en) * 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US7969774B2 (en) * 2009-03-10 2011-06-28 Micron Technology, Inc. Electronic devices formed of two or more substrates bonded together, electronic systems comprising electronic devices and methods of making electronic devices
JP2010245196A (ja) * 2009-04-02 2010-10-28 Elpida Memory Inc 半導体装置およびその製造方法
US8472227B2 (en) * 2010-01-27 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and methods for forming the same
JP2012084738A (ja) * 2010-10-13 2012-04-26 Elpida Memory Inc 半導体装置及びその製造方法、並びにデータ処理システム
WO2014084006A1 (ja) * 2012-11-27 2014-06-05 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US9048410B2 (en) 2013-05-31 2015-06-02 Micron Technology, Inc. Memory devices comprising magnetic tracks individually comprising a plurality of magnetic domains having domain walls and methods of forming a memory device comprising magnetic tracks individually comprising a plurality of magnetic domains having domain walls
US9786551B2 (en) * 2014-04-29 2017-10-10 Stmicroelectronics, Inc. Trench structure for high performance interconnection lines of different resistivity and method of making same
TWI566334B (zh) * 2015-03-26 2017-01-11 華邦電子股份有限公司 動態隨機存取記憶裝置之製造方法
KR102160178B1 (ko) 2016-08-31 2020-09-28 마이크론 테크놀로지, 인크 메모리 어레이
EP3507802A4 (en) 2016-08-31 2020-04-08 Micron Technology, Inc. DETECTION AMPLIFIER STRUCTURES
KR102223551B1 (ko) 2016-08-31 2021-03-08 마이크론 테크놀로지, 인크 메모리 셀 및 메모리 어레이
WO2018044454A1 (en) 2016-08-31 2018-03-08 Micron Technology, Inc. Memory cells and memory arrays
CN109155310B (zh) 2016-08-31 2023-03-31 美光科技公司 存储器单元及存储器阵列
US10355002B2 (en) 2016-08-31 2019-07-16 Micron Technology, Inc. Memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry
US10153281B2 (en) 2016-08-31 2018-12-11 Micron Technology, Inc. Memory cells and memory arrays
WO2018132250A1 (en) 2017-01-12 2018-07-19 Micron Technology, Inc. Memory cells, arrays of two transistor-one capacitor memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry
CN108735742B (zh) * 2017-04-14 2020-07-07 上海磁宇信息科技有限公司 一种高密度随机存储器制造方法
CN108735738B (zh) * 2017-04-14 2020-07-07 上海磁宇信息科技有限公司 一种特殊栅极的随机存储器架构
CN108735773A (zh) * 2017-04-14 2018-11-02 上海磁宇信息科技有限公司 一种超高密度随机存储器架构
CN108735894B (zh) * 2017-04-14 2022-02-25 上海磁宇信息科技有限公司 一种高密度随机存储器架构
CN108735772B (zh) * 2017-04-14 2020-08-21 上海磁宇信息科技有限公司 一种共享型的高密度随机存储器架构
US10396082B2 (en) * 2017-07-05 2019-08-27 Micron Technology, Inc. Memory cells having a controlled-conductivity region
WO2019045882A1 (en) * 2017-08-29 2019-03-07 Micron Technology, Inc. MEMORY CIRCUITS
US10833087B2 (en) 2018-08-21 2020-11-10 Micron Technology, Inc. Semiconductor devices including transistors comprising a charge trapping material, and related systems and methods
US10818665B2 (en) * 2018-08-24 2020-10-27 Micron Technology, Inc. Array of recessed access devices and an array of memory cells individually comprising a capacitor and a transistor
FR3091018B1 (fr) * 2018-12-21 2023-01-20 St Microelectronics Sa Mémoire de puce électronique
US10818666B2 (en) * 2019-03-04 2020-10-27 Micron Technology, Inc. Gate noble metal nanoparticles
CN112510052B (zh) 2019-06-27 2023-09-12 长江存储科技有限责任公司 新型3d nand存储器件及形成其的方法
KR20230124296A (ko) 2022-02-18 2023-08-25 삼성전자주식회사 트랜지스터 구조물 및 이를 포함하는 반도체 장치
TW202401756A (zh) * 2022-03-23 2024-01-01 美商應用材料股份有限公司 用於小間距填充的支撐層

Family Cites Families (294)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5681974A (en) 1979-12-07 1981-07-04 Toshiba Corp Manufacture of mos type semiconductor device
KR920010461B1 (ko) 1983-09-28 1992-11-28 가부시끼가이샤 히다찌세이사꾸쇼 반도체 메모리와 그 제조 방법
GB2190789B (en) 1986-04-17 1990-05-09 Plessey Co Plc System for optically coupling components of integrated circuits
US4722910A (en) 1986-05-27 1988-02-02 Analog Devices, Inc. Partially self-aligned metal contact process
US4835741A (en) 1986-06-02 1989-05-30 Texas Instruments Incorporated Frasable electrically programmable read only memory cell using a three dimensional trench floating gate
US5160491A (en) 1986-10-21 1992-11-03 Texas Instruments Incorporated Method of making a vertical MOS transistor
JPS63183691A (ja) 1987-01-26 1988-07-29 Mitsubishi Electric Corp 半導体記憶装置
FR2625044B1 (fr) 1987-12-18 1990-08-31 Commissariat Energie Atomique Transistor mos a extremite d'interface dielectrique de grille/substrat relevee et procede de fabrication de ce transistor
US4979004A (en) 1988-01-29 1990-12-18 Texas Instruments Incorporated Floating gate memory cell and device
DE3902701A1 (de) 1988-01-30 1989-08-10 Toshiba Kawasaki Kk Verfahren zur herstellung einer halbleiteranordnung
US5014110A (en) 1988-06-03 1991-05-07 Mitsubishi Denki Kabushiki Kaisha Wiring structures for semiconductor memory device
US5108938A (en) 1989-03-21 1992-04-28 Grumman Aerospace Corporation Method of making a trench gate complimentary metal oxide semiconductor transistor
US5021355A (en) 1989-05-22 1991-06-04 International Business Machines Corporation Method of fabricating cross-point lightly-doped drain-source trench transistor
US5107459A (en) 1990-04-20 1992-04-21 International Business Machines Corporation Stacked bit-line architecture for high density cross-point memory cell array
JPH0834302B2 (ja) 1990-04-21 1996-03-29 株式会社東芝 半導体記憶装置
JPH0414253A (ja) * 1990-05-02 1992-01-20 Sony Corp ダイナミックｒａｍ及びその製造方法
US5013680A (en) 1990-07-18 1991-05-07 Micron Technology, Inc. Process for fabricating a DRAM array having feature widths that transcend the resolution limit of available photolithography
US5244824A (en) 1990-09-05 1993-09-14 Motorola, Inc. Trench capacitor and transistor structure and method for making the same
US5047117A (en) 1990-09-26 1991-09-10 Micron Technology, Inc. Method of forming a narrow self-aligned, annular opening in a masking layer
KR960001611B1 (ko) 1991-03-06 1996-02-02 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법
US5122848A (en) 1991-04-08 1992-06-16 Micron Technology, Inc. Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance
KR940006679B1 (ko) 1991-09-26 1994-07-25 현대전자산업 주식회사 수직형 트랜지스터를 갖는 dram셀 및 그 제조방법
US5467305A (en) 1992-03-12 1995-11-14 International Business Machines Corporation Three-dimensional direct-write EEPROM arrays and fabrication methods
US5573837A (en) 1992-04-22 1996-11-12 Micron Technology, Inc. Masking layer having narrow isolated spacings and the method for forming said masking layer and the method for forming narrow isolated trenches defined by said masking layer
US5254218A (en) 1992-04-22 1993-10-19 Micron Technology, Inc. Masking layer having narrow isolated spacings and the method for forming said masking layer and the method for forming narrow isolated trenches defined by said masking layer
JP2748072B2 (ja) 1992-07-03 1998-05-06 三菱電機株式会社 半導体装置およびその製造方法
US5281548A (en) 1992-07-28 1994-01-25 Micron Technology, Inc. Plug-based floating gate memory
JP2889061B2 (ja) 1992-09-25 1999-05-10 ローム株式会社 半導体記憶装置およびその製法
JP3311070B2 (ja) 1993-03-15 2002-08-05 株式会社東芝 半導体装置
US5358879A (en) 1993-04-30 1994-10-25 Loral Federal Systems Company Method of making gate overlapped lightly doped drain for buried channel devices
WO1994027325A1 (en) 1993-05-07 1994-11-24 Vlsi Technology, Inc. Integrated circuit structure and method
JPH07106435A (ja) * 1993-10-08 1995-04-21 Hitachi Ltd 半導体記憶装置及びその製造方法
KR0141218B1 (ko) 1993-11-24 1998-07-15 윤종용 고집적 반도체장치의 제조방법
US5514604A (en) 1993-12-08 1996-05-07 General Electric Company Vertical channel silicon carbide metal-oxide-semiconductor field effect transistor with self-aligned gate for microwave and power applications, and method of making
US5532089A (en) 1993-12-23 1996-07-02 International Business Machines Corporation Simplified fabrication methods for rim phase-shift masks
KR100362751B1 (ko) 1994-01-19 2003-02-11 소니 가부시끼 가이샤 반도체소자의콘택트홀및그형성방법
US5964750A (en) 1994-03-15 1999-10-12 Medolas Gesellschaft Fuer Medizintechnik Gmbh Laser catheter for bypass surgery
JP2658870B2 (ja) 1994-04-22 1997-09-30 日本電気株式会社 半導体記憶装置およびその製造方法
US5413949A (en) 1994-04-26 1995-05-09 United Microelectronics Corporation Method of making self-aligned MOSFET
US5446299A (en) 1994-04-29 1995-08-29 International Business Machines Corporation Semiconductor random access memory cell on silicon-on-insulator with dual control gates
US5841611A (en) 1994-05-02 1998-11-24 Matsushita Electric Industrial Co., Ltd. Magnetoresistance effect device and magnetoresistance effect type head, memory device, and amplifying device using the same
KR0151195B1 (ko) 1994-09-13 1998-10-01 문정환 박막 트랜지스터의 구조 및 제조방법
US5753947A (en) 1995-01-20 1998-05-19 Micron Technology, Inc. Very high-density DRAM cell structure and method for fabricating it
US5574621A (en) 1995-03-27 1996-11-12 Motorola, Inc. Integrated circuit capacitor having a conductive trench
US5567634A (en) 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
DE19519160C1 (de) 1995-05-24 1996-09-12 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE19524092C2 (de) * 1995-07-01 1997-08-07 Hewlett Packard Gmbh Verfahren und Vorrichtung zum Komprimieren und Anzeigen digitaler Daten, insbesondere der Herzfrequenz von Kardiotokographen
JPH0982918A (ja) 1995-09-19 1997-03-28 Toshiba Corp 半導体記憶装置およびその製造方法
KR0179175B1 (ko) 1995-10-05 1999-03-20 문정환 반도체 메모리 장치 및 제조방법
US5854501A (en) 1995-11-20 1998-12-29 Micron Technology, Inc. Floating gate semiconductor device having a portion formed with a recess
US6420786B1 (en) 1996-02-02 2002-07-16 Micron Technology, Inc. Conductive spacer in a via
JP2751909B2 (ja) 1996-02-26 1998-05-18 日本電気株式会社 半導体装置の製造方法
JP3219677B2 (ja) 1996-03-28 2001-10-15 三洋電機株式会社 ロッド選別システム
WO1997044797A1 (de) 1996-05-21 1997-11-27 Siemens Aktiengesellschaft Dünnfilm mehrschichtkondensator
DE19620625C1 (de) 1996-05-22 1997-10-23 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
JPH1022476A (ja) 1996-07-02 1998-01-23 Sony Corp 容量素子
US5792687A (en) 1996-08-01 1998-08-11 Vanguard International Semiconductor Corporation Method for fabricating high density integrated circuits using oxide and polysilicon spacers
TW308727B (en) 1996-08-16 1997-06-21 United Microelectronics Corp Semiconductor memory device with capacitor (4)
TW304290B (en) 1996-08-16 1997-05-01 United Microelectronics Corp The manufacturing method for semiconductor memory device with capacitor
US5739066A (en) 1996-09-17 1998-04-14 Micron Technology, Inc. Semiconductor processing methods of forming a conductive gate and line
US5714786A (en) 1996-10-31 1998-02-03 Micron Technology, Inc. Transistors having controlled conductive spacers, uses of such transistors and methods of making such transistors
US5998256A (en) 1996-11-01 1999-12-07 Micron Technology, Inc. Semiconductor processing methods of forming devices on a substrate, forming device arrays on a substrate, forming conductive lines on a substrate, and forming capacitor arrays on a substrate, and integrated circuitry
JP4056588B2 (ja) 1996-11-06 2008-03-05 富士通株式会社 半導体装置及びその製造方法
US5714412A (en) 1996-12-02 1998-02-03 Taiwan Semiconductor Manufacturing Company, Ltd Multi-level, split-gate, flash memory cell and method of manufacture thereof
EP0849796A3 (en) 1996-12-17 1999-09-01 Texas Instruments Incorporated Improvements in or relating to integrated circuits
JP4053647B2 (ja) 1997-02-27 2008-02-27 株式会社東芝 半導体記憶装置及びその製造方法
US5792690A (en) 1997-05-15 1998-08-11 Vanguard International Semiconductor Corporation Method of fabricating a DRAM cell with an area equal to four times the used minimum feature
US6337497B1 (en) 1997-05-16 2002-01-08 International Business Machines Corporation Common source transistor capacitor stack
US6150687A (en) 1997-07-08 2000-11-21 Micron Technology, Inc. Memory cell having a vertical transistor with buried source/drain and dual gates
US6191470B1 (en) 1997-07-08 2001-02-20 Micron Technology, Inc. Semiconductor-on-insulator memory cell with buried word and body lines
US6072209A (en) 1997-07-08 2000-06-06 Micro Technology, Inc. Four F2 folded bit line DRAM cell structure having buried bit and word lines
US5909618A (en) 1997-07-08 1999-06-01 Micron Technology, Inc. Method of making memory cell with vertical transistor and buried word and body lines
US5869359A (en) 1997-08-20 1999-02-09 Prabhakar; Venkatraman Process for forming silicon on insulator devices having elevated source and drain regions
US6380026B2 (en) 1997-08-22 2002-04-30 Micron Technology, Inc. Processing methods of forming integrated circuitry memory devices, methods of forming DRAM arrays, and related semiconductor masks
JP3502531B2 (ja) 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
DE19801095B4 (de) 1998-01-14 2007-12-13 Infineon Technologies Ag Leistungs-MOSFET
US6246083B1 (en) 1998-02-24 2001-06-12 Micron Technology, Inc. Vertical gain cell and array for a dynamic random access memory
US5963469A (en) 1998-02-24 1999-10-05 Micron Technology, Inc. Vertical bipolar read access for low voltage memory cell
US6097065A (en) 1998-03-30 2000-08-01 Micron Technology, Inc. Circuits and methods for dual-gated transistors
US6259142B1 (en) 1998-04-07 2001-07-10 Advanced Micro Devices, Inc. Multiple split gate semiconductor device and fabrication method
US6696746B1 (en) 1998-04-29 2004-02-24 Micron Technology, Inc. Buried conductors
US5972754A (en) 1998-06-10 1999-10-26 Mosel Vitelic, Inc. Method for fabricating MOSFET having increased effective gate length
US6767789B1 (en) 1998-06-26 2004-07-27 International Business Machines Corporation Method for interconnection between transfer devices and storage capacitors in memory cells and device formed thereby
US6458925B1 (en) 1998-08-03 2002-10-01 University Of Maryland, Baltimore Peptide antagonists of zonulin and methods for use of the same
KR100304717B1 (ko) 1998-08-18 2001-11-15 김덕중 트렌치형게이트를갖는반도체장치및그제조방법
US6362506B1 (en) 1998-08-26 2002-03-26 Texas Instruments Incorporated Minimization-feasible word line structure for DRAM cell
JP3239109B2 (ja) 1998-08-28 2001-12-17 株式会社半導体理工学研究センター 強誘電体不揮発性メモリとその読み出し方法
JP4322330B2 (ja) 1998-09-04 2009-08-26 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
US6225669B1 (en) 1998-09-30 2001-05-01 Advanced Micro Devices, Inc. Non-uniform gate/dielectric field effect transistor
DE19845003C1 (de) 1998-09-30 2000-02-10 Siemens Ag Vertikaler Feldeffekttransistor mit innenliegendem ringförmigen Gate und Herstellverfahren
US6120952A (en) 1998-10-01 2000-09-19 Micron Technology, Inc. Methods of reducing proximity effects in lithographic processes
US6114205A (en) 1998-10-30 2000-09-05 Sony Corporation Epitaxial channel vertical MOS transistor
EP1003219B1 (en) 1998-11-19 2011-12-28 Qimonda AG DRAM with stacked capacitor and buried word line
US5977579A (en) 1998-12-03 1999-11-02 Micron Technology, Inc. Trench dram cell with vertical device and buried word lines
JP2000208762A (ja) 1999-01-13 2000-07-28 Sony Corp 絶縁ゲ―ト電界効果トランジスタおよびその製造方法
US6383861B1 (en) 1999-02-18 2002-05-07 Micron Technology, Inc. Method of fabricating a dual gate dielectric
JP3973819B2 (ja) 1999-03-08 2007-09-12 株式会社東芝 半導体記憶装置およびその製造方法
US6180494B1 (en) 1999-03-11 2001-01-30 Micron Technology, Inc. Integrated circuitry, methods of fabricating integrated circuitry, methods of forming local interconnects, and methods of forming conductive lines
KR100282452B1 (ko) 1999-03-18 2001-02-15 김영환 반도체 소자 및 그의 제조 방법
JP2001024161A (ja) 1999-04-30 2001-01-26 Sony Corp 半導体メモリセル
US6297106B1 (en) 1999-05-07 2001-10-02 Chartered Semiconductor Manufacturing Ltd. Transistors with low overlap capacitance
WO2000070622A1 (en) 1999-05-14 2000-11-23 Hitachi, Ltd. Storage circuit
US6306755B1 (en) 1999-05-14 2001-10-23 Koninklijke Philips Electronics N.V. (Kpenv) Method for endpoint detection during dry etch of submicron features in a semiconductor device
DE19928781C1 (de) 1999-06-23 2000-07-06 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
US6392271B1 (en) 1999-06-28 2002-05-21 Intel Corporation Structure and process flow for fabrication of dual gate floating body integrated MOS transistors
US6187643B1 (en) 1999-06-29 2001-02-13 Varian Semiconductor Equipment Associates, Inc. Simplified semiconductor device manufacturing using low energy high tilt angle and high energy post-gate ion implantation (PoGI)
US6114735A (en) 1999-07-02 2000-09-05 Micron Technology, Inc. Field effect transistors and method of forming field effect transistors
US6630712B2 (en) 1999-08-11 2003-10-07 Advanced Micro Devices, Inc. Transistor with dynamic source/drain extensions
US6033963A (en) 1999-08-30 2000-03-07 Taiwan Semiconductor Manufacturing Company Method of forming a metal gate for CMOS devices using a replacement gate process
US6461915B1 (en) 1999-09-01 2002-10-08 Micron Technology, Inc. Method and structure for an improved floating gate memory cell
US6403442B1 (en) 1999-09-02 2002-06-11 Micron Technology, Inc. Methods of forming capacitors and resultant capacitor structures
DE19943760C1 (de) 1999-09-13 2001-02-01 Infineon Technologies Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
JP3450758B2 (ja) 1999-09-29 2003-09-29 株式会社東芝 電界効果トランジスタの製造方法
US6303518B1 (en) 1999-09-30 2001-10-16 Novellus Systems, Inc. Methods to improve chemical vapor deposited fluorosilicate glass (FSG) film adhesion to metal barrier or etch stop/diffusion barrier layers
US6255165B1 (en) 1999-10-18 2001-07-03 Advanced Micro Devices, Inc. Nitride plug to reduce gate edge lifting
TW432546B (en) 1999-11-25 2001-05-01 Taiwan Semiconductor Mfg Manufacturing method of copper damascene
US6383879B1 (en) 1999-12-03 2002-05-07 Agere Systems Guardian Corp. Semiconductor device having a metal gate with a work function compatible with a semiconductor device
US6323506B1 (en) 1999-12-21 2001-11-27 Philips Electronics North America Corporation Self-aligned silicon carbide LMOSFET
JP4860022B2 (ja) 2000-01-25 2012-01-25 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
JP4363736B2 (ja) 2000-03-01 2009-11-11 新電元工業株式会社 トランジスタ及びその製造方法
US6290572B1 (en) * 2000-03-23 2001-09-18 Micron Technology, Inc. Devices and methods for in-situ control of mechanical or chemical-mechanical planarization of microelectronic-device substrate assemblies
US6399490B1 (en) 2000-06-29 2002-06-04 International Business Machines Corporation Highly conformal titanium nitride deposition process for high aspect ratio structures
DE10036725C2 (de) 2000-07-27 2002-11-28 Infineon Technologies Ag Verfahren zur Herstellung einer porösen Isolierschicht mit niedriger Dielektrizitätskonstante auf einem Halbleitersubstrat
DE10038728A1 (de) 2000-07-31 2002-02-21 Infineon Technologies Ag Halbleiterspeicher-Zellenanordnung und Verfahren zu deren Herstellung
US6547945B2 (en) * 2000-07-31 2003-04-15 United Technologies Corporation Method and apparatuses for electrochemically treating an article
WO2002019396A1 (en) 2000-08-29 2002-03-07 Boise State University Damascene double gated transistors and related manufacturing methods
US6495474B1 (en) 2000-09-11 2002-12-17 Agere Systems Inc. Method of fabricating a dielectric layer
US6391720B1 (en) 2000-09-27 2002-05-21 Chartered Semiconductor Manufacturing Ltd. Process flow for a performance enhanced MOSFET with self-aligned, recessed channel
US6340614B1 (en) 2000-10-03 2002-01-22 Vanguard International Semiconductor Corporation Method of forming a DRAM cell
JP2002151654A (ja) 2000-11-10 2002-05-24 Sharp Corp 誘電体キャパシタ素子及びその製造方法
US6552401B1 (en) 2000-11-27 2003-04-22 Micron Technology Use of gate electrode workfunction to improve DRAM refresh
US6348385B1 (en) 2000-11-30 2002-02-19 Chartered Semiconductor Manufacturing Ltd. Method for a short channel CMOS transistor with small overlay capacitance using in-situ doped spacers with a low dielectric constant
US6621112B2 (en) 2000-12-06 2003-09-16 Infineon Technologies Ag DRAM with vertical transistor and trench capacitor memory cells and methods of fabrication
JP4635333B2 (ja) 2000-12-14 2011-02-23 ソニー株式会社 半導体装置の製造方法
US6864536B2 (en) 2000-12-20 2005-03-08 Winbond Electronics Corporation Electrostatic discharge protection circuit
JP3696156B2 (ja) * 2000-12-26 2005-09-14 株式会社東芝 塗布膜の加熱装置、レジスト膜の処理方法
KR100360414B1 (ko) 2001-01-05 2002-11-13 삼성전자 주식회사 트윈 비트 결함을 방지하는 실린더형 커패시터의 하부전극형성방법
US6300177B1 (en) 2001-01-25 2001-10-09 Chartered Semiconductor Manufacturing Inc. Method to form transistors with multiple threshold voltages (VT) using a combination of different work function gate materials
JP3944367B2 (ja) 2001-02-06 2007-07-11 松下電器産業株式会社 絶縁膜の形成方法及び半導体装置の製造方法
KR100388682B1 (ko) 2001-03-03 2003-06-25 삼성전자주식회사 반도체 메모리 장치의 스토리지 전극층 및 그 형성방법
DE10111755C1 (de) 2001-03-12 2002-05-16 Infineon Technologies Ag Verfahren zur Herstellung einer Speicherzelle eines Halbleiterspeichers
CA2340985A1 (en) 2001-03-14 2002-09-14 Atmos Corporation Interleaved wordline architecture
US6734510B2 (en) 2001-03-15 2004-05-11 Micron Technology, Ing. Technique to mitigate short channel effects with vertical gate transistor with different gate materials
JP4895430B2 (ja) 2001-03-22 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP3671854B2 (ja) 2001-04-05 2005-07-13 松下電器産業株式会社 シリコン系基板の表面処理方法
JP2002314072A (ja) 2001-04-19 2002-10-25 Nec Corp 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置
KR100525331B1 (ko) 2001-04-26 2005-11-02 가부시끼가이샤 도시바 반도체 장치
US6498062B2 (en) * 2001-04-27 2002-12-24 Micron Technology, Inc. DRAM access transistor
US6509612B2 (en) 2001-05-04 2003-01-21 International Business Machines Corporation High dielectric constant materials as gate dielectrics (insulators)
US6624486B2 (en) 2001-05-23 2003-09-23 International Business Machines Corporation Method for low topography semiconductor device formation
DE10125967C1 (de) 2001-05-29 2002-07-11 Infineon Technologies Ag DRAM-Zellanordnung mit vertikalen MOS-Transistoren und Verfahren zu deren Herstellung
JP2002353445A (ja) 2001-05-30 2002-12-06 Sony Corp 溝ゲート型電界効果トランジスタの製造方法
US6888198B1 (en) 2001-06-04 2005-05-03 Advanced Micro Devices, Inc. Straddled gate FDSOI device
TWI230392B (en) 2001-06-18 2005-04-01 Innovative Silicon Sa Semiconductor device
JP4246929B2 (ja) 2001-06-29 2009-04-02 株式会社東芝 半導体記憶装置およびその製造方法
JP2003023150A (ja) 2001-07-10 2003-01-24 Sony Corp トレンチゲート型半導体装置及びその作製方法
KR100398955B1 (ko) 2001-08-02 2003-09-19 삼성전자주식회사 이이피롬 메모리 셀 및 형성 방법
DE10139827A1 (de) 2001-08-14 2003-03-13 Infineon Technologies Ag Speicherzelle mit Grabenkondensator und vertikalem Auswahltransistor und einem zwischen diesen geformten ringförmigen Kontaktierungsbereich
US6800899B2 (en) 2001-08-30 2004-10-05 Micron Technology, Inc. Vertical transistors, electrical devices containing a vertical transistor, and computer systems containing a vertical transistor
KR100431656B1 (ko) 2001-09-11 2004-05-17 삼성전자주식회사 반도체 장치의 제조 방법
JP2003092367A (ja) 2001-09-19 2003-03-28 Oki Electric Ind Co Ltd 半導体素子の製造方法
US6825093B2 (en) 2001-09-28 2004-11-30 Infineon Technologies Ag Process window enhancement for deep trench spacer conservation
KR100436287B1 (ko) 2001-11-17 2004-06-16 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 및 그 제조 방법
US6724028B2 (en) 2001-12-10 2004-04-20 Hans Gude Gudesen Matrix-addressable array of integrated transistor/memory structures
US6630720B1 (en) 2001-12-26 2003-10-07 Advanced Micro Devices, Inc. Asymmetric semiconductor device having dual work function gate and method of fabrication
US6563183B1 (en) 2001-12-31 2003-05-13 Advanced Micro Devices, Inc. Gate array with multiple dielectric properties and method for forming same
US6858500B2 (en) 2002-01-16 2005-02-22 Fuji Electric Co., Ltd. Semiconductor device and its manufacturing method
US6656748B2 (en) 2002-01-31 2003-12-02 Texas Instruments Incorporated FeRAM capacitor post stack etch clean/repair
DE10208249B4 (de) 2002-02-26 2006-09-14 Infineon Technologies Ag Halbleiterspeicher mit vertikalem Auswahltransistor
US6515325B1 (en) 2002-03-06 2003-02-04 Micron Technology, Inc. Nanotube semiconductor devices and methods for making the same
US6661042B2 (en) 2002-03-11 2003-12-09 Monolithic System Technology, Inc. One-transistor floating-body DRAM cell in bulk CMOS process with electrically isolated charge storage region
US6586808B1 (en) 2002-06-06 2003-07-01 Advanced Micro Devices, Inc. Semiconductor device having multi-work function gate electrode and multi-segment gate dielectric
AU2003247513A1 (en) 2002-06-10 2003-12-22 Amberwave Systems Corporation Growing source and drain elements by selecive epitaxy
DE10226583B4 (de) 2002-06-14 2010-07-08 Qimonda Ag DRAM-Speicherzelle für schnellen Schreib-/Lesezugriff und Speicherzellenfeld
US6756625B2 (en) 2002-06-21 2004-06-29 Micron Technology, Inc. Memory cell and method for forming the same
US7221596B2 (en) 2002-07-05 2007-05-22 Impinj, Inc. pFET nonvolatile memory
JP3934507B2 (ja) 2002-08-08 2007-06-20 株式会社東芝 半導体記憶装置および半導体記憶装置の製造方法
US7071043B2 (en) 2002-08-15 2006-07-04 Micron Technology, Inc. Methods of forming a field effect transistor having source/drain material over insulative material
US6914289B2 (en) 2002-08-15 2005-07-05 Intel Corporation Hourglass ram
US20040034587A1 (en) 2002-08-19 2004-02-19 Amberson Matthew Gilbert System and method for calculating intra-period volatility
US6838723B2 (en) 2002-08-29 2005-01-04 Micron Technology, Inc. Merged MOS-bipolar capacitor memory cell
US6818947B2 (en) 2002-09-19 2004-11-16 Fairchild Semiconductor Corporation Buried gate-field termination structure
US6645869B1 (en) 2002-09-26 2003-11-11 Vanguard International Semiconductor Corporation Etching back process to improve topographic planarization of a polysilicon layer
US7033891B2 (en) 2002-10-03 2006-04-25 Fairchild Semiconductor Corporation Trench gate laterally diffused MOSFET devices and methods for making such devices
US6753228B2 (en) 2002-10-15 2004-06-22 Semiconductor Components Industries, L.L.C. Method of forming a low resistance semiconductor device and structure therefor
TW588413B (en) 2002-11-07 2004-05-21 Winbond Electronics Corp Manufacturing method and device of memory with different depths of isolation trench
KR100481867B1 (ko) 2002-11-11 2005-04-11 삼성전자주식회사 강유전체 커패시터 및 그 제조 방법
US6645818B1 (en) 2002-11-13 2003-11-11 Chartered Semiconductor Manufacturing Ltd. Method to fabricate dual-metal gate for N- and P-FETs
US7250650B2 (en) 2002-11-21 2007-07-31 Infineon Technologies Ag Field-effect transistor structure and associated semiconductor memory cell
US7030436B2 (en) 2002-12-04 2006-04-18 Micron Technology, Inc. Embedded DRAM gain memory cell having MOS transistor body provided with a bi-polar transistor charge injecting means
TW574746B (en) 2002-12-19 2004-02-01 Taiwan Semiconductor Mfg Method for manufacturing MOSFET with recessed channel
TWI231042B (en) 2002-12-27 2005-04-11 Wintek Corp Method and device to promote the yield rate and uniformity of AMOLED panel
KR20040061967A (ko) 2002-12-31 2004-07-07 동부전자 주식회사 반도체 소자의 제조방법
TW578274B (en) 2003-01-17 2004-03-01 Nanya Technology Corp Vertical flash memory cell with tip-shape floating gate and method therefor
JP4502173B2 (ja) 2003-02-03 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2004247656A (ja) 2003-02-17 2004-09-02 Renesas Technology Corp 半導体装置及びその製造方法
US6956256B2 (en) 2003-03-04 2005-10-18 Micron Technology Inc. Vertical gain cell
JP2004281736A (ja) 2003-03-17 2004-10-07 Nec Electronics Corp 半導体記憶装置
TW578328B (en) 2003-03-28 2004-03-01 Gemtek Technology Co Ltd Dual-frequency inverted-F antenna
KR100480645B1 (ko) 2003-04-01 2005-03-31 삼성전자주식회사 역자기 정합 방식을 이용한 트윈―ｏｎｏ 형태의ｓｏｎｏｓ 메모리 소자 제조 방법
FR2853319B1 (fr) 2003-04-03 2005-05-06 Rhodia Chimie Sa Composition reticulable pour electrolyte de batterie
US6720232B1 (en) 2003-04-10 2004-04-13 Taiwan Semiconductor Manufacturing Company Method of fabricating an embedded DRAM for metal-insulator-metal (MIM) capacitor structure
US6967143B2 (en) 2003-04-30 2005-11-22 Freescale Semiconductor, Inc. Semiconductor fabrication process with asymmetrical conductive spacers
TW587338B (en) 2003-05-06 2004-05-11 Mosel Vitelic Inc Stop structure of trench type DMOS device and its formation method
JP2004335031A (ja) 2003-05-09 2004-11-25 Toshiba Corp 半導体記憶装置
JP3913709B2 (ja) 2003-05-09 2007-05-09 株式会社東芝 半導体記憶装置
KR100568854B1 (ko) 2003-06-17 2006-04-10 삼성전자주식회사 반도체 메모리에서의 리세스 채널을 갖는 트랜지스터 형성방법
US7105406B2 (en) 2003-06-20 2006-09-12 Sandisk Corporation Self aligned non-volatile memory cell and process for fabrication
US6818515B1 (en) 2003-06-23 2004-11-16 Promos Technologies Inc. Method for fabricating semiconductor device with loop line pattern structure
KR100521381B1 (ko) 2003-06-25 2005-10-12 삼성전자주식회사 모오스 전계 효과 트랜지스터의 제조 방법
KR100511045B1 (ko) 2003-07-14 2005-08-30 삼성전자주식회사 리세스된 게이트 전극을 갖는 반도체 소자의 집적방법
US7335934B2 (en) 2003-07-22 2008-02-26 Innovative Silicon S.A. Integrated circuit device, and method of fabricating same
US7326619B2 (en) 2003-08-20 2008-02-05 Samsung Electronics Co., Ltd. Method of manufacturing integrated circuit device including recessed channel transistor
US6784069B1 (en) 2003-08-29 2004-08-31 Micron Technology, Inc. Permeable capacitor electrode
US7125781B2 (en) 2003-09-04 2006-10-24 Micron Technology, Inc. Methods of forming capacitor devices
US7067385B2 (en) 2003-09-04 2006-06-27 Micron Technology, Inc. Support for vertically oriented capacitors during the formation of a semiconductor device
KR100546378B1 (ko) 2003-09-09 2006-01-26 삼성전자주식회사 리세스 채널을 가지는 트랜지스터 제조 방법
US6844591B1 (en) * 2003-09-17 2005-01-18 Micron Technology, Inc. Method of forming DRAM access transistors
JP2005093808A (ja) 2003-09-18 2005-04-07 Fujio Masuoka メモリセルユニット、それを備えてなる不揮発性半導体記憶装置及びメモリセルアレイの駆動方法
US7184298B2 (en) 2003-09-24 2007-02-27 Innovative Silicon S.A. Low power programming technique for a floating body memory transistor, memory cell, and memory array
US7468311B2 (en) 2003-09-30 2008-12-23 Tokyo Electron Limited Deposition of silicon-containing films from hexachlorodisilane
JP2005142203A (ja) 2003-11-04 2005-06-02 Elpida Memory Inc 半導体装置およびその製造方法
US20050104156A1 (en) 2003-11-13 2005-05-19 Texas Instruments Incorporated Forming a semiconductor structure in manufacturing a semiconductor device using one or more epitaxial growth processes
KR100521383B1 (ko) 2003-11-17 2005-10-12 삼성전자주식회사 소자분리막 상에 형성된 소오스/드레인을 갖는 반도체소자 및 그 제조방법
JP2005175090A (ja) 2003-12-09 2005-06-30 Toshiba Corp 半導体メモリ装置及びその製造方法
KR100518606B1 (ko) 2003-12-19 2005-10-04 삼성전자주식회사 실리콘 기판과 식각 선택비가 큰 마스크층을 이용한리세스 채널 어레이 트랜지스터의 제조 방법
JP4342970B2 (ja) 2004-02-02 2009-10-14 株式会社東芝 半導体メモリ装置及びその製造方法
KR100540371B1 (ko) 2004-03-02 2006-01-11 이태복 고 내압용 반도체 소자 및 그 제조방법
US7262089B2 (en) 2004-03-11 2007-08-28 Micron Technology, Inc. Methods of forming semiconductor structures
KR100614240B1 (ko) 2004-06-10 2006-08-18 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 형성방법
US7042009B2 (en) 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US7160788B2 (en) 2004-08-23 2007-01-09 Micron Technology, Inc. Methods of forming integrated circuits
US7122425B2 (en) 2004-08-24 2006-10-17 Micron Technology, Inc. Methods of forming semiconductor constructions
US7202127B2 (en) 2004-08-27 2007-04-10 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7151040B2 (en) 2004-08-31 2006-12-19 Micron Technology, Inc. Methods for increasing photo alignment margins
US7442976B2 (en) 2004-09-01 2008-10-28 Micron Technology, Inc. DRAM cells with vertical transistors
US7547945B2 (en) 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
US7115525B2 (en) 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
US7285812B2 (en) 2004-09-02 2007-10-23 Micron Technology, Inc. Vertical transistors
US7655387B2 (en) 2004-09-02 2010-02-02 Micron Technology, Inc. Method to align mask patterns
JP4083160B2 (ja) 2004-10-04 2008-04-30 株式会社東芝 半導体記憶装置およびｆｂｃメモリセルの駆動方法
US7608503B2 (en) 2004-11-22 2009-10-27 Macronix International Co., Ltd. Side wall active pin memory and manufacturing method
US20060113588A1 (en) 2004-11-29 2006-06-01 Sillicon-Based Technology Corp. Self-aligned trench-type DMOS transistor structure and its manufacturing methods
KR100640616B1 (ko) 2004-12-21 2006-11-01 삼성전자주식회사 매몰 게이트 패턴을 포함하는 전계 효과 트랜지스터구조물 및 그것을 포함하는 반도체 소자의 제조방법
US20060167741A1 (en) 2005-01-25 2006-07-27 Cisco Technology, Inc. System and method for designing a supply chain
DE102005008478B3 (de) 2005-02-24 2006-10-26 Infineon Technologies Ag Verfahren zur Herstellung von sublithographischen Strukturen
JP2006237455A (ja) 2005-02-28 2006-09-07 Toshiba Corp 半導体装置とその製造方法
US7244659B2 (en) 2005-03-10 2007-07-17 Micron Technology, Inc. Integrated circuits and methods of forming a field effect transistor
US7253118B2 (en) 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7390746B2 (en) 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
US7384849B2 (en) 2005-03-25 2008-06-10 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
US7611944B2 (en) 2005-03-28 2009-11-03 Micron Technology, Inc. Integrated circuit fabrication
JP4541220B2 (ja) 2005-04-13 2010-09-08 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US7214621B2 (en) 2005-05-18 2007-05-08 Micron Technology, Inc. Methods of forming devices associated with semiconductor constructions
US7429536B2 (en) 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7560390B2 (en) 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
US7396781B2 (en) 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position
JP2006352005A (ja) 2005-06-20 2006-12-28 Toshiba Corp 強誘電体記憶装置およびその製造方法
DE112006001447B4 (de) 2005-06-21 2013-03-07 Motorola Mobility, Inc. ( N.D. Ges. D. Staates Delaware ) Verfahren, Vorrichtung und System zum Einrichten eines direkten Leitweges zwischen Agenten eines Senderknotens und eines Empfängerknotens
US7517741B2 (en) 2005-06-30 2009-04-14 Freescale Semiconductor, Inc. Single transistor memory cell with reduced recombination rates
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7413981B2 (en) 2005-07-29 2008-08-19 Micron Technology, Inc. Pitch doubled circuit layout
US7199005B2 (en) 2005-08-02 2007-04-03 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7393789B2 (en) 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
US7687342B2 (en) * 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7867845B2 (en) 2005-09-01 2011-01-11 Micron Technology, Inc. Transistor gate forming methods and transistor structures
JP4773182B2 (ja) * 2005-10-28 2011-09-14 エルピーダメモリ株式会社 半導体装置の製造方法
KR100843139B1 (ko) 2005-12-15 2008-07-02 삼성전자주식회사 오픈 비트 라인 구조를 갖는 멀티레벨 동적 메모리 장치 및그 구동 방법
US7495294B2 (en) 2005-12-21 2009-02-24 Sandisk Corporation Flash devices with shared word lines
TWI293207B (en) 2006-01-11 2008-02-01 Promos Technologies Inc Dynamic random access memory structure and method for preparing the smae
US7700441B2 (en) 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
US7476933B2 (en) 2006-03-02 2009-01-13 Micron Technology, Inc. Vertical gated access transistor
US7495946B2 (en) 2006-03-02 2009-02-24 Infineon Technologies Ag Phase change memory fabricated using self-aligned processing
US7349232B2 (en) 2006-03-15 2008-03-25 Micron Technology, Inc. 6F2 DRAM cell design with 3F-pitch folded digitline sense amplifier
US7351666B2 (en) 2006-03-17 2008-04-01 International Business Machines Corporation Layout and process to contact sub-lithographic structures
US7902074B2 (en) 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
US8003310B2 (en) 2006-04-24 2011-08-23 Micron Technology, Inc. Masking techniques and templates for dense semiconductor fabrication
US7488685B2 (en) 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
JP2008004738A (ja) 2006-06-22 2008-01-10 Elpida Memory Inc 半導体装置及びその製造方法
US7602001B2 (en) 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US7755132B2 (en) 2006-08-16 2010-07-13 Sandisk Corporation Nonvolatile memories with shaped floating gates
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7589995B2 (en) 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
US7732275B2 (en) 2007-03-29 2010-06-08 Sandisk Corporation Methods of forming NAND flash memory with fixed charge
US7495282B2 (en) 2007-01-12 2009-02-24 Sandisk Corporation NAND memory with virtual channel
US7619311B2 (en) 2007-02-02 2009-11-17 Macronix International Co., Ltd. Memory cell device with coplanar electrode surface and method
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8563229B2 (en) 2007-07-31 2013-10-22 Micron Technology, Inc. Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
US7684245B2 (en) 2007-10-30 2010-03-23 Atmel Corporation Non-volatile memory array architecture with joined word lines
KR101374323B1 (ko) 2008-01-07 2014-03-17 삼성전자주식회사 반도체 소자 및 그 제조방법
US7759193B2 (en) 2008-07-09 2010-07-20 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8859367B2 (en) 2010-07-09 2014-10-14 Micron Technology, Inc. Gate constructions of recessed access devices and methods of forming gate constructions of recessed access devices

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014083924A1 (ja) * 2012-11-28 2014-06-05 ピーエスフォー ルクスコ エスエイアールエル 半導体装置およびその製造方法
TWI644415B (zh) * 2016-11-01 2018-12-11 美商美光科技公司 形成包含垂直相對之電容器對之陣列之方法及包含垂直相對之電容器對之陣列
US10157913B2 (en) 2016-11-01 2018-12-18 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10903122B2 (en) 2016-11-01 2021-01-26 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10062745B2 (en) 2017-01-09 2018-08-28 Micron Technology, Inc. Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor
US10202583B2 (en) 2017-01-10 2019-02-12 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor
US10622366B2 (en) 2017-01-10 2020-04-14 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10192873B2 (en) 2017-01-12 2019-01-29 Micron Technology, Inc. Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above
US10388658B1 (en) 2018-04-27 2019-08-20 Micron Technology, Inc. Transistors, arrays of transistors, arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, and methods of forming an array of transistors

Also Published As

Publication number Publication date
US20100273303A1 (en) 2010-10-28
EP2054928A1 (en) 2009-05-06
KR101074594B1 (ko) 2011-10-17
WO2008024171A8 (en) 2009-06-25
JP2010502008A (ja) 2010-01-21
SG174730A1 (en) 2011-10-28
US8394699B2 (en) 2013-03-12
KR20090036595A (ko) 2009-04-14
JP5445944B2 (ja) 2014-03-19
WO2008024171A1 (en) 2008-02-28
US20080042179A1 (en) 2008-02-21
CN101506966A (zh) 2009-08-12
US7772632B2 (en) 2010-08-10
CN101506966B (zh) 2010-09-01
TWI362743B (en) 2012-04-21

Similar Documents

Publication Publication Date Title
TW200816454A (en) Memory arrays and methods of fabricating memory arrays
CN115835626B (zh) 3d堆叠的半导体器件、3d存储器及其制备方法、电子设备
TWI726521B (zh) 電容器陣列、記憶體胞元陣列、形成電容器陣列之方法、及形成記憶體胞元陣列之方法
JP3671062B2 (ja) 半導体装置及びその製造方法
TWI323511B (en) Semiconductor device having a recess channel transistor
US8716774B2 (en) Semiconductor device having a buried gate type MOS transistor and method of manufacturing same
TWI300256B (en) Transistor array for semiconductor memory devices and method for fabricating a vertical channel transistor array
CN102339829B (zh) 半导体器件及其制造方法
US8395198B2 (en) Semiconductor device that uses a transistor for field shield
CN115995494B (zh) 晶体管、3d堆叠的半导体器件及其制造方法、电子设备
US9461049B2 (en) Semiconductor device
TWI295506B (en) Semiconductor device having transistor with vertical gate electrode and method of fabricating the same
CN102543880B (zh) 半导体器件制造方法
JP2008300623A (ja) 半導体装置及びその製造方法、並びに、データ処理システム
KR20120015940A (ko) 커패시터를 포함하는 반도체 메모리 소자 및 그 제조방법
JP2011077185A (ja) 半導体装置の製造方法、半導体装置及びデータ処理システム
TW200901327A (en) Method of forming self-aligned gates and transistors thereof
TW201007928A (en) Method of manufacturing high-integrated semiconductor device and semiconductor device manufactured using the same
JPH04283963A (ja) ダイナミックｒａｍ及びその製造法
JP2001338990A (ja) 半導体装置
CN104103754A (zh) 三维可变电阻存储器件及其制造方法
TW201003903A (en) Semiconductor memory device and method of manufacturing the same
TW419726B (en) Semiconductor device and its manufacture method
JP2000101047A (ja) 担体上の半導体装置内に設けられるコンデンサ及び製造方法
TWI259559B (en) Semiconductor memory device, semiconductor device, and method for production thereof