[go: up one dir, main page]

TW200816414A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
TW200816414A
TW200816414A TW096135326A TW96135326A TW200816414A TW 200816414 A TW200816414 A TW 200816414A TW 096135326 A TW096135326 A TW 096135326A TW 96135326 A TW96135326 A TW 96135326A TW 200816414 A TW200816414 A TW 200816414A
Authority
TW
Taiwan
Prior art keywords
wiring pattern
semiconductor device
metal layer
semiconductor
resin
Prior art date
Application number
TW096135326A
Other languages
English (en)
Inventor
Takaharu Yamano
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200816414A publication Critical patent/TW200816414A/zh

Links

Classifications

    • H10W74/117
    • H10W72/00
    • H10W74/012
    • H10W74/014
    • H10W74/15
    • H10W90/701
    • H10W72/0198
    • H10W72/07331
    • H10W72/354
    • H10W72/5522
    • H10W72/856
    • H10W72/884
    • H10W72/90
    • H10W72/923
    • H10W72/9415
    • H10W72/942
    • H10W74/00
    • H10W74/142
    • H10W90/724
    • H10W90/734

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

200816414 九、發明說明: 【發明所屬之技術領域】 本發明係有關於-種半導體裝置及其製 特別地,是有關於一種包括一以一封去乂及更 體晶片的半導體裝置及其製造方法。u θ封裝之半導 【先前技術】 種型態之半導體裝 體裝置去除一核心
在那些傳統半導體裝置中,具有一 置,為了小型化之目的從該型態之半導 基板(見例如圖1)。 一圖1係一傳統半導體裝置之剖面圖。在圖1中,"J"表 示在一半導體晶片1G上方所形成之—封裝樹脂iq厚 度(以下稱為”厚度J")。 參考圖1,—傳統半導體裝置刚包括—晶片固定樹脂 101、一半導體晶片1〇2、一封裝樹脂1〇3、外部連接端 104及金線105。 該晶片固定樹脂101係一用以在一稍後所述金屬板u〇 ^固定該半導體晶片102之樹脂(見圖5)。該晶片固定樹 脂ιοί之下表面101A大致與該封裝樹脂1〇3之下表面 103A齊平。 以面向上方式將該半導體晶片1〇2固定在該晶片固定 樹脂101上。該半導體晶片102具有電極墊1〇7。該等電 極墊107經由該等金線105連接至該等外部連接端1〇4二 亦即,將該半導體晶片1 〇2打線接合至該等外部連接端 104 〇 312XP/發明說明書(補件)/96-10/96135326 6 200816414 提供該封裝樹脂103,以便封裝該半導體晶片1〇2及該 等金線105。該封裝樹脂103#有一凸起冑1〇8,該凸= 部108從該封裝樹脂1〇3之下表面凸出。 提供該等外部連接端1〇4,以便覆蓋該等凸起部1〇8。 該等外部連接端104經由該等金線1〇5電性連接至該 • 體晶片102。 μ 、 圖2至6係顯示一傳統半導體裝置之製造步驟的圖式。 在圖2至δ中,以相同元件符號來表示相同於圖工中該半 導體裝置100中之任何組件。 Μ 參考圖2至6,將說明該傳統半導體裝置1〇〇之一製造 方法。在圖2所示之製程步驟中,在該金屬板η〇上形^ 凹部111。接下來,在圖3所示之製程步驟中,在該金屬 板110上形成一具有只暴露該等凹部丨丨1之開口 113八的 光阻膜113,以及之後,藉由一電解電鍍法在該金屬板ιι〇 士之對應於該等凹部111之區域中沉積電鍍膜,以形成該 ⑩等外部連接端104。在圖4所示之一隨後製程步驟中,去 除該光阻膜113。 然後,在圖5所示之製程步驟中,以面向上方式將該半 導體晶片102藉由該晶片固定樹脂1〇1固定至該金屬板 110。經由該等金線105連接(打線接合)該等電極墊1〇7 及該等外部連接端104。 接下來,在圖6所示之製程步驟中,在該金屬板n〇上 方形成用以封裝該半導體晶片102及該等金線1〇5之封裝 树月曰10 3。之後,藉由去除該金屬板11 〇,以完成圖^所 312XP/發明說明書(補件)/96-10/96135326 7 200816414 不之半導體裝置1 〇〇(見例如專利文件D。 [專利文件 1] JP-A-9-162348 然而,因為在該傳統半導體裝置100中打線接合該半導 體晶片102及該等外部連接端1〇4,所以在該半導體 1^方設置金線1()5之部分’以及為了封裝該等金線^ 1 之03:二在該半導體晶片1〇2上方所形成之封裝樹脂 半導^m厚度1(特別是至少15_。此造成厚的 + ¥肢衣置1〇〇,以致於會有下面問題:很難 化該半導體裝置100。 t 【發明内容】 據上述問題構成本發明,以及本發明之 &供可允_小型化之—種半導體裝置及—種製造方法。 依據本發明之第一觀點,描yfj£ at 一半導〜 k供一種+導體震置,包括: 丁 ^月豆日日, 一外部連接端墊,電性連接至該半導體晶片; 一封裝樹脂,用以封裝該半導體晶片;:及, -佈線圖案’在該佈線圖案上設置該外部連 佈線圖案被提供於該I4胃a Μ 間,其中 ^牛涂體日日片與该外部連接端墊之 面對該半 該半導體晶片被覆晶接合至該佈線圖案之 導體晶片的部分。 / 2據本發明,藉由在該半導體晶片與該外部連接 間设置該佈線圖案(該外部連 上),以及藉由覆晶接合該半導:?=,佈線圖案 千ν體日日片至该佈線圖案之面 312ΧΡ/發明說明書(補件)/96· 10/96135326 0 Ο 200816414 ::半導體晶片的一部分’可減少在該半導體晶片上方所 封裝樹脂的厚度’因此’可以試圖小型化該半導體 衣置(将別地,縮小該半導體裝置在厚度方向上之尺寸)。 依據本發明之第二觀點,提供一種半導體巢置之,造方 ^該曰t導體裝置包括—在上面提供有—内部連接端之半 ^曰曰片、-電性連接至該半導體晶片之外部連接端塾、 麟封衣為半導體晶片之封裝樹脂以及—被提供於該半導 =曰=該外部連接端塾之間且電性連接至該半導體晶 片之佈線圖案, 該方法包括: 疊合製程,用以在一構成一支撐板之金屬板上 連,地璺合一第一金屬層及一第二金屬層; 佑::ΐ圖案形成製程’用以蝕刻該第二金屬層以形成該 佈線圖案; & 厂非等向性導電樹脂形成製程,用以在該第—金屬層上 形成一非等向性導電樹脂以覆蓋該佈線圖案;以及曰 二,導體晶片接合製程,用以靠著該非等向性導電樹脂 查者该半導體晶片來壓接該内部連接端與該佈線圖案以 便覆晶接合該半導體晶片至該佈線圖案。 /、 ,再者,依據本發明之第三觀點,提供一種半導體裝置之 衣以方法,該半導體裝置包括一在上面提供有一内部 端之半導體晶 >;、—電性連接至該半導體晶片之外部連接 ΪΪΓ封裝該半導體晶片之封裝樹脂以及—被提供於該 +V肢晶片與該外部連接端墊之間且電性連接至該半導 312ΧΡ/發明說明書(補件)/96-10/96135320 9 200816414 體晶之佈線圖案, 該方法包括: 孟屬層宜合製程’用以在—構成—支撐板之金屬板上 連續地疊合-第—金屬層、—第二金屬層及—第三金屬 層; 佈、泉圖案形成製程,用以姓刻該第三金屬層以形成該 佈線圖案; :非等向性導電樹脂形成製程,用以在該第一金屬層上 开乂成“非荨向性導電樹脂以覆蓋該佈線圖案;以及 二,導體晶片接合製程,用以靠著該非等向性導電樹脂 壓者该半導體晶片來壓接該内部連接端與該佈線圖案以 便覆晶接合該半導體晶片至該佈線圖案。 依據本發明’在該第—金屬層上形成該非等向性導電樹 脂=便覆蓋該佈線圖案後,藉由靠著該非等向性導電樹脂 壓著该半導體晶片來壓接該内部連接端與該佈線圖案以 _便復日日接合该半導體晶片至該佈線圖案,可減少在該半導 體晶片上方所設置之封裝樹脂的厚度’因此可以試圖小型 化該半導體裝置(特別地,縮小該半導體裝置在厚度方向 上之尺寸)。 * 再者,相較於使用一典型絕緣樹脂之情況,藉由使用該 •非等向性導電樹脂,對該半導體晶片所施加之壓力可以較 小’以便可以更容易地製造該半導體裝置。 依據本發明之第四觀點,提供一種半導體裴置之製造方 法,該半導體裝置包括—在上面提供有一内部連接端之半 312XP/發明說明書(補件)/96-10/96135326 10 200816414 -til ^ ^ ^ it # ^ ^. 體晶片與該外部連接:=::3::提供於:半導 片之佈線圖案, 接至該半導體晶 該方法包括: —金屬層形成製程,用以 連續地疊合—第—金屬層及-第二金屬/板之金屬板上 佈圖案形成製程’一刻該第二金屬層以形成該 製程’用以在該第一金屬 緣树月曰以覆盍該佈線圖案;以及 導體接广製程’用以靠著該絕緣樹脂壓著該半 部連接端與該佈線圖案以便 口該+V體晶片至該佈線圖案。 制、生方依據本卷明之第五觀點’提供-種半導體裝置之 ::Γ二?體裝置包括一在上面提供有-内部連接 端塾::電性連接至該半導體晶片之外部連接 ^姊-日封裝該半導體晶片之封裝樹脂以及一被提供於該 該外部連接端塾之間且電性連接至該半導 肢日日片之佈線圖案, 该方法包括: 、鱼;:tt層形成製程,用以在—構成—支擇板之金屬板上 、,i f合一第一金屬層、一第二金屬層及一第三金屬 層; 312XP/發明說明書(補件)/%-10/% 13 5326 11 200816414 佈線圖案形成製程,用以蝕刻該第三金屬層以形成該 佈線圖案; 一絕緣樹脂形成製程,用以在該第-金屬層上形成-絕 緣樹脂以覆蓋該佈線圖案;以及 、胃雕版曰日片接合製程,用以靠著該絕緣樹脂壓著該半 =,昍片來壓接該内部連接端與該佈線圖案以便覆晶接 S该半導體晶片至該佈線圖案。 #依據本$明’在該第—金屬層上形成該絕緣樹脂以便覆 A =佈在圖水後,藉由靠著該絕緣樹脂壓著該半導體晶片 二[接孩内邛連接端與該佈線圖案以便覆晶接合該半導 脰晶片至該佈線圖案,可減少在該半導體晶片上方所設置 裝樹脂的厚度’因此可以試圖小型化該半導體裝置 (特別地,縮小該半導體裝置在厚度方向上之尺寸)。 依據本發明,可以試圖小型化一半導體裝置。 【實施方式】 t ⑩現在將參考依圖式以說明本發明之具體例。 (第一具體例)
面圖。 係依據本發明之第一具體例的一半導體裝置之剖 :考,7’依據本發明之第一具體例的半導體裝置 匕括一絕緣樹脂1卜佈線圖案12、13、一半 2農樹脂16、-防焊罩幕17、外部連接端㈣、外部 連接端19及内部連接端21。 提供該絕緣樹脂1卜以便覆蓋該等佈線圖冑12、13之 312XP/發明說明書(補件)/96-10/96135326 17 200816414 上表面12A、13A及側表面12C、13C。該絕緣樹脂^在 處於-半硬化狀態時具有-做為一黏著劑之功能。關於該 絕緣樹脂Π ’可以例如使用—黏著性薄片型絕緣樹脂(亦 即,NCF(非導電薄膜))、一膠狀型絕緣樹脂(亦即,Ncp(非 導電膠))或一在形成增層時所使用之增層 緣層11之厚度τ丨可以例如是20叩。 在該絕緣樹脂11上提供該等佈線圖案12、13。藉由該 絕緣樹脂11覆蓋該等佈線圖案12、13之上表面12A曰、^ 及側表面12C、13C。從該絕緣樹脂u暴露該等佈線圖案 12、13之下表面12Β、13β。該等佈線圖案a、u之下表 面12B、13B大致與該絕緣樹脂u之下表面nB齊平^ :線圖案12具有晶片連接區域22及塾形成區域23 Π'等内部連接端21連接至該等晶片連接區域22,以: 線圖亥形成區域23上形成該等外部連接墊18。在該佈 、:* 之上表面12Α上配置該等晶片連接區域22。在 丨=線圖案12之下表面12Β上配置該等墊形成 。 至於該等圖幸]?q I 12 13之材料’可以例如使用銅。該等佈 線圖木12、13之厚度可以例如是1〇叫。 接藉:提供此佈線圖案i2,可以對應地調整該等外部連 之形成位置至在一安裝板(未顯示)上之塾的位 上二中5亥半導體裝置10連接至該安裝板。 該半導體晶片15且古承or ^ 配置該半導體晶片15、= 更極且塾有=在=絕緣樹脂11上 供有該等電極墊25的夺面二T ¥""晶片15之—提 25的表面15Α與該絕緣樹脂η之上表面 3聰發明說明書(補件)/96身96135326 η 200816414 11A接觸。該等電姉25經由該等内部連接端2 接至該佈線圖案12。亦即’該半導體晶片15覆晶二至 該^線圖案12。藉由該封裝樹脂16覆蓋該半導體晶片口 15。 s/mi猎由覆晶接合該半導體晶#15至該佈線 :ϋ’ ί 晶片15上方將不再存在打線接合連 接之益屬、線,以及可以減少在該半導體晶μ 15上方所形 成之封裝樹脂16的厚度Τ2,因而可以實現該半導體裝置 之小型化(特別地,該半導體裝置在厚度方向上之尺寸的 ,小)。在該半導體晶片15上方所形成之封襞樹脂Μ的 厚度Τ2可以例如是3〇μιη至6〇_。 提供該封裝樹脂16,以便覆蓋該絕緣樹脂u之上表面 11A及側表面11C及該半導體晶片15。該封裝樹脂丨^之 下表面16A與該絕緣樹脂u之下表面UB大致齊平。該 封裝樹脂16係一用以保護該半導體晶片15不受外部衝擊 等之樹脂。該封裝樹脂16可以例如使用一金屬模具藉由 轉注成型法(transfer molding method)來形成。至於 該封裝樹脂16,可以例如使用一環氧樹脂。 提供該防焊罩幕17以覆蓋該絕緣樹脂π之下表面 11B、該佈線圖案12之除該等墊形成區域23之外的下表 面12B、該佈線圖案13之下表面13B及該封裝樹脂16之 下表面16A。該防焊罩幕17係一用以保護該等佈線圖索 12、13之罩幕。 該等外部連接端墊18包括一鎳膜27及一金膜28。該 錄膜27被提供於該等塾形成區域23中。該金膜28被提 312XP/發明說明書(補件)/96·10/96135326 14 200816414 供於該鎳膜27下方。 在該金膜28之下表面上提供該等外部連接端19, 膜28係該料部連接端墊18之—組件。該等外部連 卞㈣衣置至一像一母板之安裝 扳(未頒不)之端。至於該等外 用焊料凸塊。 4外料接^ 19,例如可以使 在該絕賴脂η巾提供該㈣料接端2卜該等 ,接以它們的—端連接至該等電極墊25,及以它們 的另一端連接至該佈線圖宰12 祕99 Μ划八 口木U之對應於該等晶片連接區 的#刀。至於該等内部連接端2卜可以使用例如八 凸塊、一鍍金膜或一句杠—丄L 使用例如金 … 一由非電解電鑛所形成之鉾膜;5 一覆蓋該鎳膜之金膜的金屬膜。 桌膜及 依據本發明之半導體裝置,藉由在該半導體 該等外部連接端墊18間据 、日日片15人 崎圄安12卜崎菩女斗& 佈線圖案12(其中在該佈 、、泉圖案12上设置有該等外 曰桩入兮主道麵B u 逆接玄而塾18),以及藉由覆 曰曰接合封導體晶片15至該佈線圖案12, 可以ns I料w 裝㈣16的厚度Τ2,因而 j以δ式圖小型化該半導體奘 置在厚度方向上的尺^衣置別地,縮小該半導體裝 圖8至18係顯示依據本發明之 置之製造步驟的圖式。在圖8至18中:::=體; 表示相同於圖7所示之第imp 相同凡件付號 何組件。 斤τ之弟—具體例的半導體1置1〇之任 312XP/發明說明書(補件)/96-10/96135326 參考圖8至18,將說明依據本發明之第—具體例的一 15 200816414 +導:衣f之—製造方法。首先’在圖8所示之製程步驟 做為—支撐板之金屬板35。當以平面圖觀看 :丰35具有一圓形形狀。該金屬板35具有複數 2 成區域A’ #中在該等半導體裝置形成區 5上$成該等半導體褒置1G。至於該金屬板35,可以 :如使用-鋼箱。該金屬板35之厚度 在圖8中,” R”表-+ ^ 表不在该封裝樹脂1β上藉由一切割機所切 告’J之位置(以下稱為”切割位置)。 卜"亥盃屬板35可以具有一矩形形狀,以取代一圓 形形狀。 、接下在目9所示之製程步驟中,形成一金屬層%, 以便復皿α亥盃屬板35。至於該金屬層,可以例如使用 一銅泊。該金屬層36之厚度可以例如是1〇_。 接下來’在圖10所示之製程步驟中,圖案化該金屬層 36以在該孟屬板35上形成對應於該等半導體裝置形成 馨區域Α之佈線圖案12、13(佈線圖案形成製程)。更特別 地,在圖9所示之金屬層36上形成一圖案化光阻膜,以 及; 之後,使Μ阻膜做為一罩幕藉由非等向性蚀刻來韻 刻该金屬層36,以形成該等佈線圖案12、13。 然後,在圖11所示之製程步驟中,形成一絕緣樹脂Π, 以覆盍在該金屬板35上所形成之佈線圖案} 2、13的上表 面12A、13A及侧表面12C、13C。至於該絕緣層樹脂η, 可以例如使用一黏著性薄片型絕緣樹脂(亦即,NCF(非導 電薄膜))或一膠狀型絕緣樹脂(亦即,NCp(非導電膠))。 312XP/發明說明書(補件)/96-10/96135326 16 200816414 當使用該膠狀型絕緣樹脂(亦即,NPC (非導電膠))做為兮 絕緣樹脂11時,藉由一印刷法(prilltingmeth〇d)形成= 膠狀型絕緣樹脂,以及然後,將該膠狀型絕緣樹脂預烤至 一半硬化狀態。此半硬化絕緣樹脂具有一做為一黏著劑之 功能。該絕緣樹脂11之厚度Tl可以例如是2〇μιη。月 接下來,12所示之製程步驟中,提供一具有電極 墊25之半導體晶片5’其中在該等電極墊託上形成有内 部連接端21,以及當加熱圖12所示之結構時,靠著該絕 緣樹脂11壓著該半導體晶片15,以壓合該等内部連 21至該絕緣樹脂1丨中,以及壓接該等内部連接端a ^ 該佈線随12之對應於晶片㈣區域22的部分,藉此覆 晶接合該半導體晶片15至該佈線圖案12(半導體晶片連 接製程)。在此時,藉由加熱圖12所示之結構,硬=該絕 緣樹脂11。 ' t此方式中’藉由覆晶接合該半導體晶片15至該佈線 圖木12,在該半導體晶片15上方將 拉^入s ^ 上万肘不再存在打線接合連 接之孟屬線,可以減少在該半導體晶片15上方所 :=脂16的厚度T2,因而可以實現該半導體裝置之小 =㈣地,該半導體裝置1G在厚度方向上之尺寸的縮 4=!:部連接端21,可以使用例如金凸塊、-鍍 車膜或-包括一由非電解電鍍所形成 鎳膜之金膜的金屬膜。 干胰及设盍忒 接下來’在圖13所示之製程步驟中,在該金屬板Μ上 312XP/發明說明書(補件)/96-1〇/96135326 17 200816414 二f:裝:· 16,以便覆蓋在該複數個半導體装置 二成:…所形成之絕緣樹脂u及該等半導體晶片 1 5 更4寸別地,使用一全屬模呈兹山 s 轉注成型法形成該 編6。至於該封裝樹月旨16,可以例如使用一環氧 在該彻晶片15上方所形成之一 度T2可以例如是3〇pm至β〇_。 屬rtt圖14所示之製程步驟中,去除該金屬板35(金 f反去除製程),以及之後,在該等佈線圖案12、13之下 二::、13β上實施一粗化處理。更特別地,藉由亦即 =式,刻關該金屬板35,以去除該金屬板35,以及之 :复7由一黑色氧化製程或一 CZM程粗化該等佈線圖宰 ,耸L之下表面12β、13β。實施該粗化處理,以便改善 =佈線圖案12、13與—要在該等佈線圖案12、13之下 '^面12Β、13Β上所形成之防焊罩幕17的黏著力。 =來’在圖15所示之製程步驟中,在該圖Μ所示之 :、下側形成該具有開口 17Α之防焊罩幕17。該等開 m m成心暴露該佈線㈣12之對應於墊形成區 J後在® 16所示之製程步驟中,在該佈線圖案i 下表面12B由開口 曰^> 〆 法連續地沉積-鋅膜27=,部分:藉由一電解電錢 製程)。、鎳肤27及一金膜28(外部連接端墊形成 來在圖17所示之製程步驟中,在該金膜28之 、面上方形成外部連接塾19,其中該金膜28係為該等外
312XP/翻說明書(補件V96-_61删 1S 200816414 F連+接端墊18之一組件。然後,在圖丨8所示之製程步驟 中’猎由以-切割機沿著該等切割位置以刀割該封裝樹脂 6及该防焊罩幕17,完成複數個半導體裝置1〇。 依據本具體例之-半導”置的製造方法,在該金屬板 上方形成該絕緣樹脂U,以便覆蓋該等佈線圖案12、 =垃以及之後,靠著該絕緣樹脂n壓著該半導體晶片來 =该等内部連接端21與該佈線圖案,以覆晶接合該半 二體晶片,該佈線圖案12’以便可以使在該半導體晶 上方所设置之封裝樹脂16的厚度T2變薄,因而可以 (第二具體例) 圖19係依據本發明之n _ 面圖。在ffi Γ 體例的一半導體裝置之剖 # 以目同元件符號表示相同於第一且體 例,半導體裝置10的任何組件。 弟/、版 半:3Γι,。:提供,非等向性導電樹脂41以取代在該 „衣 所提供之絕緣樹脂11之外,以相似於第 一具體例中之半導俨奘罟1Λ 从相似於罘 導體裝置40。 10的方式配置第二具體例之半 =該非等向性導電樹脂41,可以使用一黏 專向性導電樹脂(亦即,卿(非等向 ^ 膠狀型非等向性導電樹脂( 二:))或- 等。ACP及ACF係包括 :ACP(非專向性導電膠)) r,苴由兮 乂辰乳树脂為主之絕緣樹脂的抖 曰其中该以環氧樹脂為主之絕緣樹腊包含由在其中= 3職發明說明書(補件)/96•聽6135326 19 200816414 、桌/孟所覆盍的小樹脂球體,取一 絕緣樹脂係一種在垂直 環氧樹脂為主之 上^絕緣特性之樹脂上具有導電率及在水平方向 从植+ 非4向性導電樹脂(亦即,ΑΓΡΓ韭笙a 性導電膠))做為該非等向性㈣炉J : t (非寺向 法形成该膠狀型非等向性導 糟由印刷 型非等向性導m2 心曰’以及然後,將該膠狀 子di±w糾日預烤至—半硬 向性導電樹月旨具有一做為1著劑之功能。此+硬化非4 同:錢用此非等向性導電樹脂 由一像弟一具體例之半導體 乂錯 半導體裳置,以及該半導體壯目似方法來製造該 之半導^ % 1 可㈣得像在第—具體例 之+W置20的製造方法中之相似效果。 了使述非等向性導電樹脂41製造-半導體 M+v體曰曰“所施加之壓力可 地製造該半導體裝置40。 使了以谷易 (第三具體例) 圖20係依據本發明之第三具體例的一半導體裝置之剖 面圖。在圖20中,以相同元件符號表示相同於第一且體 例之半導體裝置10的任何組件。 八 參考圖20,除提供外料接端* 51以取代該半導體裝 置10中所提供之外部連接端墊18之外,以相似於第一 ^
體例中之半導體裝f 1〇的方式配置第三具體例 裝置50。 V 312XP/發明說明書(補件)/96-10/96135326 20 200816414 在一佈線圖案12之下表面12B的對應於墊形成區域23 之部分上提供該等外部連接端墊5〗。至於該等外部連接 端墊51,可以例如使用一錫膜。 在此配置中,第三具體例之半導體裝置50亦可獲得像 该第一具體例之半導體裝置1 0的相似效果。 圖21至27係顯示依據本發明之第三具體例的半導體装 置之製造步驟的圖式。在圖21至27中,以相同元件符號 表示相同於圖20所示之第三具體例的半導體裝置5〇之^ 何組件。 茶考圖21至27 ’將說明第三具體例之半導體裝置5〇 :製造方法。首先,在圖21所示之製程步驟中,形成一 f孟屬I 55’以便覆盍依據第-具體例所述之金屬板 35(圖8),然後,形成一第—人居 成弟—孟屬層56,以便覆蓋該第_ 孟屬層55(金屬層疊合製程)。 飾=! 一金屬層55做為一用於該第二金屬層56之蝕刻的 ㈣層’以及做為一用於該金屬板35之蚀刻去除的 56:_層。當使用銅做為該金屬板35及該第二金屬層 之^料時,可以❹例如錫做為該第—金屬層Η之材 枓。δ玄弟一金屬層55之厚廑可 第一 m体 又了以例如是2μπι。並且,該 乐一五屬層之厚度可以例如是1〇帅。 犀5Π在/122所不之製程步驟中,㈣該第二金屬 “地f佈線圖案12、13(饰線圖案形成製程)。更 斗寸別地,以像依據第一具體 文 之相似方式來實施。例所-明之圖所示的製程 12聰發明說明書(補件)/964〇/9613遍 21 200816414 在此時,因為在該第二金屬層56與該全 用以在該第-今屬声少此μ 4 孟屬板35間設置 第-金屬層為純刻中止層之 刻該金屬板35,以致於可以改蓋哕層56時’不會蝕 厚度的精確性。 。以佈線隨12、13之 然後,在圖23所示之製程步驟中,每 體例所述之圖U至13所示的製程 ^相似於第一具 體曰片1C;萝曰拉入 、。更特別地,將該半導 體日日片15後日日接合至该佈線圖案12, 一金屬層55上方形成該封装樹,在該第 脂11及該半導體裝置156,以便封裝該絕緣樹 接下來,在圖24所示之製程步驟中, 金屬板35(金屬板去除製程) 曰』去除該 屬層犯與該金屬板35間設置;^:;入^在該第二金 期間做為該蝕刻中止層之第 ^萄板35之蝕刻 金軸時,可以防止該;二; 示至屬層56,之蝕刻。 ^後’在圖25所示之製程步驟中,㈣化 佈線圖案^下側形成外部連接端塾5U夕卜 ==程)。更特別地,在圖23所示之第一金 用:… 形成一圖案化光阻膜,以及然後,使 膜做為-罩幕藉由非等向性钱刻細該第一 盃屬層55 ’以形成該等外部連接端墊5ι。 之中’相較於提供一用於該等外部連接端墊51 55二形成::金屬層之情況,藉由圖案化該第-金屬層 ^ 外部連接端墊51(該第一金屬層55在該第 3聰翻麵書(補件)/96-_6135326 22 200816414 一孟屬層56及該金屬板35之蝕刻期間用以做為該蝕刻中 止層),可以簡化該半導體裝置5〇之製造程序。 一接下來,在圖26所示之製程步驟中,藉由一相似於第 八體例所述之圖15所示的製程步驟之方法在圖25所示 之結構的下表面上形成一具有開口丨7A之防焊罩幕Η, 制及之後藉由一相似於第一具體例所述之圖1 7所示的 製程步驟之方法,在該等外部連接端墊51上形成外部連 接端19。 “然,,在圖27所示之製程步驟中,藉由以一切割機沿 著該等切割位置Β切割該封裝樹脂16,完成複數個半 體裝置50。 依據本具體例之一半導體裝置的製造方法,在該第一金 屬層55上方形成該絕緣樹脂u以覆蓋該等佈線圖案n ”後藉由罪著该絕緣樹脂11壓著該半導體晶片1 5來 壓接=等内部連接端21與該佈線圖案12,以便覆晶接合 該半導體晶片15至該佈線圖案12,可減少在該半導體晶 片5上方所叹置之封裝樹脂1 6的厚度T2,因而可以試圖 化該半$體I置5 〇 (特別地,縮小該半導體裝置1 〇 在厚度方向上之尺寸)。 再者,相較於提供一用於該等外部連接端墊51之形成 的個別金屬層之情況,藉由圖案化該第-金屬| 55以形 成亥等外#連接端墊51(該第一金屬層55在餘刻該第二 金屬層56及該金屬板35時用以做為該中止層),可以簡 化該半導體裝置50之製造程序。 312XP/發明說明書(補件)/96-10/9613532( 23 200816414 在本具體例中,說明使用該絕緣薄膜〗丨來製造該半導 體裝置50,然而,可使用第二具體例所述之非等向性導 電樹脂41來製造該半導體裝置5〇。 、 雖然直到現在已說明本發明之較佳具體例,但是本發明 並非侷限於所揭露之任何特定具體例,以及在請求項所述 之本發明的範圍及精神内可以允許各種變更及修改。1 本發明可應用至一種具有一由一封裝樹脂所封装 導體晶片的半導體裝置及其製造方法。 另外’本發明可應用至阻尼⑽寧)係位於電極之 的情況(扇入)及阻尼係位於電極之外側的情況 【圖式簡單說明】 出)° 圖1係顯示一傳統半導體襄置之剖面圖 圖2顯示該傳統半導體聚置之-製程步驟(第―) 圖3顯示該傳統半導體|置之—製程步驟(第。
圖4顯示該傳統半導體裝置之-製程步驟(第 圖5顯示該傳統半導體裝置之一製程步驟(第:: 圖6顯示該傳統半導體裝置之一製程步驟(第。 圖7係依據本發明之第 。 面圖。 $具體例的-半導體裝置之剖 圖 痛示依據本發明之第一具 體 半導體裝 製程步驟(第一)。 圖9顯示依據本發明 、昂一具體例的半導 製程步驟(第二)。 卞命衣 圖1〇顯示依據本發明之第一具體例 312又?/發明說明書(補件)/9640/%1:^20 的半導體襞 置之一 置之一 置之一 24 200816414 ‘程步觸(第三)。 圖11顯示依據本發明之楚 @ f _ 製程步驟(第四)。 之弟一具體例的半導體裝置之一 圖12顯示依據本發 — 製程步驟(第五)。 弟一,、體例的半導體裝置之一 圖13顯示依據本發明 製程步騾(第六) 之 之弟一具體例的半導體裝置 圖14顯示依據本發明之m — 製程步驟(第七)。 弟一具脰例的半導體裝置之 具體例的半導體裝置之一 圖15顯示依據本發明之第 衣私步驟(第八)。 二6顯不依據本發明之第一具體例的半 製程步驟(第九)。 衣直之 之 制圖17顯示依據本發明之第一具體例的半導體裂置 製程步驟(第十)。 圖18顯示依據本發明之第—具體例的半導體裝置之— 製程步驟(第十一)。 圖19係依據本發明之第二具體例的—半導 面圖。 κ d
圖20係依據本發明之第三具體例的一半導體裝 面圖。 N 圖21顯示依據本發明之第三具體例的半導體裝置之一 製程步驟(第一)。 圖22顯示依據本發明之第三具體例的半導體裝置之一 312XP/發明說明書(補件)/96-10/96135326 ^ 200816414 製程步驟(第二)。 圖23顯示依據本發明之第 製程步驟(第三)。 圖24顯示依據本發明之第 製程步驟(第四)。 圖25顯示依據本發明之第 製程步驟(第五)。 三具體例的半導體裝置之一 二具體例的半導體裝置之一 二具體例的半導體裝置之一
圖26顯示依據本發明 製程步驟(第六)。 圖27顯示依據本發明 製程步驟(第七)。 之第三具體例的半導體裝置之一 之第二具體例的半導體裝置之一
【主要元件符號說明】 10 半導體裝置 11 絕緣樹脂 11A 上表面 11B 下表面 11C 側表面 12 佈線圖案 12A 上表面 12B 下表面 12C 側表面 13 佈線圖案 13A 上表面 13B 下表面 312XP/發明說明書(補件)/96-10/96135326 200816414 I3C 侧表面 15 半導體晶片 15A 表面 16 封裝樹脂 ^ 16A 下表面 * 17 防焊罩幕 17A 開口 18 外部連接端墊 • 19 外部連接端 21 内部連接端 22 晶片連接區域 23 塾形成區域 25 電極墊 27 鎳膜 28 金膜 ^ 35 金屬板 36 金屬層 40 半導體裝置 41 非等向性導電樹脂 50 半導體裝置 51 外部連接端墊 ^ 55 第一金屬層 56 第二金屬層 100 半導體裝置 312XP/發明說明書(補件)/96-10/96135326 27 200816414 101 晶片固定樹脂 101A 下表面 102 半導體晶片 103 封裝樹脂 ^ 103A 下表面 104 外部連接端 105 金線 107 電極墊 • 108 凸起部 110 金屬板 111 凹部 113 光阻膜 113A 開口 A 半導體裝置形成區域 B 切割位置 • J 厚度 Τι 厚度 τ2 厚度 312XP/發明說明書(補件)/96-10/96135326 28

Claims (1)

  1. 200816414 十、申請專利範圍: I一種半導體裝置,包括: 一半導體晶片,· 一外部連接端墊,電性連接至 一刼护典此 牧王4千¥體晶片; 封衣树知,用以封裝該半導體晶片;以 -佈線圖案,在該佈線圖案上設置 讳線圖案被提供於該半㈣墊,該 間,其中 〃通外部連接端墊之 該半導體晶片被覆晶接合至 導體晶片的部分。 ㈣、、㈣案之-面對該半 2. -種半導體裝置之製造方法, =提供有-内部連接端之半導體晶片:= till" i 間且電性柄卜料接端塾之 該方法包括: μ 一金屬層疊合製程,用以 連續地疊合一第一全屬μ —構4支撐板之金屬板上 乐 i屬層及一第二金屬層· 一佈線圖案形成製程,用以蝕刻該入、 佈線圖案; 一里屬層以形成該 ^非等向性導電樹脂形成製程,用以在 形成一非等向性導電樹脂以 : 运 一也道蝴θ , 復盖々佈線圖案;以及 + V肢日日片接合製程,用以靠著該 壓著号丰藤邮曰u + b _專向性‘電树脂 者+¥“片來壓接該内部連接端與該佈線圖案以 312XP/發明說明書(補件)/96-10/96135326 29 200816414 便覆晶接合該半導體晶片至該佈線圖案。 3.如申請專利範圍第2項之半導體裝置之製造方法,豆 中 〃 . $第至屬層係一用以蝕刻該第二金屬層之蝕刻中止 層。 4·如申請專利範圍第2項之半導體裝置之製造方法,進 一步包括: 在該封裝樹脂之形成後, 一至屬板去除製程,用以藉由蝕刻去除該金屬板;以及 P連接鳊墊形成製程,用以圖案化該第一 形成該外部連接㈣。 ^ ^ 5·如中請專利範圍第4項之半導體裝置之製造方法,其 中 該第-金屬層係一用以蝕刻該金屬板之蝕刻中止層。 6種半導體裝置之製造方法,該半導體裝置包括一在 cr内部連接端之半導體晶片、一電性連接至該 二=2二部連接端墊、—封襄該半導體晶片之封裝 == 該半導體晶片與該外部連接端塾之 間且电性連接至該半導體晶片之佈線圖案, 該方法包括: 一金屬層疊合製程,用以在— 連續地疊合一第一金屬層及一 構成一支撐板之金屬板上 第二金屬層; 一佈線圖案形成製程,用以儀刻 佈線圖案; ⑽弟-金屬層以形成該 30 312XP/發明說明書(補件)/96-1 〇/96135326 200816414 絶緣樹脂形成製程,用以在該第一金屬層上形成一絕 緣樹脂以覆蓋該佈線圖案;以及 、酋雕t ^體晶片接合製程,用以靠著該絕緣樹脂壓著該半 •導,曰^片來壓接該内部連接端與該佈線圖案以便覆晶接 合该半導體晶片至該佈線圖案。 中7·如申請專利範圍第6項之半導體裝置之製造方法,其 忒弟一金屬層係一用以蝕刻該第二金屬層之蝕刻中止 響層。 8·如申%專利範圍第6項之半導體裝置之製造方法,進 一步包括: 在該封裝樹脂之形成後, 一孟,板去除製程,用以藉由蝕刻去除該金屬板;以及 外部連接端墊形成製程,用以圖案化該第一金屬厣以 形成該外部連接端墊。 曰 • 9·如申請專利範圍帛8項之半導體裝置之製造方法,1 巾 ’、 "亥第金屬層係一用以蝕刻該金屬板之蝕刻中止層。 1 〇· 一^種半導體裝置之製造方法,該半導體裝置包括一 -在^面提供有一内部連接端之半導體晶片、一電性連接至 體晶片之外部連接端墊、—封裝該半導體晶片之封 、、及被&供於該半導體晶片與該外部連接端墊 之間且電性連接至該半導體晶月之佈線圖案, 該方法包括: 3l2X^mmmmmm/96A〇/96i35326 3ι 200816414 連用以在—構成一支撐板之金屬板上 層; 弟—至屬層及一第三金屬 佈線圖案形成製程,用 佈線圖案; ^ ^蝕刻邊弟二金屬層以形成該 非等向性導電樹㈣成製程,用以在該第一金 屬層上 形成一非等向性蘧承 " 至> 一 泠电树知以復蓋該佈線圖案,·以及 塵著令半接合製程’用以靠著該非等向性導電樹脂 便覆:接八::片來壓接該内部連接端與該佈線圖案以 便復曰曰接合該半導體晶片至該佈線圖荦。 法1,1其如:請專利範圍第10項之半導體裝置之製造方 層金屬層係-用以蝕刻該第三金屬層之蝕刻中止 12:如申請專利範圍第1〇項之半導體裝置之製造方 沄,進一步包括·· 在该封裝樹脂之形成後, =屬板去除製程’用以藉由㈣去除該金屬板;以及 。卩連接端塾形成製程,用以圖案化該第—金屬層以 形成该外部連接端墊。 項之半導體裝置之製造方 13·如申請專利範圍第12 法,其中 該第—金屬層係-用以_該金屬板之制中止層。 14.種半導體裝置之製造方法,該半導體裝置包括一 312ΧΡ_$_^ (補件)/%_ 1G/96135326 32 200816414 在上面提供有-内部連接端之半導體晶片、一 该半導體晶片之外部連接端墊、一封裝該:曰 衣树…一被提供於該半導體晶 f 之間且電性連接至該半導體晶片之佈線圖案“墊 該方法包括: / -金屬層形成製程,用以在—構成— 連續地疊合一 Μ Λ « „ 牙极1孟屬扳上 :弟-金屬層、-第二金屬層及-第三金屬 一佈線圖案形成製程,用以蝕刻該 佈線圖案; 主獨滘从办成該 一絕緣樹脂形成製程 緣樹脂以覆蓋該佈線圖 ,用以在該第一金屬層上形成一 案,以及 絕 '二!導體晶片接合製程’用以靠著該絕緣樹脂壓著該半 =片來壓接該内部連接端與該佈線圖案以便覆晶接 5忒半導體晶片至該佈線圖案。
    15·如申明專利範圍帛14項之半導體裝置之製造方 该第二金屬層係一用 層0 以蝕刻該第三金屬層之蝕刻 中止 16·如申明專利範圍第14項之半導體裝置之製造方 法,進一步包括: 在遠封裝樹脂之形成後, i屬板去除製程,用以藉由蝕刻去除該金屬板;以及 外邛連接端墊形成製程,用以圖案化該第一金屬層以 312XP/發明說明書(補件)/96,/%1姐26 33 200816414 形成該外部連接端墊。 17.如申請專利範圍第16項之半導體裝置之製造方 法,其中 該第一金屬層係一用以韻刻該金屬板之I虫刻中止層。
    312XP/發明說明書(補件)/96-10/96135326 34
TW096135326A 2006-09-26 2007-09-21 Semiconductor device and manufacturing method thereof TW200816414A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006260949A JP2008084959A (ja) 2006-09-26 2006-09-26 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW200816414A true TW200816414A (en) 2008-04-01

Family

ID=38858918

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096135326A TW200816414A (en) 2006-09-26 2007-09-21 Semiconductor device and manufacturing method thereof

Country Status (6)

Country Link
US (2) US7884453B2 (zh)
EP (1) EP1906446A2 (zh)
JP (1) JP2008084959A (zh)
KR (1) KR20080028279A (zh)
CN (1) CN101154641A (zh)
TW (1) TW200816414A (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101303443A (zh) * 2007-05-11 2008-11-12 鸿富锦精密工业(深圳)有限公司 相机模组及其组装方法
JP2010165940A (ja) * 2009-01-16 2010-07-29 Shinko Electric Ind Co Ltd 半導体素子の樹脂封止方法
US9620455B2 (en) * 2010-06-24 2017-04-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming anisotropic conductive film between semiconductor die and build-up interconnect structure
JP5878054B2 (ja) * 2012-03-27 2016-03-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
JP6196893B2 (ja) * 2012-12-18 2017-09-13 新光電気工業株式会社 半導体装置の製造方法
KR101374770B1 (ko) * 2013-11-22 2014-03-17 실리콘밸리(주) 금속 박판의 적층을 이용한 반도체 검사 패드 및 제조방법
CN104576405B (zh) * 2014-12-16 2017-11-07 通富微电子股份有限公司 单层基板封装工艺
US9583472B2 (en) * 2015-03-03 2017-02-28 Apple Inc. Fan out system in package and method for forming the same
US9659907B2 (en) * 2015-04-07 2017-05-23 Apple Inc. Double side mounting memory integration in thin low warpage fanout package
JP6851239B2 (ja) 2017-03-29 2021-03-31 エイブリック株式会社 樹脂封止型半導体装置およびその製造方法
CN111627867A (zh) * 2019-02-28 2020-09-04 富泰华工业(深圳)有限公司 芯片封装结构及其制作方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01276750A (ja) 1988-04-28 1989-11-07 Matsushita Electric Ind Co Ltd 半導体装置
JP2005328057A (ja) * 1994-03-18 2005-11-24 Hitachi Chem Co Ltd 半導体パッケージの製造法及び半導体パッケージ
JP3030201B2 (ja) * 1994-04-26 2000-04-10 富士通株式会社 半導体装置の製造方法及び半導体装置の製造装置
JP3313547B2 (ja) 1995-08-30 2002-08-12 沖電気工業株式会社 チップサイズパッケージの製造方法
JP3007833B2 (ja) 1995-12-12 2000-02-07 富士通株式会社 半導体装置及びその製造方法及びリードフレーム及びその製造方法
JP3336235B2 (ja) * 1997-08-27 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
JP2000164638A (ja) 1998-11-27 2000-06-16 Toshiba Corp 半導体装置
JP3501281B2 (ja) * 1999-11-15 2004-03-02 沖電気工業株式会社 半導体装置
JP2001217354A (ja) * 2000-02-07 2001-08-10 Rohm Co Ltd 半導体チップの実装構造、および半導体装置
JP2001257453A (ja) * 2000-03-09 2001-09-21 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びそれらの製造方法
JP3786339B2 (ja) * 2000-03-23 2006-06-14 株式会社三井ハイテック 半導体装置の製造方法
JP2001298115A (ja) 2000-04-13 2001-10-26 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4819304B2 (ja) * 2000-10-18 2011-11-24 日本電気株式会社 半導体パッケージ
JP3866033B2 (ja) * 2000-12-14 2007-01-10 シャープ株式会社 半導体装置の製造方法
US7331502B2 (en) * 2001-03-19 2008-02-19 Sumitomo Bakelite Company, Ltd. Method of manufacturing electronic part and electronic part obtained by the method
US7049170B2 (en) * 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
JP3914239B2 (ja) 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
JP5000877B2 (ja) * 2005-10-07 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置
US7728437B2 (en) * 2005-11-23 2010-06-01 Fairchild Korea Semiconductor, Ltd. Semiconductor package form within an encapsulation
JP2007250834A (ja) * 2006-03-16 2007-09-27 Matsushita Electric Ind Co Ltd 電子部品装置の製造方法
US8072059B2 (en) * 2006-04-19 2011-12-06 Stats Chippac, Ltd. Semiconductor device and method of forming UBM fixed relative to interconnect structure for alignment of semiconductor die
US7666709B1 (en) * 2008-12-10 2010-02-23 Stats Chippac, Ltd. Semiconductor device and method of placing semiconductor die on a temporary carrier using fiducial patterns
US7642128B1 (en) * 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP

Also Published As

Publication number Publication date
JP2008084959A (ja) 2008-04-10
US20080073798A1 (en) 2008-03-27
CN101154641A (zh) 2008-04-02
US20100041183A1 (en) 2010-02-18
US8211754B2 (en) 2012-07-03
EP1906446A2 (en) 2008-04-02
KR20080028279A (ko) 2008-03-31
US7884453B2 (en) 2011-02-08

Similar Documents

Publication Publication Date Title
TW200816414A (en) Semiconductor device and manufacturing method thereof
TWI374535B (en) Electronic parts packaging structure and method of manufacturing the same
TWI331797B (en) Surface structure of a packaging substrate and a fabricating method thereof
TWI261328B (en) Circuit device
TW200818358A (en) Manufacturing method of semiconductor device
TW200941688A (en) Semiconductor device and manufacturing method thereof
TWI365020B (en) Method of fabricating package substrate having semiconductor component embedded therein
JP2011096903A5 (ja) 半導体素子実装配線基板及びその製造方法
TW200903754A (en) Ultra slim semiconductor package and method of fabricating the same
JP5289832B2 (ja) 半導体装置および半導体装置の製造方法
TW200824082A (en) Manufacturing method of semiconductor device
TW200421960A (en) Semiconductor device, and the manufacturing method of the same
JP2003152014A (ja) 半導体装置の製造方法及び半導体装置
JP2008311592A (ja) 電子装置の製造方法
TW200807661A (en) Circuit board structure having passive component and stack structure thereof
CN101471269A (zh) 半导体器件的制造方法
CN101188204B (zh) 半导体器件及其制造方法
TW200820865A (en) Circuit board structure having embedded compacitor and fabrication method thereof
JP2010109181A (ja) 半導体装置内蔵基板の製造方法
TW200930173A (en) Package substrate having embedded semiconductor element and fabrication method thereof
TWI246135B (en) Semiconductor element with under bump metallurgy structure and fabrication method thereof
CN112133695B (zh) 系统级封装结构及其制作方法
TW544742B (en) Semiconductor device and method of production of same
TW200941678A (en) Package substrate having semiconductor component embedded therein
TW201025516A (en) Electronic component for wiring, method for manufacturing the electronic component, electronic device package to be used with the electronic component packaged therein, and method for manufacturing the electronic device package