TW200816327A - Semiconductor structures and methods for forming the same - Google Patents

Description

200816327 九、發明說明： 【發明所屬之技術領域1: 本發明係有關於一種半導體裝置，特別是有關於一 .種金氧半導體（MOS ):裝置的製造方法。 ’【先前技術】\ VLSI系統所需要的深次微米微縮化需求支配著微電 子工業的設計。當縮小閘極的長度時，源極與汲極接面 ❿ 也必須因而縮小，以抑制會降低微型化裝置的效能之短 通道效應（short channel effect, SCE)。將互補式金氧半導 體縮小所引起的主要問題係寄生電阻的增加。當源/汲極 接面深度與多晶體矽線寬度皆縮小至深次微米的範圍 時，接觸電阻將會越來越嚴重且必須要被降低。 降低多晶矽閘極以及源/汲極區與内連線之間接觸電 阻的主要方法為在源/汲極區與閘極上形成金屬矽化物。 矽化物區通常係藉由自我對準矽化物（self-aligned _ silicide，salicide)製程而形成。在自我對準砍化物製程 中，薄的金屬層係沈積於半導體基底上並且覆蓋半導體 基底，特別是覆蓋於曝露出來的源/汲極區與閘極，接著 對半導體基底施以退火處理，此退火處理可使金屬選擇 性地與源/汲極區及閘極反應，藉此形成金屬矽化物。由 於矽化物層僅形成於直接與矽源/汲極區以及多晶體矽 (多晶砍）閘極接觸的金屬材料’故此製程被稱為自我對準 石夕化物製程。在形成石夕化物層之後，可將未反應的金屬 0503-A32613TWF/claire 5 200816327 去除。 ;傳篇形成矽化物的步驟具有一些缺點，例如::，、在形 成NMQS裝置時，由於源/>及極區中坤的濃度過高'.，敌砍 化錄常:奪泠與間、隙壁下方的矽原子反應，因此矽优杨區 舆源/汲極接面之間的距離會減少。在輕摻雜源;/没極區 中，由於源/汲極區之淺接面的關係，矽化物區與源/汲極 接面之間的距離會特別小，漏電流也會因此而增加。在 形成PMOS裝置時，源/汲極區通常由矽鍺所構成，由於 矽鍺的形成不均句，因此形成於矽鍺上的矽化物區通常 比較粗糙。同樣的，不同矽化物區的厚度也具有明顯的 不同。對於具有淺接面的積體電路來說，矽化物區的严 度變異將使得MOS裝置的效能降低。因此，需要: 的石夕化物形成方法。 【發明内容】 有鐘於此，本發明提供一 =疊在鄰接於該閘極疊層處形成-切化2 該額外元素可與石二力源更包括一額外元素， 化物的離子佈植至兮’將在低溫τ不會形成石夕 化合物應力源的!二;=，力源内，以物 源的上部為非晶態時，：=化’當该含矽化合物應力 金屬層μ及進行退火^含魏合物應力源上形成- 衣秩，使得該金屬層與該含矽化 0503-A32613TWF/claire 200816327 合物應力源反應而形成一矽化物區。 再者，本發明提供一種半導體，結構的形成方法，包 括.提供一半導體基底；在該半.導體基底上形成一閘極 豐層，在鄰接該閘極疊層處形成吒源液極區；將輕離子 佈植至該源/汲極區，以對該源/汲極區的上部進^非晶 化；.當該源/汲極區的上部為非晶態時，.在該源/汲極區上 形成-金屬層；以及進行退火製程，使得該金屬層與該 源/汲極區反應而形成一矽化物區。 再者，本發明提供—種半導體結構的形成方法，包 =提供—半導體基底；在該半導體基底上形成-閘極 ==_該_疊層處形成—切化合物應力源， 化合物應力源更包括—元素，該元素可與石夕 ::1 元素之原子百分比與矽以及該含矽化合 的群組所選取之-額外元素佈植至 源’以對該切化合物應力 形成金屬層與該切化合物應力源反應而 體基】者二:供:種半導體結構’包括:-半導 化合物應力源，鄰‘該;：亥半導體基底上；-含矽 力源更包括一元夸Λ Τ亟登層，其中該含矽化合物應 矽化物區，π該元素可與矽形成化合物；以及一 成在该含石夕化合物應力源上，其中該石夕化 0503-A32613TWF/clair( 200816327 區與該含矽化合物應力源之介面的均勻度約介於10%至 20%之間。：$二 .V V- η . ^· .. - 【實施方式…. ,...v 以下將佥绺根越本發明所述之較佳實施例。必須說 明的是，本發H供了許多可應..用之發明概念，所揭露 之特定實施例僅是說明達成以及使用本發明之特定方 式，不可用以限制本發明之範圍。 • 本發明提供一種改善矽化製程的方法。第1亂至第8 圖係顯示製造本發明實施例的中間步驟。在本發明所有 實施例中的相同元件皆使用相同的參考標號。 參照第1圖，提供一基底2,該基底2可能是塊狀 (bulk)矽基底；或者，基底2包括塊狀矽鍺或其他半導 體材料。基底2亦可具有複合結構，例如絕緣層上矽 (silicon on insulator，SOI)。淺溝槽隔離（shallow trench isolation，STI)區4係开；成於基底2中，用以隔離裝置區。 ® 熟習此項技藝者皆暸解，STI區可藉由對基底2進行蝕刻 而於基底2中形成凹槽並接著以介電材料填滿凹槽而形 成。 在基底2上形成包括閘極介電質14以及閘極16的 閘極疊層12。閘極介電質14可包括常用的介電材料，例 如氧化物、氮化物、氮氧化物以及上述之組合。閘極16 可包括摻雜多晶石夕、金屬、金屬石夕化物、金屬氮化物以 及上述之組合。熟習此項技藝者皆暸解，閘極介電質14 0503-A32613TWF/claire 8 200816327 以及閘極16較佳為藉由在閑極介電層上沈積閑極層而形 成.，並且接著對閘極層與閘極介電層進行圖案化。 如第.1圖之箭頭13所標示，進行前非晶化佈植 .(plamorphized implantation，PAI)以降低摻質通道效應 (dopant channeling effect)並可增加摻第活化 (activation)。.在本發明較佳實施例中係佈植矽、鍺或 碳，在本發明其他實施例中係佈植鈍氣，例如氖、氬、 氪、氙、氡。PAI係用以預防後續摻雜的雜質由晶格結構 中的空間前進至比預期更深處。由於進行pAI，因此至少 閘極（多晶矽）16的上面部分以及基底（單晶）2的暴露部分 會轉變為非結晶狀態。 接下來會藉由佈植P型雜質而形成輕摻雜源/汲極 (LDD)區20，如第2圖所示。閘極疊層12係作為佈植罩 幕’使得LDD區20與閘極疊層12的邊緣對齊。藉由佈 植N型雜質亦可形成軍圈（halo)/袋區（p〇cket region)(未顯 示）〇 第3圖係顯示形成閘極間隙壁層22。在本發明實施 例中，閘極間隙壁層22包括氧化襯層22〗以及覆蓋的氮 化層222。根據本發明另一實施例，閘極間隙壁層22包 括一層或數層，每層包括氧化物、氮化石夕、氮氧化石夕以 及/或其他介電材料，並且可透過使用常用的技術而形 成，例如電漿輔助化學氣相沈積（plasma enhanced chemical vapor deposition，PECVD)、低壓化學氣相沉積 (low-pressure chemical vapor deposition, LPCVD)、次大氣 0503-A32613TWF/claire 9 200816327 壓化學氣相沉積（sub-atmospheric chemical vapor deposition，SACVD)等。.. 第4圖顯示對閘極.間隙壁屦22進行圖案化而形成閘 :•極間隙壁24，其中圖案此可灌:康屬蝕刻或乾蝕刻進行。 •間隙壁較佳為透過非等向性截刻而形成。氧化襯層22】 以及氮化層222的剩餘部分而分別形成氧化襯層2七以 及氮化層242 〇 第5圖係顯示藉由等向性蝕刻或非等向性蝕刻沿著 _ 閘極間隙壁24的邊緣形成凹槽26。凹槽26的深度較佳 為大於MOS裝置之通道區的深度。在90奈米製程中， 凹槽26的深度可介於500埃至1500埃之間，更佳為介 於700埃至900埃之間。 第6圖顯示形成磊晶區30，磊晶區30通常又稱做矽 鍺應力源（stressor)30。較佳的形成方法包括在凹槽26中 的砍錯作選擇性遙晶成長（Selective Epitaxial Growth， SEG)。矽鍺應力源30的晶格常數較佳為大於矽基底2之 晶格常數。在本發明貫施例中’猎由在製程室（chamber ) 中利用PECVD來進行矽錯磊晶。在製程室中會產生前驅 物（precursor)，較佳的前驅物分別包括含矽氣體以及含鍺 氣體，例如矽曱烷（SiH4)以及鍺烷（GeH4)。熟習此項技藝 者皆暸解鍺與矽的原子百分比及鍺的原子百分比會影響 施加於PMOS裝置之通道區的應力，當鍺具有較高的原 子百分比時會產生高應力。鍺的原子百分比較佳為約大 於20%，更佳為約大於23%。藉由增力π鍺烧的分壓可使 0503-Α32613TWF/claire 10 200816327 鍺的原子百分比增加。然而，當鍺具有較高的原子百分 比時將會發生:更劇烈的鍺聚集（aggregation )作用。因此: 接下來所:形之矽化物/矽化鍺區的厚度具有較大的變. : 第々圖:顧示藉由將P型雜質，例如硼、銦等，佈植 至基底形威源/汲極區32。在此實施例中，！>型雜質 佈植劑量約大於1〇15原子/平方公分。 如箭頭25所示，進行另一前非晶化佈植 (pre-amorphized implantation, PAI)。在砍鍺應力源 30 中，形成的石夕鍺是傾向不均勻的，而且鍺傾向於聚集在 某些特定區域。因此，某些矽鍺區的鍺濃度比其他區域 更高。在接下來形成矽化物/矽化鍺的製程中，由於鍺和 金屬比鍺和石夕更不容易起作用，因此在鍺濃度較高之處 形成較少的矽化鍺，並且矽化鍺的厚度較小。PAI製程提 供分散鍺的功能，使得矽鍺應力源30的表面部分具有更 均勻的鍺濃度。在PAI製程後，矽鍺應力源30的至少一 頂部會轉變為非結晶態，圖中繪示的區域34即為非晶 區。非晶區34的厚度較佳為與即將在接下來的矽化製程 消耗的矽鍺區厚度進行比較，例如約介於100至300埃。 PAI製程的佈植能量較佳為約介於5keV與25keV之間。 在此實施例中，PAI製程使用一種能量；在其他實施例 中，PAI製程使用至少一種以上的能量進行佈植，例如低 能量PAI製程以及高能量PAI製程。根據本發明實施例， 低能量PAI製程的能量約介於2keV與10keV之間，而高 0503-A32613TWF/claire 11 200816327 .能量PAI製程的能量約介於驗v與25keV ...—進订，植的元素（離子）可包括蘇氣，例如氣、. 乳。在其他實施例中也可以使用氮及織皆1乳 ^具有抑制雜質在源/汲極區(包括輕摻雜源你 觀力。在其他實施例中，原子數卿的^^ .例如可使用㈣、二氟化硼等等。當使用:: 可以增加PAI製程的劑量以達到期望的鍺分^ - 而，取好保持相對低的佈植能量， = 離料入石夕錯應力源30。藉由相 可f的 到每個輕離子所影響之相對小的分散效;^補Μ •氮及/或碳的佈植能量較 心1 ，佈植

門品is 里K土為約介於5keV與15keV 間，而劑置較佳為約介於1〇M盥 μ 間。在其他實施例中錯 ^子/千方公分之 銻、气笙似比鍺重的重離子’例如銦、 而對二“ ’於重離子來說’較佳為使用較低的劑量； f於輕維子來說，較佳為使用較高的劑量。 使用於PAI製程中的元素（離子）較佳為在低 會形成矽化物的元素，包括非入 〃皿下不 下物化物的金屬元·^。J =素二及不會在低溫 物凡素也就疋在低溫環境下不會與矽形成矽化 各備描5、例如400度或更低。熟習此項技藝者皆瞭解， 鍺應力源3G中，佈_子將具有特定Μ， 植離子渗透的比多數的佈植離子更深。在石夕 物源30中較殊的離子可與周圍的石夕/石夕錄形成石夕化 冗錯。因此形成石夕化物尖物（silicide spike)，並因而 _蝴3 丁 WF/Claire 12 200816327 增加漏電流。然而，可以佈植不會與石夕/石夕鍺形成石夕化物 之金屬，例如銻。，：Λ 第8圖顯示形成矽化物區36 ,在本實施例中其為矽 化鍺區36。熟習此:項技藝者噶瞭解，矽化物區36可藉由 全面沈積金屬層（未圖.示）而形成？該金屬層可包括錄、 銘、Ιε、叙、鈦、銘、、钽、鐘、锆或上述之組合。接下 來，將基底加熱，使得石夕與鍺和與其接觸的金屬層反應。 反應完成後會在矽/鍺與金屬之間形成一層金屬矽化物或 ® 石夕化鍺金屬。接著將未反應的金屬層移除。在石夕鍺應力 源30經過ΡΑΙ後，矽鍺應力源30上方所形成之矽化區 3 6與石夕化區3 6下方的基底2形成平坦的介面，此介面的 均勻度約介於10%至20%之間，其中均勻度定義為此介 面最厚值減最薄值除以兩倍平均值。 第9圖顯示形成NMOS裝置之中間製程的剖面圖。 較佳為以Ν型雜質佈植NMOS裝置的源/汲極區50，例 如砷、磷等。NMOS裝置的源/汲極區不具有高濃度的鍺， 因此不會受到鍺聚集的影響。然而，由於在源/>及極區50 中使用高濃度的砷，因此接下來所形成的源/汲極矽化物 將會延伸至閘極間隙壁52的下方。解決此問題的方法為 在進行矽化製程之前對源/汲極區50進行ΡΑΙ製程（如箭 頭27所示)。熟習此項技藝者皆暸解，可以形成適用於 NMOS裝置的碳化矽應力源。形成碳化矽應力源的製程 較佳為與形成矽鍺應力源的製程相同，其包括在基底相 鄰於閘極疊層處形成凹槽，並且磊晶成長碳化矽應力 0503-A32613TWF/claire 13 200816327 源。在一實施例中，碳的原子百分比較佳為約小於5%， 更佳為約介於2〜4%。當進行磊晶成長時或是在形成碳 化砂應为源之後可摻雜η型雜質。 :。 •、：適德於裝·置的ΡΑΙ製程可與適用於Ρ域〇艮·裝J 置的:PAI製程同時進行。儘管在NMOS與PMOS裝置的」 源/汲極區皆可以於矽化製程之前進行前非晶化饰植一但:. 是兩者具有不同的目的。在NMOS裝置中，特別是高濃 度砷的NMOS裝置，進行PAI製程係用以降低間隙壁下' • 方的矽化物被侵入成長的機率。PMOS裝置則比較不會發 生侵入成長的問題。除此之外，PAI製程將會降低鍺聚集. 並且改善PMOS裝置中矽化物區的外型。 本發明雖以較佳實施例揭露如上，然其並非用以限 定本發明的範圍，任何熟習此項技藝者，在不脫離本發 明之精神和範圍内，當可做些許的更動與潤飾，因此本 發明之保護範圍當視後附之申請專利範圍所界定者為 準。 0503-A32613TWF/claire 14 200816327 【圖式簡單說明】 第1圖至第8圖顯示本發明實施例之製造PMOS裝 ·'' V 置的·中間步驟之剖面圖。 ：·:.、， · ; 第9,圖顯示本發明實施例之製遥:JgMOS裝置的中間 步驟之剖面圖。 ：::i ·:、 _ 【主要元件符號說明】 基底； 4〜淺溝槽隔離區； .參 12〜閘極疊層.； 13、25、27〜箭頭； 14〜閘極介電質； 16〜閘極； 20〜輕摻雜源/没極區； 22〜閘極間隙壁層； 22〗〜氧化觀層； 222〜氮化層； 24、52〜閘極間隙壁； 24广氧化概層； 242〜氮化層； 2 6〜凹槽； 30〜矽鍺應力源； 32、50〜源/汲極區； 34〜非晶區， • 3 6〜石夕化物區。 Q503-A32613TWF/claire 15

Claims (1)

1. 200816327 十、申請專利範園·· 種半.體結構的形成方法，包括： 提供一半導體基底； 在該半導體基魏形成一閉極疊層； 極疊層處形成-含;化合物應力源， ”中该3矽化合物應力源更包括 素可與石夕形成化合物； ^ 下不會爾化物的㈣ ::應力源内，以對該切化合物應力源的上部進行非 :該含石夕化合物應力源的上部為非晶態時 石夕化合物應力源上形成一金屬層；以及 ，仃退火製程，使得該金屬層與該切化合 源反應而形成一矽化物區。 ^力 在物化合物應力源中該額外元素的原子 百分比約大於20%。 如申請專利範圍第1項所述之半導體結構的形成 方法，其中在該切化合物應力源中該额外元素j 百分比約小於於5%。 “ 4.如申請專利範圍第！項所述之半導體結構的形成 ^法丄其中該在低溫下不會形成魏物的離子係選自由 f2、氪、氤、氡、銻、銦、_、氮以及壤構成的群 組或其組合。 T 0503-Α32613TWF/claire 16 200816327 5.如申請專利範圍第i項所述 方-法，其巾.該在低溫下不4 w、，構的形成 .氮離相及碳離子構成料组。物的離子.·係選自由 如申請專利範圍第】項所 袖 方法？其中入严s 、 導脰結構酌彤成 …、干該金屬層係選自由鎳、鉑 鈕、勒及錘構成的群組或其組合。 鈦、鈷… 7.如申請專利範圍第2項所 · a · 方法，其中佈植該在低溫下不會形^ = ^的形成 驟所使用的能量約介於齡與曰2石 的離子的步 方法圍第1項所述之半導體結構的形成 盆” ί: ρ型雜質至該含矽化合物應力源中， ，、中该雜質的劑量約大於10〗5/cm2。 方法H料利範圍第1項所述之半導體結構的形成 由咎^在該切化合物應力源中該額外元素係選自 、者及石厌構成的群組。 10·—種半導體結構的形成方法，包括： 提供一半導體基底； 在ϋ亥半$體基底上形成一閘極疊層； 在鄰接該閘極疊層處形成一源/汲極區； 將t離子佈植至該源/汲極區，以對該源/没極區的上 #進行非晶化； v當該源/汲極區的上部為非晶態時，在該源/汲極區上 形成一金屬層；以及 進行退火製程，使得該金屬層與該源/汲極區反應而 〇5〇3-A32613TWF/claire 17 200816327 形成一矽化物區。 η·如申請專利範圍第.1;〇 成方法，⑼ 、屢所述之半導體結構的形 风力古其中該輕離子係選自I 12 n主* > 、9电見及石厌構成的群組。 成方法，发中哕佑诘牛_ .為所健之斗導體結構的形 13. 如申請專利範圍第小於25kev。 成方法，其中該佈植步之半導體結構的形 14. 如申請專利範圍 成方法，其中誃铺插+驟^/ 之半導體結構的形 量佈植， 1 匕括—高能量佈植以及一低能 10keV夕网 一 ，植的靶1約介於2keV與 25keV之間。 ，植的月匕里約介於10keV與 15. 如申請專利範圍第10項 谨 成方法，f白乜肱雜所P A 心千―脰t構的形 曾的心匕括將L雜至該源/汲極區，其中^ 貝的釗！約大於1〇15/cm2。 T ^申，專利祕第15項所述之半導體籌的 珉万/去，其中該雜質包括砷。 lify 17.如申請專利範圍第10項所述之半_ 成方法，其中形成該源/汲極區的步、Q勺形 1 包括佈植n型雜質〇 汊如中請專職圍第1G項所 貝 成方法’其中形成該源/祕區的步驟包=體~構的形 在该半導體基底中形成一石夕錯應力源；以及 將一 P型雜質摻雜至該矽鍺應力源。 19·一種半導體結構的形成方法，包括： 〇503-A32613TWF/claire 18 200816327 提供一半導體基底； 在忒半辱.邀基底上形成一閘極疊芦· 中該 成化合· 岸力源中與發以及該含侧物 力原：的该7G‘素之原子百分比約大於2〇% ; 將選自.由氮與碳構成的群組選 吉 至該含娜物應力源，以對該含石夕化人：：：素佈植 部進行非晶化； 3夕化合物應力源的上 f亥含石夕化合物應力源上形成-金屬層；以及 源反程’使㈣金屬層與該切化合物應力 / 摩汉應而形成一矽化物區。 成方^7請專利範圍第19項所述之半導體結構的形 ^ 中該7G素係選自由碳及鍺構成的群组。 如申，專利範圍第19項所述之半導體結構的形 於5k ν ;中佈植该額外凡素的步驟所使用的能量約介 於5keV與i〇kev之間。 22. —種半導體結構，包括·· 一半導體基底； 一閑極疊層，形成在該半導體基底上； :含石夕化合物應力源，鄰接該閘極疊層，1中該A :化I:應力源更包括-元素，該元素可與秒形成化： 一石夕化物區，形成在該含魏合物應力源上，其中 0503-A32613TWF/claire 19 200816327 該石夕化區與該含石夕化合物應力源之介面的均勻度約介於 …夂10%至20%之間。 23·如申請專利範圍第22項所述之半導禮結橇，其中 心在，該含砂化合物應力源中的該元素縣選，自油鍺.及碳構成 :的 組。， 24.如:申請專利範圍第22項所述之半導體結構，其中 該矽化物區係非晶區。

   0503-A32613TWF/cIaire 20