TW200816205A - Apparatus and method for charge pump slew rate control - Google Patents

Description

200816205 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種用於使用一穩壓電荷泵自適應性地控 制記憶體器件中之擺動速率之裝置與方法。特定而言，本 發明係關於藉由選擇性地控制施加於一處於程式化期間之 記憶體器件之電壓及波形來改良記憶體器件之可靠性及使 用壽命。 【先前技術】 一記憶體器件（諸如，非揮發性記憶體）由複數個記憶體 單元組成。圖1係一習用記憶體單元1〇〇之一實例。記憶體 單兀1〇〇包含一接近於一氧化物層104之控制閘極1〇2及一 洋動閘極106。Fowler-Nordheim (FN)穿隧（亦稱為場發 射）係一用於程式化記憶體單元1〇〇之製程。在FN穿隧中， 經由字線1 08向控制閘極1 〇2施加一高電壓位準。可使用一 電荷泵向控制閘極102提供該高電壓位準，當然亦可視需 要使用任何提供高電壓位準之電路。 旦％加至控制閘極1 〇2之電壓位準超過某一臨限電壓 位準，FN牙隧注入即隨著電流丨丨3自位元線丨丨〇經過汲極 112流向源極114開始。當電流113流經浮動閘極ι〇6時，汲 極112及源極114接地。同時，由於電子注入且陷獲於該層 中，因而浮動閘極106變成帶負電荷。帶負電荷之浮動閘 ，106可解釋為二進製值0或1，此視期望之實施方案而 定由於0己憶體單儿1 〇〇具有非揮發性，因而即使當撤銷 所施予之電壓時，該單元仍保持其經程式化之狀態。 123535.doc 200816205 一記憶體器件之記憶體單元可靠性及使用壽命相依於在 FN程式化期間（尤其係在FN穿隧注入期間）施加至單元丄㈧ 之高電壓及波形。一施加信號波形之一屬性係其擺動速 率。擺動速率係一電壓信號改變之最大速率，藉由如下方 私式（1)中之關係描述：

Slew Rate 方程式（1) 因 此，擺動速率係一信號波形之最高微分值或斜率。

圖2圖解說明一用於程式化記憶體器件之習用信號波形 200之一實例。自電壓位準Vdd 2〇4至2〇8，信號2〇〇具 有一恆定擺動速率202。電壓位準Vdd 204係電源電壓。電 壓位準Vmax 208係一改變處於fN程式化中之記憶體單元 100之狀態所需之高電壓位準。電壓位準VthreshQid 2〇6係一 觸發FN穿隧注入起始之電壓位準且此情形可能損害了一記 憶體單元之長期可靠性。先前技術之擺動速率2〇2可導致 記憶體單元之不必要降格。因此，需要改良記憶體單元之 可靠性及使用壽命。 【發明内容】 本么明揭不種用於改良$己憶體單元可靠性之裝置盘方 法。當偵測到Fowler-Nordheim (FN)穿隧注入時，一施加 用於程式化一記憶體單元之電壓信號中之擺動速率減小。 所施加之程式化信號由一電荷泵提供，該電荷泵較佳地係 一穩壓電荷泵。當處於一預定臨限電壓位準之電壓位準偵 測電路偵測到FN穿隧注入時，該電荷泵由一擺動速率控制 電路選擇性地進行控制。 123535.doc 200816205 【實施方式】 下面將參照圖式字㈣本發明，通篇相同之編號表示相 .同之元件。出於闡述本發明之目的，使用片語高電壓位 準。應瞭解，"高”一詞係一相對措詞且未必係一固定電 麼。從而’片語高電麼可係任意電麼且可基於(例如)處： 技術及/或該記憶體單元實施於其中之材料而變化。視需 要，位準一祠可表不一固定電壓或一電壓範圍。記憶體 單元100純粹作為一實例使用。本發明可用於任何記情體 器件或記憶體單元中。記憶體器件之實例包含並行或串行 電可擦除可程式化唯讀記憶體（EEPR0M)及快閃記憶體。 此外，一即點或一節點處之電壓可交替地使用於下述描述 中。 =3係一具有一用於程式化一記憶體器件之根據本發明 貝％例之自適應擺動速率之信號波形（諸如，一信息信 唬）300之圖解說明。信號波形3〇〇可由硬體或一有形地包 含於-電腦可讀或機器可讀儲存媒體中之電腦程式產生， 該電腦程式含-組用於由—處理器或—通用電腦執行之指 7自電[位準Vdd 304至Vthresh〇ld 306，在此電壓範圍内 提i、用於耘式化記憶體單元1 〇〇之第一擺動速率3〇2。視 而要，Vdd 304可係一 18至5·5伏特之電源電壓位準或任意 其他電壓位準。在一延遲時間段312後，冑一第二擺動速 ^ 310用於電壓自電壓範圍VthreshQld 306增加至Vmax 308之 二門寸間奴。第二擺動速率310具有一小於該第一擺動速 率之值，因而減少F〇wler-Nordheim (FN)穿隧注入可對一 123535.doc 200816205 ,己憶體早TL之負效應。由於擺動速率3ι〇小於擺動速率 口而達成一至vmax 3 08之改良之過渡且限制了注入穿 随電流’ ^提高了單元可靠性。記憶體單元可靠性得以 提高’此乃因減小之擺動速率310減小在程式化期間施加 至氧㈣層1()4之最大電場，而此減小了氧化物層ι〇4之降 才。且藉此改良了一記憶體單元之長期可靠性及耐久性。 此外，可在無任何昂貴製程改變之情況下，提高了可靠 性。 圖锡一㈣本發明另-實施例包括用於提供信號波形 3〇〇之擺動速率控制電路之穩壓電荷泵之圖解說明。在電 路4〇〇中，穩壓電荷泵4〇2驅動電荷泵輸出節點4〇4處之電 壓位準Vpump。在耦接至一 p型金屬氧化物半導體…“◦”電 曰曰體416之電荷泵輸出節點4〇4處可存在一負載電容^請^ 406。雖然在本實施例中使用一 pM〇s電晶體，但亦可使用 任何類型之開關。PM〇s電晶體416在穩壓電荷泵4〇2與擺 動速率控制電路422之間實現開關用於驅動輸出節點424處 之輸出電壓位準V〇ut。輸出節點424處可存在一負載電容 C_ 426。自電壓位準 Vdd 3〇4sVthresh〇id 3〇6，pM〇s 電晶 體416導通且節點424處之由穩壓電荷泵々Μ驅動且跟隨 靖點404處之Vpump ’從而提供第一擺動速率3〇2。自

VthreshQid 306至vmax 3 08，PMOS電晶體416斷開且擺動速率 控制電路422驅動節點424處之v〇ut，提供第二擺動速率 310 〇 PMOS電晶體416由臨限電壓偵測電路4〇8及電位位準轉 123535.doc 200816205 換器428控制，臨限電壓偵測電路4〇8包括一耦接至一二 器4U之分壓器410。比較器412在節點414處輸出一谓^ 谠。輸出節點414耦接至電位位準轉換器428及延遲電路 418。施加至節點411之電屢位準Vbg係帶隙參考電壓位 準，其可用於界定乂如㈣306。帶隙參考Vbg可相依於用 於構成一記憶體單元之材料。 . 圖5係一臨限電壓偵測電路5〇〇之圖解。電阻器Ri 5〇6耦 接於卽點5 2 4與5 1 0之間。電阻哭r $ 〇 9 $拉 产产 电|印〜502耦接於節點51〇與 地之間。節點510耦接至運算放大器（〇P-AMp) 5丨a之非反 相端。OP-AMP 512之反相端麵接至提供帶隙參考電壓位 準vbg之節點511。節點504處之Vdd向〇p_AMp 512供電。

Vth…306、Rl 506、R2 5〇2與Vbg之間之關係由如下方 程式（2)給出：

threshold V R bs ^ 2 · 方程式（2) 節點524處之V_、節點510處之電壓位準Vi、Ri 5〇6與 〇 R2 502之間之關係由如下方程式（3)給出： • 方程式（3) 當V: 510等於帶隙電麼位準Vbg 511，亦即，節點似處 之v_等於vthreshold 306時，比較器512切換且在節點“々處 產生一偵測信號。 參照回至圖4，一旦臨限電壓偵測電路408在輸出節點 424處偵測到Vthreshc>id位準3〇6，即在節點414處產生該偵測 k號且傳送至電位位準轉換器428。節點414處之僧測信號 123535.doc -10- 200816205 通常處於Vdd。為完全斷開pm〇s電晶體4 1 6，可能需要電 位位準轉換器428將該偵測信號位準自升至。當萨 由電位位準轉換器428將電位位準Vpump提供至pM〇s電晶 體416之閘極時，該電晶體關閉，使v_節點424與節 點404斷開。此時，節點424處之v_將由提供第二擺動速 率310之擺動速率控制電路422驅動且繼而使保持在

Vmax 3 08。在啟用擺動速率控制電路422之前，可使用一延 遲電路418。

圖6係節點424處之V〇ut與節點404處之Vpump之間之關係 之圖解說明600。自電壓位準Vdd 6〇4至6〇6, v_ 以第一擺動速率602跟隨vpump。如上所述，在Vthresh〇id 606處郎點424自郎點404上斷開且延遲電路418提供一延 遲時間段612。延遲時間段612容許節點4〇4處之νρ·ρ以一 第一擺動速率614升至Vmax 608。當PMOS開關416被斷開 時，第二擺動速率614係在穩壓電荷泵4〇2輸出處所見之等 價電容之一改變之結果。延遲時間段612可使用Cpump max 308、Vthreshold 3 06及Ipump之值由如下方程式（4) 決定： threshold > pump

Delay = 方程式（4) 在方私式（4)中，1pump係節點404處之電荷泵電流。 在延遲時間段612期間，節點424處之V〇ut以一恆定值保 持穩定且不由穩壓電荷泵402或擺動速率控制電路422驅 動在延遲時間段612之後，延遲電路418提供一控制信號 123535.doc 200816205 420以啟用擺動速率控制電路422，此時節點424處之乂_由 擺動速率控制電路422以一小於第一擺動速率602及第二擺 動速率614之第三擺動速率610驅動直到達到Vmax 608。 圖7係一根據本發明另一實施例之擺動速率控制電路700 之圖解說明。將控制信號（Ctrl) 702提供至電位位準轉換器 704，該電位位準轉換器將控制信號702之位準自Vdd 3 04(或高）升至節點708處之Vpump708，形成節點706處之控 制高電壓信號（Ctrlhv)。若Ctrl 702較低，例如處於一接地 值，則Ctrlhv較低且PMOS電晶體710導通。相應地，當 Ctrlhv較低時，η型金屬氧化物半導體（NMOS)電晶體712關 閉。由於PMOS電晶體722之閘極（其作為一放大器）經由 PMOS電晶體710由節點708處之Vpump驅動，因而當Ctrlhv 為低時PMOS電晶體斷開，導致節點708與724之間無連 接。在此情況下，節點424處之V〇ut由穩壓電荷泵402驅 動。 當將Ctrl信號702設定為高或Vdd時，Ctrlhv 706在節點 708處由電位位準轉換器704自Vdd升至Vpump。當Ctrlhv 706 被設定至Vpump時，PMOS電晶體710斷開且NMOS電晶體 712導通，形成受參考電壓位準Vref控制之至NMOS電晶體 714之閘極的電流Iref 716。當NMOS電晶體712導通時，節 點718之電壓位準閘極電壓Gp2減小，此使PMOS電晶體722 導通。當PMOS電晶體722開始傳導電流Ip 728時，節點724 處之V_開始以某一擺動速率上升。由於節點71 8與724之 間之耦合回饋電容Cref 720，向閘極電壓Gp2提供一來自輸 123535.doc •12· 200816205 出之正變分，其抵消由於Iref 716到達Gy上之負變分。節 點71 8處電壓Gf>2上之由PMOS電晶體722上之回饋路徑提供 λ兩個抵/肖作用，導致71 8處之一穩定、均衡、平衡的 節點電壓。

仍參照圖7， 728與參考電流I 由於閘極電壓GP2保持恆定，因而泵電流工 ref 71 6之間的關係由如下方程式（5)給出：

方程式（5)

郎’:、、占724處之輸出電壓v_之擺動速率由如下方程式（6) 給出：

Slew Rate --[- 方程式（6) 728，方程式（7)由如 C out + Cref 將方程式（5)帶入方程式（6)中替代IP 下給出：

Slew Rate =

Cref 方程式（7) 方程式（7)顯示：節點724處之v_擺動速率不相依於輸 出電容Cout 726且該擺動速率視需要可使用八“ 716及 720之不同值來調節。可藉由改變Vref之位準來調節 716。較佳地使該擺動速率不相依於726，此乃因其提 供一更強控制及穩定之擺動速率。若無擺動速率控制電路 422，在高電壓之情況下，節點424處之v_之擺動速率將 極大地相依於Cpump電容406及穩壓電荷泵4〇2之電流驅動能 力。因而，Cpump 406之大的變化可導致擺動速率變化，此 在程式化記憶體時，尤其在刚穿隨注入期間係不合意。舉 例而言’當程式化一使用複數個並行位元之記憶體器件 123535.doc 13 200816205 時，Cpump 406可變化，此乃因由Cpump 406可見之等價電容 或總電容性負載可變化。表1藉由改變使用本發明之電路 4 0 0及7 0 0之C。u t 7 2 6之值來顯不擺動速率之獨立性。 C〇ut(皮法 pF) 擺動速率(伏特每微妙V/μ s ) 10 ~048 " 20 ~0.48 ' 40 ~0.47 60 ~0Α7 "' 80 10.46 -- 100 "0.455 " _ 表1 圖8係一種用於提供受控之擺動速率3〇〇之方法之流程圖 800之圖解說明，其由步驟81〇至89〇構成。在步驟82〇中， 穩壓電荷泵402以一第一擺動速率3〇2將驅動節點424處之 乂_自¥心304驅動至乂如心〇1〇1306。在步驟830及840中，臨 限電壓偵測電路408監視Vcut 424直至其達到位準 3〇6。在步驟85〇中，當v〇ut 々Μ到達。丨d位準3〇6時， 限電壓偵測電路408藉由將一在節點414上之偵測信號傳 达至電位位準轉換器428、電位位準轉換器428斷開 開關416來停用穩壓電荷泵4〇2。在步驟86〇中，延遲電路 418將擺動速率控制電路422之啟用延遲一預定延遲時間段 ”此同％ Vout 424保持在一恆定值且節點4〇4處之 Vpump升至Vmax 308。在步驟87〇中，在延遲時間段η〗之 後，啟用擺動速率控制電路422且節點424處之以一第 二經減小之擺動速率31G上升直至其到達VmamU在步驟 副中，擺動速率控制電路—將節點424處之持在 Vpump，此處，其大致等於Vmax 308。 123535.doc 14- 200816205 及=在:二:佳實施例中以特定組合描述本發明之特徵 特徵及特徵或元件可在無該等較佳實施例之其他 =:件之情況下單獨使用，或在具有或不具有本發明 有形地ΓΓ或元件之各種組合中使用。本發明可實施於一 l 3於-與任何非揮發性記憶體器件-起使用或由 發性記憶體器件使用之電腦可讀儲存媒體中之電 包括，舉例而二通用電腦執行。適宜之處理器 。U及專用處理器。通常，一處理器將 Μ —隨機存取存儲器（Ram)及/或—儲存器件接 丄 資料。適於包含電腦程式指令及資料之儲存器件 ^ 形式之非揮發性記憶體，舉例而言包含··半導妒 記憶體器件、磁性媒體（諸如，内置硬碟及抽換式磁碟）f 石兹光媒體及光學據 虛媒體（堵如’ CD-R0M光碟及數位多功能光 -S)) °彳由本發明使用或與本發明接合使用之硬體 =件或處理器類型包含：應用專用積體電路（A·)、場可 Ο 私式化閘，列（FPGA)、微處理器或任何積體電路。 【圖式簡單說明】 根據以貫例方古仏山n Μ 、巧出且接δ卩通附圖式理解之以上說明更 詳細地瞭解本發明，該等圖式中： 圖1係一使用於一却掩鱗_从山 例； ^體益件中之習用記憶體單元之實 圖係用於私式化一記憶體器件之習用信號波形 例； 圖3係一具有_用协 明 用於私式化一，己憶體器件之根據本發 123535.doc -15- 200816205 -實施例之自適應擺動速率之信號波形之圖解 圖4係-包含根據本發明另一實施例之擺動’ 路系統之穩壓電荷泵之圖解說明； 、率控制電 圖5係一根據本發明另一實施例之臨 說明； 價劂-路之圖解 ’二根據本發明另一實施例用於程式化—記憶體器件 之铋壓電何i之輸出與所施加電壓彳言f虎之輪出形成對比 的圖解說明；

圖7係一根據本發明另一實施例之擺動速率控制電路之 圖解說明；及 圖8係一根據本發明另一實施例用於在程式化一記憶體 為件期間達成改良之記憶體單元可靠性之方法之流程圖的 圖解說明。 【主要元件符號說明】 100 習用記憶體單元 102 控制閘極 104 氧化物層 106 浮動閘極 108 子線 110 位元線 112 沒極 113 電流 114 源極 200 習用信號波形 123535.doc

C -16- 200816205 202 恆定擺動速率 204 電壓位準Vdd/電源電壓 206 電壓位準V threshold 208 電壓位準Vmax/高電壓位準 300 信號波形 302 第一擺動速率 310 第二擺動速率 312 預定延遲時間段

400 電路 402 穩壓電何果 404 電荷泵輸出節點 406 負載電容 408 臨限電壓偵測電路 410 分壓器 411 節點 412 比較器 414 節點 416 PMOS電晶體 418 延遲電路 420 控制信號 422 擺動速率控制電路 424 節點 426 負載電容 428 電位位準轉換器 123535.doc -17- 200816205 500 臨限電壓偵測電路 502 電阻器r2 504 節點 506 電阻器Rl 510 節點/Vi 511 帶隙電壓位準Vbg 512 運算放大器/比較器 514 節點 524 節點 602 第一擺動速率 604 電壓位準Vdd 610 第三擺動速率 612 延遲時間段 614 第二擺動速率 700 擺動速率控制電路 702 控制信號 704 電位位準轉換器 706 節點 708 節點 710 PMOS電晶體 712 NMOS電晶體 714 NMOS電晶體 716 電流Iref 718 節點 123535.doc -18 200816205

Cre 720 耦合回饋電容 722 PMOS電晶體 724 節點 726 輸出電容CQUt 728 泵電流Ip ί- 123535.doc

Claims (1)

1. 200816205 、申請專利範圍： 向—記憶體單元提供—自適應擺動速率電屢信 儿之系、、先，該系統包括： 流、轉=開關之電荷栗，該電荷系具有一電荷泵電 冇泵在Γ 電容及—電荷泵電録準，其中該電 第—電㈣圍内以-第-擺動速率驅動一且有 -輸出節點電壓位準之輸出節點； 八 f 點壓位準轉換器、—延遲電路及該輸出節 一 i偵測電路，其中該臨限電壓偵測電路包括 麵接至比較器電路之分壓器電路； 一 接至該延遲電路、續 速率控制電路；及 …… 電何果及該輸出節點之擺動 :中，當該輸出節點電壓位準到達一預定臨限電壓位 準時，該臨限電壓制電路產生d貞測信號，㈣測_ 號被傳送至該耦接至該開關之電壓位準轉換器，以停σ 該電荷泵且啟用該擺動速率控制電路以在_第二電Ζ # 圍内以-小於該第一擺動速率之第二擺動速率：動t 出節點電壓位準。 Λ J 2.如請求W之系統，其中該延遲電路將該擺動速率 電路之啟動延遲一預定延遲時間段。 3 ·如請求項2之系統，其中該預定延遲時間段由兮電玄 電流及該電荷泵負載電容決定。 4 ·如μ求項2之糸統’其中在該預定延遲時間 〜权期間，註 輸出節點電壓位準恆定。 ~ 123535.doc 200816205 其中在該預定延遲時間段後，該擺 〇 其中在該預定延遲時間段期間，該 一高電壓位準。 其中該預定臨限電壓位準係一帶隙

   8. 如請求们之系統，其中該預定臨限電壓位準係一觸發 F〇wler_Nordheim(FN)穿随注入起始之電壓位準。X 9. 如請求項1之系統，纟中當該輸出節點電壓位準等㈣ 預定臨限電壓位準時’該比較器電路產生該偵測信號。 10·如請求J苜1夕糸妓 ^ ^ b 員1之糸、、先，其中該第一電壓範圍係在一電源 壓位準至該預定臨限電壓位準之間。 ’、 U·項1之系統’其中該第二電壓範圍係在該預定臨 限電壓位準至一高電壓位準之間。 ϋ 5 ·如請求項2之系統， 動速率控制電路啟用 6.如請求項2之系統， 電荷泵電壓位準升至 7·如請求項1之系統， 電壓位準。 12·如：求項i之系統，其中該擺動速率控制電路包括一控 制#號電壓位準轉換器。 13.:睛：们之系統，其進一步包括該具有一輸出負載電 出節點’其中該第二擺動速率獨立於該輸出負載 電容。 14·如明求項i之系統’丨中該記憶體單元係一電可擦除可 程式化唯讀記憶體（EEPROM)單元。 ” 15.:請求項i之系統，其中該記憶體單元係一快閃記憶體 早元。 1 6’如明求項丨之系統，其中該輸出節點電壓位準用來程式 123535.doc 200816205 化該記憶體單元。 月東員1之系、統，其中該電荷栗係一穩塵電荷果。 用於向一§己憶體單几提供一自適應擺動 號之方法，該方法包括·· 在—第—電壓範圍内以一第一擺動速率驅動一且有一 輸出節點電壓位準之輸出節點； 八 摘測該輸出節點電麼位準何時達到一預定臨限電摩位 準， &將該輪出節點電壓位準之驅動延遲一預定延遲時間 段；及 在該預定延遲時間段之後，在一第二電魔範圍内以— =第一擺動速率之第二擺動速率驅動該輸出節點電 之方法，其中在該預定延遲時間段期間該輸 出卽”、、i電壓位準怪定。 20.如請求们8之方法’其中該預定臨限電壓位準彳 電壓位準。 、▼旧 儿如請求们8之方*，其中該預定臨限電壓位準係一觸發 F〇wler_Nordheim (FN)穿隧注入起始之電壓位準。 1如請求項18之方法’其中該第—電壓範圍係在_電源電 壓位準至該預定臨限電壓位準之間。 23·如請求項18之方法，其中 、T °亥弟一電壓乾圍係在該預定臨 限電壓位準至一高電壓位準之間。 24.如清求項23之方法’其中在以該第二擺動速率驅動該輸 123535.doc 200816205 出節點電壓之後’將該輪 壓位準。 # % &位準保持在該高電 25.如請求項18之方法，其進一牛々 容之輪出節點，其中該二括该具有-輸出負載電 電容。 擺動速率獨立於該輸出負載 26·如請求項18之方法，里 式化該記憶體單元/、…節點電壓位準用來程 27· 一種具有一組儲存 令可由-㈣：： 可讀儲存媒體，該等指 動速率電麼信號，料指令包括“ 械器執订用於向一今橋雜时- & 動速率雷藤w士咕〇 ，以體早几&供一自適應擺 出：二：严弟一電屬範圍内以一第-擺動速率提供-輸 準之指令’其中該第-電㈣圍係在-電 源電昼位準至一預定臨限電壓位準之間； 用以偵測該輸出節w占雷厭 遷位準之指令電壓位準何時到達該預定臨限電 ◎—用以在預定延遲時間段之後在-第二電a範圍内以 =於μ-擺動速率之第二擺動速率提供 電=之指令，其中該第二„範圍係在該預定臨卩限 電i位準至一咼電壓位準之間。 28. 如請求項27之機器可讀儲存媒體，其中該職臨限電屢 位準係一帶隙電壓位準。 29. 如請求項27之機器可讀儲存媒體，其中該預定臨限電壓 位準係觸發FowIer_N〇rdheim (FN)穿随注入 壓位準。 々始之電 123535.doc