[go: up one dir, main page]

CN106469979B - 具有共用电容器振荡器的低电压纹波电荷泵 - Google Patents

具有共用电容器振荡器的低电压纹波电荷泵 Download PDF

Info

Publication number
CN106469979B
CN106469979B CN201510583357.1A CN201510583357A CN106469979B CN 106469979 B CN106469979 B CN 106469979B CN 201510583357 A CN201510583357 A CN 201510583357A CN 106469979 B CN106469979 B CN 106469979B
Authority
CN
China
Prior art keywords
signal
receiving
voltage
clock
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510583357.1A
Other languages
English (en)
Other versions
CN106469979A (zh
Inventor
王洋
金杰
吴建舟
支豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Priority to CN201510583357.1A priority Critical patent/CN106469979B/zh
Priority to US15/139,306 priority patent/US9548656B1/en
Publication of CN106469979A publication Critical patent/CN106469979A/zh
Application granted granted Critical
Publication of CN106469979B publication Critical patent/CN106469979B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from DC input or output
    • H02M1/15—Arrangements for reducing ripples from DC input or output using active elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本公开涉及具有共用电容器振荡器的低电压纹波电荷泵。具有转换率控制的低电压纹波电荷泵包括分频器、时钟发生器、电流镜、开关电路、二极管网络、两个电容器和比较器。分频器从振荡信号产生时钟信号。时钟发生器从时钟信号产生第一和第二时钟信号。电流镜使用基准电流产生第一和第二电流。开关电路使用第一和第二时钟信号以及第一和第二电流信号产生第一和第二电压信号。比较器基于第一和第二电压信号产生振荡信号。电容器接收电压信号，并连接到二极管网络用于产生输出信号。电荷泵具有低输出电压纹波以及小滤波电容，这是通过转换率控制来实现的。

Description

具有共用电容器振荡器的低电压纹波电荷泵
技术领域
本发明一般涉及集成电路，以及更具体地涉及电荷泵.
背景技术
诸如芯片上系统(SoC)和专用集成电路(ASIC)的集成电路(IC)包括多种模拟和数字电路，诸如锁相环(PLL)、延迟锁定环(DLL)、模数转换器(ADC)、数模转换器(DAC)和存储器。这些电路需要不同的电源电压，因此接收单个电源电源电压的IC常常包括电荷泵.电荷泵是包括电容器来存储和传送能量的电压转换器.电荷泵接收输入电源电压并在不同于输入电源电压的电压电平的电压电平处产生输出电压信号.
图1是常规电荷泵100的示意性框图.电荷泵100接收电源电压(VDD)，并产生输出信号(VOUT).电荷泵100包括自动泵送电流控制电路102和自动频率控制电路104.自动泵浦电流控制电路102包括第一缓冲器106、主电荷泵电路108、缓冲器电路110和电压检测器112.主电荷泵电路108包括第一至第三晶体管114-118，以及第一和第二电容器120和122.缓冲器电路110包括第二至第五缓冲器124-130.电压检测器112包括电压基准电路132、第一至第四电阻器134-140以及第一至第三比较器142-146.自动频率控制电路104包括第四比较器148、压控振荡器(VCO)150和第五电阻器152。电荷泵100进一步连接到第三电容器154和第六电阻器156.
电压检测器112接收输出信号并且产生表示输出信号的电压电平的电压检测信号(VDET).电阻器134-138缩放输出信号的电压电平，并产生第一至第三电压信号(V1、V2和V3).该电压基准电路132产生基准电压(VREF).第一比较器142比较基准电压VREF和第一电压信号V1，并产生第一比较信号(VCOMPI).第二比较器144比较基准电压VREF和第二电压信号V2，并产生第二比较信号(VCOMP2).第三比较器146比较基准电压VREF与第三电压信号V3，并产生第三比较信号(VCOMMP3)。第四比较器148接收来自电压基准电路132的电压基准信号，以及来自第四电阻器140的电压检测信号，对它们进行比较，并产生第四比较信号(VCOMP4).
VCO 150接收第四比较信号并产生振荡信号(VOSC)。第一缓冲器106连接到VCO150，并接收振荡信号以及提供缓冲信号(VBUF)。第五电阻器152被连接到第四电阻器140，用于接收电压检测信号，并且接地。
第二缓冲器124连接到第一缓冲器106的输出，接收缓冲信号，并产生第一电流信号(I1).第三缓冲器126接收来自第一缓冲器106的缓冲信号；第三缓冲器还具有连接到第一比较器142的输出的控制端子，用于接收第一比较信号.基于所述第一比较信号，第三缓冲器126产生第二电流信号(I2).第四缓冲器128被连接到第一缓冲器106的输出并接收缓冲信号，并具有连接到第二比较器144的输出的控制端子，用于接收第二比较信号.基于所述第二比较信号，第四缓冲器128产生第三电流信号(I3).第五缓冲器130连接到第一缓冲器106的输出，用于接收缓冲信号，并具有连接到第三比较器146的输出的控制端子，用于接收第三比较信号.基于所述第三比较信号，第五缓冲器130产生第四电流信号(I4).
第一晶体管114具有接收电源电压的源极和连接到其漏极的栅极，所以第一晶体管114用作二极管.第二晶体管116具有接收电源电压的源极以及连接到其漏极的栅极，因此它也用作二极管.第三晶体管118具有它的连接到第二晶体管116的漏极的源极，它的连接到第一晶体管114的漏极的栅极，以及它的产生输出信号的漏极.
第一和第二电容器120和122分别连接到第一和第二晶体管114和116的漏极.第一电容器120也连接到第一缓冲器106的输出，用于接收缓冲信号，而第二电容器122也连接到第二至第五缓冲器124-130的输出.
VCO 150根据第四比较信号而改变振荡信号的频率.因此，自动频率控制电路104控制振荡信号的频率，其控制第二电容器122的充电率.
基于第一至第三比较信号，缓冲器电路110通过调整向第二电容器122提供的电流而向第二电容器122提供电流.当输出信号的电压电平小于阈值电压时，缓冲器电路110使用第二至第五缓冲器124-130，用于向第二电容器122供给最大电流.随着输出信号的电压电平上升，缓冲器电路110逐步减小向第二电容器122提供的电流至第一电流信号的电流电平.
因此，电荷泵100控制第二电容器122的充电率，从而调节输出信号的电压电平并减少在输出信号中引入的纹波(ripple).第三电容器154进一步降低向第六电阻器156供给的输出信号中的纹波，所述第六电阻器156作为负载.因此，电荷泵100基于负载变化而调节输出信号的电压电平.
然而，电荷泵100需要四个比较器，这增加了它的电路面积.此外，取决于输出信号的电压电平，电荷泵100逐步改变向第二电容器122供给的电流.因此，电荷泵100在离散的步骤中减小输出信号中的纹波.进一步，需要减少高频纹波的第三电容器154的尺寸是大的，这进一步增加电路面积.
用于减少输出信号中纹波的其它已知技术利用外部时钟源，该外部时钟源产生恒定频率的振荡信号，并因此需要增加面积和功率的复杂电路.
因此，具有在其输出信号中减少纹波并具有减少的面积和功率的电荷泵是有利的。
附图说明
当结合附图一起阅读时，将更好地理解下面的对本发明的优选实施例的详细描述.本发明通过示例的方式示出，并且不受限于附图，其中类似的标号表示类似的元件。
图1是常规电荷泵的示意性框图；
图2是根据本发明实施例的电荷泵的示意框图；以及
图3是示出根据本发明实施例的图2的电荷泵的操作的时序图。
具体实施方式
附图的详细描述意图作为本发明的当前优选实施例的描述，并且不意图代表其中本发明可以实施的唯一形式.应当理解，相同或等同的功能可以通过意图包括在本发明的精神和范围之内的不同实施例来实现.
在本发明的一个实施例中，提供一种电荷泵。电荷泵包括分频器、时钟产生电路、电流镜电路、开关电路、第一至第四二极管、第一和第二电容器、比较电路、电压检测器以及压控电流源(VCCS)。分频器接收振荡信号并产生时针信号.时钟产生电路接收时钟信号，并产生分别具有第一和第二相位的第一和第二时钟信号。电流镜电路接收电源电压，并基于基准电流信号产生第一和第二电流信号。开关电路接收第一基准电压、第一和第二时钟信号以及第一和第二电流信号，并产生第一和第二电压信号.第一和第二二极管接收电源电压.第一和第二电容器分别接收第一和第二电压信号.比较电路接收第二基准电压以及第一和第二电压信号，将第一和第二电压信号与第二基准电压比较，并且产生振荡信号。第三和第四二极管产生输出信号.电压检测器接收输出信号，并产生表示输出信号的电压电平的电压检测信号.VCCS接收电压检测信号，并产生基准电流信号.
该电荷泵并不需要外部时钟源来控制第一和第二电容器的充电和放电。电荷泵使用第一和第二电容器以用于产生振荡信号，并保持输出信号的期望电压电平.这减小了电路面积，因为不需更额外硬件来控制第一和第二电容器的充电和放电。这种电路的减少也导致功率的降低.此外，基于基准电流信号，电流镜电路改变第一和第二电流信号的电平以用于充电第一和第二电容器，即，电流镜电路并不以逐步方式改变向第一和第二电容器供给的电流量.这减少了输出信号中的纹波.
本发明的多种实施例提供一个电荷泵。电荷泵包括分频器、时钟产生电路、电流镜电路、开关电路、第一至第四二极管、第一和第二电容器、比较电路、电压检测器和压控电流源(VCCS).电荷泵产生输出信号.电压检测器检测输出信号的电压电平并产生电压检测信号.VCCS基于所述电压检测信号产生基准电流信号.电流镜电路接收电源电压，并基于基准电流信号而产生第一和第二电流信号.开关电路基于第一和第二电流信号、第一基准电压以及第一和第二时钟信号而产生第一和第二电压信号.比较电路将第一和第二电压信号与第二基准信号进行比较，以用于产生振荡信号.分频器基于所述振荡信号而产生时钟信号.第一和第二二极管在各自的阳极处接收电源电压.第一和第二电容器具有用于分别接收第一和第二电压信号的第一端子，以及分别连接到第一和第二二极管的阴极的第二端子.第三和第四二极管的阳极分别连接到第一和第二二极管的阴极.第三二极管的阴极被连接到第四二极管的阴极，用于产生输出信号.
现在参考图2，示出根据本发明实施例的电荷泵200的示意性框图。电荷泵200包括分频器202、时钟产生电路204、电流镜电路206、开关电路208、第一至第五二极管210-218、第一和第二电容器220和222、比较器224、电压检测器226以及压控电流源(VCCS)228。分频器202包括D触发器230.电流镜电路206包括第一至第三电流源232-236。开关电路208包括第一至第四开关238-244。比较器224包括第一和第二比较器246和248以及逻辑门250.电荷泵200被连接到第三电容器252和负载电路254.
D触发器230具有用于接收触发器输出信号(VFF)的数据输入端子和用于接收振荡信号(VOSC)的时钟端子.D触发器230具有提供时钟信号(VCLK)的第一输出端子和提供触发器输出信号的第二输出端子.因此，分频器202用作2分频计数器(divide-by-2counter)。
时钟产生电路204被连接到D触发器230的第一输出端子，用于接收时钟信号.时钟产生电路204产生分别在第一和第二相位的第一和第二时钟信号(VCLK1和VCLK2).
基准电流信号(IREF)流过第一电流源232.第二和第三电流源234和236镜像基准电流信号，并分别产生第一和第二电流信号(在下文分别称为“第一电流”和“第二电流”).从而，电流镜电路206接收电源电压(VDD)，并基于基准电流信号产生第一和第二电流.
第一开关238具有用于接收第一基准电压(VREE1)的第一端子和连接到时钟产生电路204用于接收第一时钟信号的第二端子.第二开关240具有用于接收第一基准电压的第一端子和连接到时钟产生电路204用于接收第二时钟信号的第二端子.第三开关242具有连接到电流镜电路206用于接收第一电流信号的第一端子，连接到时钟产生电路204用于接收第一时钟信号的第二端子，以及连接到第一开关238的第三端子用于产生第一电压信号(V1)的第三端子.第四开关244具有连接到电流镜电路206用于接收第二电流信号的第一端子，连接到时钟产生电路204用于接收第二时钟信号的第二端子，以及连接到第二开关240的第三端子用于产生第二电压信号(V2)的第三端子。第一和第二二极管210和212具有用于接收电源电压的阳极。第一电容器220具有连接到第三开关242的第三端子用来接收第一电压信号的第一端子，以及连接到第一二极管210的阴极的第二端子.第二电容器222具有连接到第四开关244的第三端子用于接收第二电压信号的第一端子和连接到第二二极管212的阴极的第二端子.
第一比较器246具有用于接收第二基准电压(VREF2)的第一输入和连接到第三开关242的第三端子用于接收第一电压信号的第二输入。第一比较器246比较第一电压信号与第二基准电压VREF2，并产生第一比较信号(VCOMPI).
第二比较器248具有用于接收第二基准电压VREF2的第一输入和连接到第四开关244的第三端子用于接收第二电压信号的第二输入.第二比较器248比较第二电压信号和第二基准电压VREF2，并产生第二比较信号(VCOMP2).
在所示的实施例中，逻辑门250是OR门.逻辑门250具有连接到第一和第二比较器246和248的输出以用于接收第一和第二比较信号的第一和第二输入，并随后在其输出产生振荡信号。
第三和第四二极管214和216的阳极分别连接到第一和第二二极管210和212的阴极。第三二极管214的阴极连接到第四二极管216的阴极，用于产生输出信号(VOUT).
电压检测器226被连接到第三和第四二极管214和216的阴极，用于接收输出信号.电压检测器226产生表示输出信号的电压电平的电压检测信号(VDET).
VCCS 228被连接到电压检测器226，用于接收电压检测信号.VCCS 228产生基准电流信号(以下称为“基准电流”)。
第三电容器252具有连接到第三和第四二极管214和216的阴极用于接收所述输出信号的第一端子，以及连接到地的第二端子.
第五二极管218具有用于接收电源电压的阳极，其阴极连接至第三和第四二极管214和216的阴极.第五二极管218将电荷泵200的输出节点冲电到等于电源电压的电压电平和第五二极管218的阈值的差的电压水平，由此减少电荷泵200的启动(start-up)时间。
现参照图3，显示示出根据本发明实施例的电荷泵200的操作的时序图.在一个实施例中，第一和第二开关238和240是n沟道金属氧化物半导体(NMOS)晶体管，以及第三和第四开关242和244是p沟道金属氧化物半导体(PMOS)晶体管.电源电压的电压电平为5伏(V)，以及第二基准电压的电压电平是4V.第一和第二开关238和240的第一端子连接到地.因此，第一基准电压的电压电平是0V.第一和第二时钟信号的频率等于所述时钟信号的频率，并且第一时钟信号是180度异相于第二时钟信号.
当时钟产生电路204产生在逻辑低状态的第一个时钟信号时，第二时钟信号处于逻辑高状态.因此，第一和第四开关238和244打开，以及第二和第三开关240和242关闭.电流镜电路206通过第三开关242将第一电容器220充电到地第二基准电压的电压电平稍大的电压电平.第二电容器222通过第二开关240对地放电.当时钟产生电路204产生在逻辑高状态的第一时钟信号时，第二时钟信号处于逻辑低状态。因此，第一和第四开关238和244关闭，以及第二和第三开关240和242打开。电流镜电路206通过第四开关244将第二电容器222充电到比第二基准电压的电压电平稍大的电压电平.第一电容器220通过第一开关238对地放电.因此，当第一电容器220被充电到4V时，第二电容器222对地放电，以及当第二电容器222充电到4V时，第一电容器220对地放电.
当第一电容器220所充电到的电压电平和第二电容器222所充电到的电压电平小于第二参考电压VREF2时，比较器224产生在逻辑低状态的振荡信号.当第一电容器220的电压电平稍大于第二参考电压VREF2的电压电平时，第一比较器246产生在逻辑高状态的第一比较信号.因为第二比较信号较低，所以比较器224产生在逻辑高状态的振荡信号，即，振荡信号的逻辑状态从低变为高.当第二电容器222所充电到的电压电平稍大于第二参考电压器VREF2时，第二比较器248生成在逻辑高状态的第二比较信号.因为第一比较信号处于逻辑低状态，所以比较器224产生在逻辑高状态的振荡信号，即，振荡信号的逻辑状态从低变到高。因此，振荡信号的频率是第一和第二电容器220和222中的任一个的充电和放电频率的两倍.
在时间T0处，输出信号的电压电平近似等于6V.VCCS 228产生6微安(μA)电平的基准电流.分频器202产生500千赫(kHz)频率的时钟信号.第一时钟信号180度异相于第二时钟信号.负载电路254所需的负载电流(ILOAD)是6μA.
从时间T0-T1，由于负载电流不改变(即，不存在负载变化)，所以电荷泵200继续产生近似6V电压电平的输出电压。因此，VCCS 228继续产生6μA的参考电流.负载电路254所需的负载电流是6μA.
在时间T1处，负载电流从6μA增加到10μA.因此，从时间T1-T2，VCCS 228将基准电流的电平增加到10μA.因此，时钟产生电路204产生750kHz频率的第一和第二时钟信号，由此增加第一和第二电容器220和222的充电和放电频率.由于第一和第二电容器220和222的充电和放电频率增加，输出信号的电压电平在很短的时间周期内快速恢复到近似6V.
在时间实例T2处，负载电流从10μA减小到2μA。因此，在时间周期T2-T3期间，VCCS228将基准电流的电平减小到2μA.因此，时钟产生电路204产生300kHz频率的第一和第二时钟信号，由此降低第一和第二电容器220和222的充电和放电频率.由于第一和第二电容器220和222的充电和放电频率下降，输出信号的电压电平恢复到6V。
因此，从时间T2-T3，负载电流并不充电，以及VCCS228产生2μA电平的参考电流。时钟产生电路204产生300kHz的频率的第一和第二时钟信号.因此，电荷泵200产生6V电平的输出信号.
电荷泵200不需要外部时钟源来控制第一和第二电容器220和222的充电和放电.电荷泵200使用第一和第二电容器220和222，以用于产生振荡信号并维持输出信号的电压电平.由于不需要额外的电路来控制第一和第二电容器220和222的充电和放电，所以这减少了电路面积.此外，由于电路的量减少，因此电荷泵200消耗的功率减少.
输出信号中的纹波是由于电荷泵200的组件的传播延迟.然而，电流镜电路206基于基准电流的电平而改变第一和第二电流的电平.因此，电流镜电路206并不等待输出信号的电压电平到阈值水平之下，即，电流镜电路206连续改变用于充电第一和第二电容器220和222的第一和第二电流的电平，并且不以逐步的方式改变第一电流和第二电流的电平.这将减少输出信号中的纹波.由于输出信号中的纹波减少，所以第三电容器252的尺寸可以减少，这进一步降低了电路面积。因此，恢复输出信号的电压电平所需的时间减少.
本领域技术人员将理解，分频器202、时钟产生电路204、电流镜电路206、开关电路208、比较器224、电压检测器226以及VCCS 228可以以多种不同的方式实现并将处于本发明的范围之内.此外，用于实现开关电路208所需的晶体管取决于第一和第二基准电压的电压电平.
本领域的技术人员将理解，相同的逻辑功能可以由逻辑门的不同配置执行，或者，逻辑电路可以使用正或负逻辑信号进行操作.因此，如上所述的某些逻辑门的配置的变化不应视为偏离本发明的范围.本申请中使用的元件、操作、或指令不应解释为对本发明是关键或必要的，除非明确这样说明。此外，短语“基于”意图指“至少部分地基于”，除非另有明确说明.
虽然已经示出和描述了本发明的多种实施例，但应该清楚，本发明并不仅限于这些实施例.众多修改、改变、变化、替换和等同物将对本领域技术人员是明了的，而不脱离本发明的精神和范围，如在权利要求中描述的。

Claims (8)

1.一种电荷泵，包括：
分频器，用于接收振荡信号并产生时钟信号；
连接到所述分频器的时钟产生电路，用于接收所述时钟信号，并产生分别具有第一相位和第二相位的第一时钟信号和第二时钟信号；
电流镜电路，接收电源电压，并基于基准电流信号产生第一电流信号和第二电流信号；
开关电路，接收第一基准电压，并连接到所述时钟产生电路用于接收所述第一时钟信号和所述第二时钟信号，以及连接到所述电流镜电路用于接收所述第一电流信号和所述第二电流信号，并产生第一电压信号和第二电压信号；
第一二极管和第二二极管，具有接收所述电源电压的阳极；
第一电容器和第二电容器，其第一端子连接到所述开关电路用于分别接收所述第一电压信号和第二电压信号，以及其第二端子分别连接到所述第一二极管和所述第二二极管的阴极；
比较器，接收第二基准电压，并连接到所述开关电路用于接收所述第一电压信号和所述第二电压信号，将所述第一电压信号和所述第二电压信号与所述第二基准电压比较，并且产生所述振荡信号；
第三二极管和第四二极管，其阳极分别连接到所述第一二极管和所述第二二极管的阴极，其中，所述第三二极管的阴极连接到所述第四二极管的阴极；
第五二极管，其阳极接收所述电源电压，其阴极连接到所述第三二极管和所述第四二极管的阴极，用于产生输出信号；
电压检测器，连接到所述第三二极管、所述第四二极管和所述第五二极管的阴极，用于接收所述输出信号，并产生表示所述输出信号的电压电平的电压检测信号；以及
压控电流源(VCCS)，连接到所述电压检测器用于接收所述电压检测信号并产生所述基准电流信号。
2.如权利要求1所述的电荷泵，进一步包括第三电容器，其第一端子连接到所述第三二极管、所述第四二极管和所述第五二极管的阴极用于接收所述输出信号，其第二端子连接到地。
3.如权利要求1所述的电荷泵，其中，所述开关电路包括：
第一开关，具有接收所述第一基准电压的第一输入和连接到所述时钟产生电路用于接收所述第一时钟信号的第二输入；
第二开关，具有接收所述第一基准电压的第一输入和连接到所述时钟产生电路用于接收所述第二时钟信号的第二输入；
第三开关，具有连接到所述电流镜电路用于接收所述第一电流信号的第一端子，连接到所述时钟产生电路用于接收所述第一时钟信号的第二端子，以及连接到所述第一开关的第三端子用于产生所述第一电压信号的第三端子，以及
第四开关，具有连接到所述电流镜电路用于接收所述第二电流信号的第一端子，连接到所述时钟产生电路用于接收所述第二时钟信号的第二端子，和连接到所述第二开关的第三端子用于产生所述第二电压信号的第三端子。
4.如权利要求1所述的电荷泵，其中，所述比较器包括：
第一比较器，具有接收所述第二基准电压的第一输入，连接到所述开关电路用于接收所述第一电压信号的第二输入，以及提供第一比较信号的输出；
第二比较器，具有接收所述第二基准电压的第一输入，连接到所述开关电路用于接收所述第二电压信号的第二输入，以及提供第二比较信号的输出；和
逻辑门，连接到所述第一比较器和所述第二比较器，用于接收所述第一比较信号和所述第二比较信号，以及输出所述振荡信号。
5.如权利要求1所述的电荷泵，其中，所述分频器是2分频计数器。
6.一种电荷泵，包括：
分频器，用于接收振荡信号并产生时钟信号；
连接到所述分频器的时钟产生电路，用于接收所述时钟信号并产生分别具有第一相位和第二相位的第一时钟信号和第二时钟信号；
电流镜电路，接收电源电压并基于基准电流信号产生第一电流信号和第二电流信号；
开关电路，包括：
第一开关，具有用于接收第一基准电压的第一端子和连接到所述时钟产生电路用于接收所述第一时钟信号的第二端子；
第二开关，具有用于接收所述第一基准电压的第一端子和连接到所述时钟产生电路用于接收所述第二时钟信号的第二端子；
第三开关，具有连接到所述电流镜电路用于接收所述第一电流信号的第一端子，连接到所述时钟产生电路用于接收所述第一时钟信号的第二端子，和连接到所述第一开关的第三端子用于产生第一电压信号的第三端子；和
第四开关，具有连接到所述电流镜电路用于接收所述第二电流信号的第一端子，连接到所述时钟产生电路用于接收所述第二时钟信号的第二端子，和连接到所述第二开关的第三端子用于产生第二电压信号的第三端子；
第一二极管和第二二极管，具有接收所述电源电压的阳极；
第一电容器和第二电容器，其第一端子连接到所述开关电路用于分别接收所述第一电压信号和所述第二电压信号，以及其第二端子分别连接到所述第一二极管和所述第二二极管的阴极；
比较器，接收第二基准电压，并连接到所述开关电路，用于接收所述第一电压信号和所述第二电压信号，将所述第一电压信号和所述第二电压信号与所述第二基准电压比较，并且产生所述振荡信号；
第三二极管和第四二极管，其阳极分别连接到所述第一二极管和所述第二二极管的阴极，其中所述第三二极管的阴极被连接到所述第四二极管的阴极；
第五二极管，其阳极接收所述电源电压，其阴极连接到所述第三二极管和所述第四二极管的阴极，用于产生输出信号；
电压检测器，连接到所述第三二极管、所述第四二极管和所述第五二极管的阴极以接收所述输出信号，并产生指示所述输出信号的电压电平的电压检测信号；以及
压控电流源(VCCS)，连接到所述电压检测器以接收所述电压检测信号，并产生所述基准电流信号。
7.如权利要求6所述的电荷泵，进一步包括：第三电容器，具有连接到所述第三二极管、所述第四二极管和所述第五二极管的阴极用于接收所述输出信号的第一端子，以及连接到地的第二端子。
8.权利要求6所述的电荷泵，其中，所述比较器包括：
第一比较器，具有接收所述第二基准电压的第一输入，连接到所述开关电路用于接收所述第一电压信号的第二输入，以及提供第一比较信号的输出；
第二比较器，具有接收所述第二基准电压的第一输入，连接到所述开关电路用于接收所述第二电压信号的第二输入，以及提供第二比较信号的输出；和
逻辑门，连接到所述第一比较器和所述第二比较器用于接收所述第一比较信号和所述第二比较信号，并输出所述振荡信号。
CN201510583357.1A 2015-08-14 2015-08-14 具有共用电容器振荡器的低电压纹波电荷泵 Active CN106469979B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510583357.1A CN106469979B (zh) 2015-08-14 2015-08-14 具有共用电容器振荡器的低电压纹波电荷泵
US15/139,306 US9548656B1 (en) 2015-08-14 2016-04-26 Low voltage ripple charge pump with shared capacitor oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510583357.1A CN106469979B (zh) 2015-08-14 2015-08-14 具有共用电容器振荡器的低电压纹波电荷泵

Publications (2)

Publication Number Publication Date
CN106469979A CN106469979A (zh) 2017-03-01
CN106469979B true CN106469979B (zh) 2020-08-04

Family

ID=57749471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510583357.1A Active CN106469979B (zh) 2015-08-14 2015-08-14 具有共用电容器振荡器的低电压纹波电荷泵

Country Status (2)

Country Link
US (1) US9548656B1 (zh)
CN (1) CN106469979B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109327133A (zh) * 2017-08-01 2019-02-12 北京兆易创新科技股份有限公司 一种电荷泵电路
WO2019054035A1 (ja) * 2017-09-13 2019-03-21 日立オートモティブシステムズ株式会社 電流生成回路および診断回路
US10985653B1 (en) * 2020-03-20 2021-04-20 Infineon Technologies Ag Charge pump converter and control method
CN111682863B (zh) * 2020-06-17 2023-08-22 灵矽微电子(深圳)有限责任公司 一种输出幅度稳定的三角波产生电路
CN114167936B (zh) * 2021-12-03 2022-11-22 中国科学院半导体研究所 宽工作电压范围的cmos电荷泵泵压装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168174A (en) 1991-07-12 1992-12-01 Texas Instruments Incorporated Negative-voltage charge pump with feedback control
US5818766A (en) 1997-03-05 1998-10-06 Integrated Silicon Solution Inc. Drain voltage pump circuit for nonvolatile memory device
AU2003270823A1 (en) * 2002-09-19 2004-04-08 Johns Hopkins University School Of Medicine Cancer immunotherapy with a viral antigen-defined, immunomodulator-secreting cell vaccine
JP4113170B2 (ja) * 2004-09-08 2008-07-09 株式会社東芝 半導体装置
US7365585B2 (en) 2006-08-09 2008-04-29 Atmel Corporation Apparatus and method for charge pump slew rate control
DE102006046387B4 (de) * 2006-09-29 2015-11-19 Texas Instruments Deutschland Gmbh DC-DC-Aufwärtswandler mit einer Ladungspumpe
US8018269B2 (en) * 2007-11-13 2011-09-13 Qualcomm Incorporated Fast-switching low-noise charge pump
US7583133B2 (en) * 2008-01-25 2009-09-01 Texas Instruments Incorporated Self-oscillating regulated low-ripple charge pump and method
JP2011083141A (ja) * 2009-10-08 2011-04-21 Renesas Electronics Corp 昇圧電源回路
EP2544371A1 (en) 2011-07-08 2013-01-09 Dialog Semiconductor GmbH Slew rate PWM controlled charge pump for limited in-rush current switch driving
US20130265104A1 (en) * 2012-04-05 2013-10-10 Mediatek Singapore Pte. Ltd. Method and apparatus for current control in a circuit
CN102684478A (zh) * 2012-05-04 2012-09-19 上海艾为电子技术有限公司 电荷泵电路
US8917136B1 (en) * 2014-01-10 2014-12-23 Freescale Semiconductor, Inc. Charge pump system and method of operation

Also Published As

Publication number Publication date
CN106469979A (zh) 2017-03-01
US9548656B1 (en) 2017-01-17

Similar Documents

Publication Publication Date Title
US6492862B2 (en) Charge pump type voltage conversion circuit having small ripple voltage components
US7659760B2 (en) PLL circuit and semiconductor integrated device
CN106469979B (zh) 具有共用电容器振荡器的低电压纹波电荷泵
US9099994B2 (en) Relaxation oscillator
CN112234957B (zh) 一种具有负反馈调节功能的模拟振荡器电路
US7961055B2 (en) PLL circuit and oscillator device
US20180191356A1 (en) Control circuit
US8188777B2 (en) Charge pump circuit and PLL circuit using the same
JP2011010390A (ja) Ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ及び電子機器
US20230179181A1 (en) Ripple cancellation for switched-capacitor circuit
EP2984758B1 (en) Phase locked loop and method for operating the same
US10771073B2 (en) Frequency synthesizer with dynamically selected level shifting of the oscillating output signal
US10038372B2 (en) Method and device for controlling a charge pump circuit
KR102544471B1 (ko) 스위치드 커패시터 기반의 ldo 레귤레이터 및 그것의 동작 방법
WO2002069481A2 (en) Power efficient integrated charge pumps using clock gating
US11043893B1 (en) Bias regulation system
US10998908B2 (en) Phase locked loop
US20250211168A1 (en) Oscillator circuit
EP2021879A2 (en) Clock with regulated duty cycle and frequency
US8373465B1 (en) Electronic device and method for phase locked loop
JP2010157923A (ja) クロック生成回路
CN111293980B (zh) 具有动态选择的振荡输出信号电平移位的频率合成器
US6486730B1 (en) Voltage down pump and method of operation
JP7067841B2 (ja) 半導体装置、及び電圧発生方法
Jandhyala et al. A 1.3 V–1.8 V configurable phase locked loop with an adaptive charge pump

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Texas in the United States

Applicant after: NXP America Co Ltd

Address before: Texas in the United States

Applicant before: Fisical Semiconductor Inc.

CB02 Change of applicant information
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant