TW200814337A - Bandgap engineered charge storage layer for 3D TFT - Google Patents

Description

200814337 九、發明說明： 【先前技術】 本發明主張於2006年7月11曰申請的美國專利申嘖案 11/483,671之權益’其全部内容以引用方式併入本文。 —-傳統類型的非揮發性記憶體單元係—s_s裝置，其 藉由在—電荷館存層㈣獲電荷來操作。儲存電荷的存: 或缺失區別-程式化單元與—未㈣化單元。目而，單元

保持儲存電荷之能力係其作為一記憶體裝置之效能之關 储存電荷傾向於隨著時間與連續寫人抹除循環而逐漸 失去。 已嘗試㈣由最佳化電荷料層之純來改良電荷保持 ，例如用氮氧化矽代替電荷儲存層最常用的材料氮化 石夕、、向氮切施加熱處理、❹多個電荷儲存層等。該些 方法之一些方法已顯示出某些好處，但仍需要進一步改良 SONOS型裝置之保持力與耐久性。 【發明内容】 本發明之一具體實施例提供一種SONOS型裝置，其包含 ⑷-半導體通道區域，其位於—㈣區域與—㈣區域 ’ (B)牙隧"電質，其與該半導體通道區域接觸、 =)-電荷儲存介電質，其與該穿隨介電f接觸、⑼一阻 隔電質’其與該電荷儲存介電f接觸、及⑻—間極電 ::其：：阻隔介電質接觸，其中該電荷儲存介電質包含 ▼又°十之層’其具有面向該阻隔介電質與該穿隧介 電質之一比該阻隔介電質與該穿隧介電質之另一者更寬的 122305.doc 200814337 一頻帶且該何體通道區域包含多晶石夕。 本發明之另—具體實施例提供-種SONOS型裝置，其包 “A) 一半導體通道區域，其位於一源極區域與一汲極區 域之間、⑻—f随介電f，其與該半導體通道區域接 觸、(C)-電荷儲存介電質，其與該穿随介電質接觸、⑼ -阻隔介電質’其與該電荷儲存介電質接觸、及⑻—閘 =:其與該阻隔介電質接觸’其中該電荷儲存介電質 u-以頻帶設計之層，其具有面向該阻隔介電質與該穿 隧介電質之-比該阻隔介電質與該穿隨介電質之另—者更 寬的一頻帶間隙，且該裝置包含一單石三維記憶體 一部分。

本發明之另一具體實施例提供一種咖⑽型裝置 t⑷一半導體通道區域，其位於-源極區域與-二 域之間、⑻-穿隨介電質’其與該半導體通道區域接 觸、（C)-電荷儲存介電f，其與該通道介電質接觸、⑼ 一阻隔介電質，其與該電荷儲存介電質接觸、及 極電極’其與該阻隔介電質接觸。該電荷儲存介 I (i)一以頻帶設計之層，直呈右面Λ兮KB B 、 3 /、具有面向该阻隔介電質與該穿隨 "電黃之一比面向該阻隔介電質與該穿隧介電質之 更的一頻帶間隙、及⑴）以下至少一者：（a)、— ^ 層，其位於該穿隨介電質與該以頻帶設計之二二二Tf， -介電層包含-既不同於該以頻帶設計 x第 於該穿隧介電質之材料的材料、及(b) 一第二介電声也：同 於該阻隔介電質與該以頻帶設…位 該弟二介電層 122305.doc 200814337 包含一既不同於該以頻 介電質之材料的材料。、…0之材料也不同於該阻隔 【實施方式】 本發明之具體f ^ 、例棱供一種與一傳統SONOS裝置相關 的非揮發性電荷儲存展置相關 什忑隱體裝置。一先前技術SONOS裝置 (如圖1 a所不）係一場效電晶體，置蕻A性六 包曰曰股具猎由儲存電荷而作為一 非揮鲞性記憶體單元來握#

-美板U㈣^ 〇S裝置係形成於 基板職上為—單晶石夕晶圓)，在該基板上形 氧化物3(通常為二氧化 乳化矽）、一電荷儲存層5(通常為 矽）、——阻隔氧化物7(通當A _ #儿 吊為一虱化矽）及一閘極電極9(一 般為金屬或高摻雜多晶矽，文中稱為多晶矽)。基板卜穿 隧氧广物3、電荷儲存層5、阻隔氧化物7及閘極電極9之 夕氧化物-氮化物_氧化物_石夕堆疊命名為裝置。源 極區域U與汲極區域13係（例如）藉由離子植入而形成於該 基板内。 〆筝考圖lb ’在(例如)—n型金氧半導體(NM〇s)裝置之正 吊考呆作中，將一正電荷施加至閘極電極9。在閘極電極9内 的過多正電荷（圓圈内的” + ”指示正電荷載子）吸引碎基板i 内的私子（圓圈内的來指示）。當施加足夠的電荷時，會 到達臨界電壓Vt’並在基板〗内形成一導電通道區域；此 時認為電晶體在源極與汲極之間”接通"或導電。 由於充足的正電荷被施加至閘極電極9，故受閘極電極9 上正電荷吸引的來自基板i之一些電子會穿過極薄的穿隧 氧化物3，並在電荷儲存層5内捕獲，如圖lc所示。當不再 I22305.doc 200814337 將正電荷施加至閘極電極9時，該些電子保持捕獲於電荷 錯存層5内。在S0N0S裝置令，一般使用氮化石夕（si3N4)用 於電荷儲存層5，因為其傾向於在晶格内具有用作低能量 4置的fe阱或缺陷，吸引自由電子並傾向於將其保持在 位置上。可感應在電荷儲存層5存在或缺失捕獲電荷，並 區分一程式化單元與一未程式化單元。 為了簡單明瞭之故，本範例說明一 NM〇s裝置之操作及 結構’其中源極與汲極係重摻雜的而該基板係輕推 雜的P型°習知此項技術者應瞭解，還可#代性提供一 p型 金氧半導體（PMOS)裝置範例。 電荷載子從一層移動至下一層所需之能量如圖2所 示，圖2係圖la、115及卜之8〇恥8裝置之一能帶圖。裝置 年度在X軸上增加，而電子能量在¥軸上增加（而電洞能量 減少）。圖2描述用於各材料的價帶邊緣（Ev)與導帶邊緣 (Ec)之間的能隙。在用於矽基板的Ev、以與以、w之間的 間隙係1.1 eV。在用於二氧化矽穿隧層3之以、以〇2與 Ec' Si02之間的間隙係大約8 eVe在氮切電荷儲存層$ 内之EV、Si3N4Ec、Si3N4之間的間隙係大約5i ev。曰在 用二氧化石夕阻隔層7之Ev、SKVEc、ΜΑ間隙係大約8 eV。用於多晶矽閘極電極9之Ev、81_以、y間隙係1 1 eV。在基板丨之翫、81與穿隧層3之以、Si〇2之間的較大能 量差異（此間隙為3.1 eV)使穿隧氧化物3稱為一有效的電子 流阻障。當施加電荷時，人為地降低該些阻障，從而電子 能夠移動。例如，在不施加電荷之情況下，藉由穿隧氧化 122305.doc 200814337 物3來阻止基板1内的電子到達電荷儲存層$。在施加電荷 之情況下’有效地降低阻障，從而允許電子流動至電荷儲 存層5。在移除電荷後，該阻障回到原位，且.電子由於電 荷儲存層5之EC、以3队與穿隧氧化物3或阻隔氧化物了之 EC、Si〇2之間的間隙（此間隙為〗〇5 eV)而捕獲於電荷儲存 層5内。 簡化起見，前述說明提及電子流。應明白，還可替代性 使用電洞流以及更一般的術語"電荷载子"，且可使用不同 的電荷極性。 ° 但是’在—卿⑽記憶體單元之電荷儲存層内的保持力 (即保持儲存電荷之能力）係有缺點的。為了最小化操作裝 置所需之電塵，盡可能薄地形成穿隧氧化物3、電荷儲^ 層5·及阻隔氧化物7。當電荷儲存層5内所捕獲的電荷載子 曝路於任何電壓時，例如在讀取單元期間或在程式化或抹 ^附近單70期間，該等電荷載子會在電荷儲存層5内遷 和右電何載子靠近穿隧氧化物3或阻隔氧化物7而遷移， 則丄在一些危險，_隨時間推_，其會逃逸。穿隧氧化物 其，曰係㈤質氧化物’但係極薄’ *該阻隔氧化物7儘 旱仁通吊係一低品質的氧化物並具有缺陷。 1 = 2此論述目的，”S〇N〇S型裝置η表示一場效電晶體， 二匕3 Ο 一半導體通道區域，其位於一源極區域與一汲極 =域之間、2)一穿隧介電質，其與通道區域接觸、3)一電 2儲存層，其僅包含與該穿隧介電質揍觸之介電材料、4) 阻隔介電質’其與該電荷儲存層接觸、及5)—閘極電 122305.doc 200814337 極，其與該阻隔介電質接觸。儘管通道區域係因為在電曰 體接通時其们卜導電通道才被稱為-通道_，但如: 文所使用，不論電晶體接通或截止，均將通道區域稱為一 通道區域。 _

一傳統SGNOS裝置當㈣—⑽職型裝置，々本文所 使用之術語希望更廣泛。在— s_”裝置中，閘極電極 不-定係石夕，其可以係半導體或金脣，例如其可包含鶴。 同樣地，任何適當材料均可用於通道區域。—咖〇s型裝 置具有與-傳統s〇N〇s裝置之石夕通道區域、穿隨氧化物、 氮化物電荷儲存層、阻隔氧化物及矽閘極電極相同功能的 層，但一或多個材料可取代傳統用於該些層之任一層的材 料。該裝置可形成於一單晶半導體基板上或一多晶石夕基板 上’作為薄膜電晶體（TFT)陣列之一部分。該閘極電極可 形成於通道區域上方或反之亦然，即該裝置可"直立"或" 倒置"。直立及倒置S0N0S單元之範例見諸於於2〇〇3年8月 21日公佈的Maitreyee Mahajani等人的共同待審美國公告 申請案第us 2003_0155582號，標題為"用於積體電路I 閘極介電結構以及用於製造並使用此閘極介電結構之方 法，其因此以引用方式併入本文。一 SON〇s型裝置可在 •增強模式或空乏模式下操作。 在本發明之各方面，該電荷儲存層包括一以頻帶設計之 層，即一介電層，其具有面向該阻隔介電質與該穿隧介電 質之一比面向該阻隔介電質與該穿隧介電質之另一者更寬 的一頻帶間隙。對於_ S0N0SS (即一 ：^1^〇§型）裝置， 122305.doc 200814337 :乂頻bx。十之介電質具有面向該阻隔介電質比面向該穿 陡介電f更寬的—頻帶間隙。對於-p型SQNOS型（即一 PMOS型）裝置’該以頻帶設計之介電質具有面向該穿隨介 電質比面向該阻隔介電質更寬的-頻帶間隙。儘管出於簡 L下列揭不内谷主要論述在Π型S〇N〇”裝置内的以頻 十之層仁考里上述事項，習知此項技術者應還能夠 將此論述適用於P型裝置内的以頻帶設計之層。

該以頻帶設計之層具有—可變成分。例如，參考圖la， 層5之上側具有一成分’其具有比層5之下側之一成分更寬 的:頻帶間隙。對於-倒置電晶體而$ ’下側具有比上側 更見的步員f間隙。在-些具體實施例中，頻帶間隙可從 該以頻㈣計之介電質之—側向相對侧逐漸或不斷地增 力:。該以頻帶設計之層之介電質可以係（例如）氮化石夕或^ 氧化石夕。對於氮切，頻帶間隙可藉由改變遍及層厚度的 Si與N之間的一比率來調諧頻帶間隙。更高的隨比率對 應於面向該穿隧介電質的—更窄頻帶間隙成分，而更低的

Si/N比率對應於面向該阻隔介電質的一更寬頻帶間隙成 分0 圖3說明一 S0N0S型裝置之—頻帶圖，其具有一電荷儲 *介電質，該介電質包括一以頻帶設計之氮化矽層。面向 戎阻隔氧化物的以頻帶設計之層之侧係富含氮的氮化矽， 而面向該穿隧氧化物之側係富含矽的氮化石夕。 頻T間隙從該穿隧介電質側向該阻隔介電質側增加之一 非限制性目的係產生更多可存取捕獲層級用於從該穿隧氧 122305.doc -12- 200814337 化物注入的該等電子。如圖3之插圖所示’可藉由橫向跳 躍將落入較淺捕獲層級内的該等電子容易地轉移至相鄰的 更深層級。此外，在氮化石夕與穿隨氧化物之間的增加阻障 高度可減小背部穿随機率，而且還可有助於促進^化物層 之電荷捕獲效率。對於標準（即化學計量）氮化矽，最深的 捕獲層級係埋入下面，且可能僅與淺層級一樣無法捕捉到 電子。另-方面’均勻（非設計頻帶間隙）富含石夕之氮化石夕 之捕獲層級係僅過淺而無法抓緊電子，因此引起較高的去 捕獲速率與較低的㈣效率。在以頻帶設計之層内的捕於 層級之可用性及近接性可增加⑽職型裂置之電荷保持力又 與耐久性。 在一些具體實施例中，包括_以頻帶設計之電荷儲存芦 的⑽刪型裝置具有包含多_之半導體通道區域。當^ SONOS^置包含一薄膜電晶體（TFT)裝置時，該半 通道區域可包| $ a # g . ^ / ^ 6夕日日矽層。在一 TFT中，多晶矽通道層 可形成於-絕緣基板或位於一半導體或一導電基 絕緣層上。 叼一 所,「些具體實施例中，該s〇N〇s型裝置之電荷儲存介電 貝可進-步包括一或多個介電層’其係位於該以頻帶設 穿隧介電質之間及/或該以頻帶設計之層與該阻 丨“、之間。當位於該以頻帶設計之層與該穿隧介電質 之間時’此類介電層包含一既不同於該穿隧介電質之材^ 也不同於s亥以頻帶設計之層之材料的材料 g| >Av ^ a I八u 田此 、 ^於該以頻帶設計之層與該阻隔介電層之間時， 122305.doc 13- 200814337 該介電層之材料既不同該阻隔介電質之材料，也不同於該 以頻帶設計之層之材料。圖4呈現具有一位於以頻帶設計 之層5與穿隧介電質3之間的此類可選介電層、與位於以頻 帶設計之層5與阻隔介電質7之間的另一可選介電層6之裝 置之一範例。

可用於此類介電層4、6之介電材料可以係氧化物，例如 氧化铪、氧化錘、五氧化鉅、氧化釔、氧化鈣、氧化鎂 等，或者係氮氧化物，例如氮氧化矽。該些介電材料可以 係化學計量或非化學計量的。但是可使用任何適當的介電 材料’較佳材料具有一大於或等於3.9的介電常數；更佳 的材料具有一大於或等於大約7的彳電常數。纟-些裝置 卜可能較佳的係使用介電常數大於大約25的材料。 層4 6可在厚度及材料上相互相同或不同。參考圖4, 層4包含既不同於層化叫也不同於層化氮化㈣ 料’而層6包含既不同於層7之Si〇2也不同於層5之氛化石夕 包含多個層的雷$ ^何儲存介電質不僅可改良保持力，還可 …、0NOS型I置之耐久性。耐久性係一可再寫記憶體 一妒1保持其1式化與未程式化狀態之間區別之能力’且 ::用寫入抹除循環之數目來表述。用於可再寫記憶體 之目又5十規袼一般需 _ 〇 7 要^此夠存活大約一百萬個寫入抹除循 裱且仍可讀取。 .^ 、， ^ ^體單7^隨時間變得不可讀取的一原因可能 在於，對電荷儲存； 曰之鼠化矽之累積損壞可能會引起電荷 122305.doc -14- 200814337 載子在層内變得過於可移動，從而使其逃逸。具有一包含 多個介電層之電荷儲存介電質的- SONOS型裝置可具有改 良寸久f生因為增加的電荷载子遷移率引起對電荷儲存介 電質的較小損壞。 在-些具體實施例中，包括以頻帶設計之層的麵⑽裝 置可包含單石三維陣列之一部分。 〆、有可再寫„己隱體單元之單石三維記憶體陣列係論述於 等人的於2005年4月19日發佈的美國專利第6,881,994號 々平面化表面之電荷储存裝置之單石三維陣列"、篇如犷 等人的於2006年2月26日發佈的美國專利第7,〇〇5,35〇號"用 於製造併入串列連接電晶體串之可程式化記憶體陣列結構 之方法"、及ScheUerlein等人的於2〇〇4年7月}日公告的美 國專利申請案US 2〇〇4_0125629"併入串列連接電晶體串之 可程式化記憶體陣列結構及其製造及操作方法，，，全部均 讓渡給本發明之受讓人並因此則丨用方式併入本文。 时-单石三維記憶體陣列係其中多個記憶體層級形成於— 單-基板（例如-晶圓）上而沒有任何中間基板者。術語"單 石"意味著陣列之各層級之層係直接沈積在陣列之各下面 層級之層上。相比之下’可單獨形成二維陣列，接著封袭 在一起以形成一非單石記憶體陣列。例如，如在Lee_ 美國專利第5,915，167號，標題為"三維結構記憶體 藉由將記憶體層級形成於分離基板上且該等記憶體層級在 頂上相互㈣來構造。料基板可錢合之前加以薄化或 從該等記憶體層級移除，但由於該等記憶體層級係最初形 122305.doc •15、 200814337 故此類纪憶體並非真實的單石三維記憶

使用一以頻帶設計之層來製造一s〇NOS型裝置可按下列 來執=㈣造可開始於_基板，例如—單晶梦基板。或 夕B夕層了形成於一絕緣基板或在一半導體或導電 勺、、巴緣層上，用於形成一薄膜電晶體（TFT)裝 置。該多晶砍層還可形成於一單石三維陣列内的一較低裝 置層級上。該多晶矽層可最初沈積為多晶矽或一非晶矽 層，其貫負上晶體化成一多晶石夕層。源極u及汲極Η區域 ^終形成晶圓或多晶梦層内以在該晶圓或多晶石夕層内描 繪通道區域1。例如，該源極及汲極區域可使用後續形成 的閘極電極9而植入該晶圓或該多晶矽層内。

成於分離基板上， 體陣列。 接著可將一穿隧介電質3形成於該矽基板内的通道1内。 牙隧介電質可以係（例如）一15至3〇埃的Si〇2層，其可使用 任何傳統技術來生長或沈積。可在一純氧氣環境下或在一 使用氮稀釋的氧氣環境下使用若干技術之任一技術，例如 快速熱氧化（RTO)。在一熔爐内的熱氧化還可用於形成 穿隧介電質。 如美國公告申請案第us 2003-015 5582號所述，穿隨介 電質3還可藉由一現場蒸汽產生（ISSG)程序來形成。例 如，一單晶矽基板或多晶矽層可曝露於此類程序下。該現 場蒸汽產生程序可在攝氏大約750至大約100度之間的溫度 下執行且較佳的係攝氏大約950度。接著將一適當氣體混 曰物引入CVD設備内並在半導體表面上流動。一適當氣體 1223 05. doc •16- 200814337 =ΓΓ氧氣及氫氣的混合物，較佳的係分離引入 性體混合物内還可包括其他惰性或非反應 乱體（例如氬氣或氦氣），但不一定存在。 在/ SSG知序内的氧氣及氫氣之流速係最佳化以興γ气 化層之所需生長。在一且俨〜"…仏化以獲侍乳 〗至大約5公升/分：之二: 氧氣流速可在大約 θ /丨/刀麵之間變化，齡祛 衩1土的係大約24公升/分 鐘，且更佳的大約3公 # ^ A开/刀 約刪吻(桿準立/1職&速可在大約20至大 叫丰立方公分/分鐘）之間變化 約20至大約1〇〇 s {的係大 ^ cm且更佳的係大約5〇 scem。 此氧化程序持續足以形成_ 的砗門如. 所而厗度的尚品質氧化物層 的π間。在一較佳具體實 氡化物K t亥iSSG程序所形成之 氣化物層之尽度可在大約10至大約2 的係大約U)至大約50埃，且m…h化較佳 issg程序之沈積土 ，力25埃。由於上述 斤之沈積速率可在大約〇5至大約2 化兩以化時間可在大約10秒至大祕秒之間變化。 舄要時，在此氣介避皮 虱化私序之後可進行一退火程序。可描田 維持氧化物層之品質的此 ρ成― 貝的此項技術中所習知的任何適當退火 ΓΓ/一具體實施例中，退火程序係在一氮氣及氧氣大 乳（例如氧化氮）下執行，以 一产尸 ” 層之品質與可靠性。 4一鼠氧化物並改良氧化物 若該SONOS型裝置句冬&从办 之層5之隨介電質3與以頻帶設計 電二 ’可違電層4，則接著可沈積此類第-介 電：了。可使用任何傳統方法來形成此介電層。該第—介 電層可以在(例如)大約10與大約與厚之間；更佳的係大 J22305.doc 200814337 、、句30埃厚。可使用任—程序，但此層較佳的係在大約· ”大、、勺700 mTorr之間使用一低壓cvD(Lpc则程序 來產生。 以頻帶設計之層5可首接a & μ人 接在牙隱介電質3上並接觸其來沈 積。或者，該以頻帶設計之層可形成於第-介電膜4上並 接觸其。該以頻帶設計之層可以係（例如）—以頻帶設計之 亂化石夕層或-以頻帶設計之氮氧化石夕層。該以頻帶設計之 層可在大約20至大約100埃厚之間，較佳的係大約5〇埃 該以頻帶設計之氮化石夕層可藉由調譜二氯石夕烧（SiH2Cl2) 與氨氣_3)來源氣體之-氣體流速，在一大約鮮⑽ ㈣C之間的—溫度’較佳的係在大約78代下，由一低塵 ^學汽相沈積（LPVCD)來沈積。同樣地，該以頻帶設計之 乳乳化石夕層可藉由調諧二氯石夕烧、氨氣及一氧化二氮 (NrO)來源氣體來沈積。 用於化學計量氮化石夕（即Si3N4)與均勻頻帶間隙富含石夕氮 化石夕的SiH2Cl2mH3氣體流速比率可分別為大約〇 23及 2·〇7。在沈積程序開始時的SiH2Cl2/NH3比率定義面向穿隨 介電質之氮化^Si/N终，而在沈積結束時的 _2Cl2/NH3比率定義面向該阻隔介電質之氮切的隨比 率。例如’若面向該穿隨介電質之氮化石夕係富含石夕，則在 ’尤：開始時的SiH2CVNH3比率可大約為2 〇7。若面向該阻 时電質之氮切純料量的，射㈣㈣接著減小至 大約0.23。若面向該阻隔介電質之氮化石夕係富含氮的，則 122305.doc -18- 200814337 將該比率減小至大約〇·1。 沾一 4 為了在从頻帶間隙設計之層5内 頻帶㈣變化’盡可能連續地減小卿12麵3 目丨。右需要具有一步進頻帶間隙之-以頻帶設計之層， =7步進來改變·2C1細3比率。—類似方法可應 用於以頻帶間隙設計之氮氧 改變一 一比：㈣沈積’其中取而代之地 接觸可選H電膜6可沈積於以頻帶設計之層5上並與其 接觸。用於该第二介雷膜 電層與詩㈣—可選介 曰 < 死積細缔相同。 ^ I與以頻帶設計之層5或可選第二介電層 成：介電質7。該阻隔介電質較佳的係一高溫氧化物 大㈣至大約⑽埃厚，較佳的係大約 物。子—通了使用其他介電質或其他方法所形成的氧化 接ΓΓγ接雜多晶石夕層形成於該阻隔介電質上並與其 離子植入。可使用。型或n= ::包括現場沈積或 電層3…5、6及/或7 — 儘管前述引用特定較佳二 為㈣"， m土具體貫施例，但應明白本發明不 又此限制。習知此項技術者 例進行各種佟改且希珍L 了對所揭不具體實施 此說明書内所引用之所有公告案 之“ 部内容均以引用方式併入本文。Μ %案及專利全 【圖式簡單說明】 I22305.doc -19 ‘ 200814337 圖、ib及lc係顯示一傳統sonos單元之結構及操作的 側向斷面圖。 圖2係圖la、u及lc之SONOS單元之一能帶圖。 圖3係具有一以頻帶間隙設計之氮化物之一 s〇N〇s裝置 之一能帶圖。 圖4係具有包括以頻帶間隙設計之氮化物層與可選介電 層之一電荷儲存介電質的一 s〇N〇s裝置之一能帶圖。

【主要元件符號說明】 基板/通道區域 牙隧氧化物/穿隧層/穿隧介電質/介電層 介電層/第一介電膜 電荷儲存層/以頻帶設計之層/介電層 介電層/第二介電膜 阻隔氧化物/阻隔層/阻隔介電質/介電層 閘極電極 源極區域 沒極區域 122305.doc -20-

Claims (1)

1. 200814337 十、申請專利範園： 1· 一種SONOS型裝置，其包含： (A) 半導體通道區域，其位於一源極區域與一 區域之間； ' (B) 一穿隧介電質，其與該半導體通道區域接觸； (C) 一電荷儲存介電質，其與該穿隧介電質接觸； (D) —阻隔介電質，其與該電荷儲存介電質接觸；上 (E) —閘極電極，其與該阻隔介電質接觸； 其中： 該電荷儲存介電質包含一以頻帶設計之層，其 面向該阻隔介電質與該㈣介電質之-比面㈣阻 電貝/、°亥牙隧介電質之另一者更寬的一頻帶間隙；』 該半導體通道區域包含多晶矽。 2 ·如請求項1之裝置，其中： 名SONOS型裝置包含一卩型8〇1^〇§型裝置；以及 該以頻帶設計之介電質具有面向該穿隧介電質比 該阻隔介電質更寬的一頻帶間隙。 3. 如請求項1之裝置，其中： 忒SONos型裝置包含— η型s〇n〇s型裝置；以及 "亥以頻帶設計之介電質具有面向該阻隔介電質比 該穿隧介電質更寬的一頻帶間隙。 、 4. 如請求項！之裝置，其中該以頻帶設計之層包含 石夕。 5·如請求項4之裝置，其中： 汲極 〈及 具有 隔介 又及 面向 面向 氮化 122305.doc 200814337 ::从頰帶設計之層包含面向該穿隧介電 電質之—的富切氮化n及 、阻^介 雷帶設計之層包含面向該穿隧介電質與該阻隔入 “貝之另一者的富含氮或化學計量氮化矽。 ；| 6. :;請求項1之裝置’其中該以頻帶設計之層包含氮氧化 7. 如請求項1之裝置，其中該 體通道區域包含-多晶石夕層。 裝置且該半導 8. 如請求項丨之裝置，其中在 間隙 貝^又f之層内的頻帶 "、一從該穿隧介電質至該阻隔介電質之 變化。 Π上連續 月长項1之裝置’其中該電荷儲存介電質進一八 以下至少一者： 〆已3 弟—介電層，其位於該穿隧介電質與該以頻帶設計 之層之間’該第一介電層包含一既不同於該以頻帶嗖叶 之層2材料也不同於該穿隧介電質之材料的材料、；以认及 -第二介電層’其位於該阻隔介電質與該以頻帶一十 之層之間’該第二介電層包含一既不同於該以頻帶：； 之層之材料也不同於該阻隔介電質之一材料的材料。 10·如請求項i之裝置，其中該 〃。 陣列之-料。 H維記憶體 11· 一種SONOS型裝置，其包含： (A) 半導體通道區域，其位於《_ ® r〇 區域之間； 」☆源極&域與-汲極 122305.doc 200814337 (B) — τ隨介電質，其與該半導體通道區域接觸； 以 及 (C) 電=儲存介電質，其與該穿隧介電質接觸； ) 隔電貝，其與該電荷儲存介電質接觸 • (Ε)—閘極電極，其與該阻隔介電質接觸； 其中： 該電荷儲存介電質包含—以頻帶設計之層，其具右 _ 面向該阻隔介電質與該穿隧介電質之一比面向該阻隔介 電質與該穿隨介電質之另一者更寬的一頻帶間隙；以及 該裝置包含-單石三維記憶體陣列之—部分。 12·如請求項1〗之裝詈， w — 於-夷板上… 維記憶體陣列包含位 \ 土 弟一記憶體層級與單石形成於該第一記 憶體層級上的一第二記憶體陣列層級。 ° 13·如請求項〗！之裝置，复 導#、雨、音r + “中5亥衣置包含一 TFT裝置且該半 V體通道區域包含一多晶矽層。 • M.如請求項11之裝置，其中在該以頻帶1 Η踏户/ 7貝^^又汁之層内的頻帶 間隙在-從該穿隨介電質至該阻 變化。 、心万向上連績 L· 15·如請求項η之裝置，其中·· 。亥以頻帶設計之層包含面向該 電質之-的富切氮切；w 4胃與該穿隨介 該从頻帶設計之層包含面向該阻隔介 電=另一者的富含氮或化學計量氮化石夕/…亥牙隨介 %如^項U之裝置’其中該電荷儲存介電質進-步包含 122305.doc 200814337 以下至少一者： 之：！二介電Γ其位於該穿隨介電質與該以頻帶設計 之声之二:忒弟—介電層包含-既不同於該以頻帶設計 曰★料也不同於該穿隧介電質之材料的材料；以及 之：介電Γ其位於該阻隔介電質與該以頻帶設計 s s ’该第二介電層包含—既不同於該以頻帶設計 之層之材料也不同於該阻隔介電質之材料的材料。 Ϊ 7·如請求項π之裝置，其中： zSONOS型裝置包含一p型s〇N〇s型裝置；以 該以頻帶設計之介電質且 T^;丨電貝具有面向该穿隧介電質比面向 该阻隔介電質更寬的一頻帶間隙。 18·如請求項11之裝置，其中： /S〇N〇S型裝置包含-η型SONQS型裝置；以及 :叹5十之介電質具有面向該阻隔介電質比面向 该牙隧介電質更寬的一頻帶間隙。

   19· 一種SONOS型裝置，其包含： (Α)-半導體通道區域，其位於一源極區域盥一汲極 區域之間； μ (Β)牙隧介電質，其與該半導體通道區域接觸； (C):電荷儲存介電質，其與該穿隧介電質接觸； 隔η電負，其與該電荷儲存介電質接觸；以及 ()$極電極，其與該阻隔介電質接觸； 其中该電荷儲存介電質包含： (1)以頻帶設計之層，其具有面向該阻隔介電質與 122305.doc 200814337 该穿隨介電質之一比面向該阻隔介電質與該穿隧介電質 之另一者更寬的一頻帶間隙；以及 (ii)以下至少_者 (a)一第一介電層，其位於該穿隧介電質與該以頻 帶設計之層之間，該第一介電層包含一既不同於該以頻 f "又°十之層之材料也不同於該穿隧介電質之材料的材 料；以及

   1一罘二"電層，其位於該阻隔介電質與該以海 之層之間，该第二介電層包含一既不同於該以海 π认冲之層之材料也不同於該阻隔介電質之材料的 料。 、月求貝19之裝置’其中該裝置包含—τρτ裝置且該寺 導體通道區域包含一多晶矽層。 、、、員19之裝置，其中在該以頻帶設計之層内的頻帶 間隙在-從該穿隨介電質至該阻隔介電質之方向上連. 變化。 ’ 22·如睛求項19之裝置，其中： 帝二頰▼设計之層包含面向該阻隔介電質與該穿隧介 包貝之一的富含矽氮化矽；以及 電質員▼设計之層包含面向該阻隔介電質與該穿隨介 23.如ii:二者的富含氮或化學計量氮切。 介電、9之裝置’其中該電荷儲存介電質包含該第一 材料：與该第二介電層，其均包含-相互相同或不同的 122305.doc 200814337 24 25. 26. H 27. 28. 29. !請求斷裝置’其中該第-及該第二介電層包含氮 =石夕、魏給、氧化鍅、五氧隸、氧減、氧 或氧化鎂。 月Ή19之裝置’纟中該—以頻帶設計之層包含-具有 一可連績變化成分$氣/ 刀之虱化矽層，其中一矽對氮比率在一 從該阻隔介電質盘# …、μ牙隧’丨電質之一至該阻隔介電質與 該穿隧介電質之另一者 … 二 力首之方向上連續地增加。 如請求項19之装置，苴中兮册 衣直，、甲孩以頻帶設計之層包含一氮化 碎層，其係藉由改變在你用一知 隹使用一虱矽烷與氨氣來源氣體之 C V D沈積期間的二氯矽烷對氨氣之一比率來形成。 :請求項19之裝置’其中該裝置包含一單石三維記憶體 陣列之一部分。 如請求項19之裝置，其中·· 該SONOS型裝置包含—娜⑽⑽型裂置；以及 ▲該以頻帶設計之介電質具有面向該穿隨介電質比面向 違阻隔介電質更寬的一頻帶間隙。 如請求項1.9之裝置，其中： 該s〇NOS型裝置包含一r^s〇N〇s型裝置；以及 該以頻帶設計之介電質具有面向兮 今扣絲尺 Μ阻隔”電夤比面向 邊牙陵介電質更寬的一頻帶間隙。 122305.doc