CN102709168B - Sonos结构制造方法以及sonos结构 - Google Patents
Sonos结构制造方法以及sonos结构 Download PDFInfo
- Publication number
- CN102709168B CN102709168B CN201210009215.0A CN201210009215A CN102709168B CN 102709168 B CN102709168 B CN 102709168B CN 201210009215 A CN201210009215 A CN 201210009215A CN 102709168 B CN102709168 B CN 102709168B
- Authority
- CN
- China
- Prior art keywords
- silicon nitride
- nitride layer
- silicon
- rich
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 239000004065 semiconductor Substances 0.000 title description 3
- 229910052814 silicon oxide Inorganic materials 0.000 title description 3
- -1 silicon oxide nitride Chemical class 0.000 title 1
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 146
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 146
- 239000010703 silicon Substances 0.000 claims abstract description 92
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 90
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 90
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 230000004888 barrier function Effects 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 11
- 229920001296 polysiloxane Polymers 0.000 claims 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 18
- 230000000903 blocking effect Effects 0.000 abstract description 14
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 9
- 230000007423 decrease Effects 0.000 abstract description 6
- 230000014759 maintenance of location Effects 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 230000005516 deep trap Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0413—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having charge-trapping gate insulators, e.g. MNOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/031—Manufacture or treatment of data-storage electrodes
- H10D64/037—Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种SONOS结构制造方法以及SONOS结构。根据本发明的SONOS结构制造方法包括：在衬底上制备隧穿氧化层；在隧穿氧化层上制备富硅的氮化硅层，富硅的氮化硅层的Si/N比是恒定的；在富硅的氮化硅层上制备硅含量渐变的氮化硅层；以及在硅含量渐变的氮化硅层上制备阻挡氧化层；其中，硅含量渐变的氮化硅层在从所述富硅的氮化硅层到所述阻挡氧化层的方向上硅含量渐少。通过改进SONOS结构中的氮化硅层结构，形成一层富硅的氮化硅层和渐变氮化硅层；由于富硅的氮化硅层中有更多的浅陷阱能级，有利于捕获电荷，增加编译和擦除的速度。并且，这些电荷被限制在Si/N渐变的氮化硅层中富氮的氮化硅层中较深的陷阱能级能够增加电荷的保留时间，使器件的可靠性增加。
Description
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种SONOS结构制造方法以及SONOS结构。
背景技术
随着半导体存储器件的小型化、微型化，传统多晶硅浮栅存储因为叠层厚度过大，对隧穿氧化层绝缘性要求过高而难以适应未来存储器的发展要求。最近，基于绝缘性能优异的氮化硅的SONOS(Polysilicon-Oxide-Nitride-Oxide-Silicon，硅/二氧化硅/氮化硅/二氧化硅/硅)非易失性存储器件，以其相对于传统多晶硅浮栅存储器更强的电荷存储能力，易于实现小型化和工艺简单等特性而重新受到重视。
Kuo-Hong Wu(SONOS device with tapered bandgap nitride layer，IEEEtranscation on electron devices，Vol.52，No.5，May 2005.Kuo-Hong Wu，etc)提出一种基于SONOS的锥形能带的结构，即通过控制反应气体的流速比来控制生成的氮化硅层原子数比，使得靠近隧穿氧化层2(图1)部分的氮化硅含有较多的Si(图1中的渐变的氮化硅层5的下部)，而靠近阻挡氧化层3的氮化硅含有较多的N(图1中的渐变的氮化硅层5的上部)，Si/N比是逐渐变化的，最终氮化硅层的能带结构是锥形的如图1。在P/E最佳操作电压下，对标准氮化硅层、锥形能带结构氮化硅层进行测试，发现具有锥形能带结构的氮化硅器件有较大的阈值电压偏移和更大的存储窗口。通过对新器件的耐久能力进行测试，发现新器件在P/E循环106次后，仍未观察到耐久能力的退化。室温下器件的电荷保持能力没有得到改善，但由于有较大的阈值电压偏移，运用外推法推测，经过10年后依然还有1.3V的存储窗口。但是这个锥形的能带结构由于浅陷阱能级较少，使其初始的编译和擦除速度较慢。
对于SONOS的能带改进的方法，中国专利(申请号：200910057131.2)和CHIEN H C等人的文章(Two2bit SONOS type flash using a band engineeringin the nit ride layer.Microelectronic Engineering，2005，80(17)：256-259.CHIEN H C et al.)提出了一种改进的锥形结构(橄榄型的能带结构)，将通过控制L PCVD过程中反应气体的流速比，使靠近隧穿氧化层2和阻挡氧化层3部分的氮化硅层中Si含量较多，中间部分N含量较高，最终形成的SONOS器件的能带结构如图2所示。从能带图上分析，在氮化层与相邻氧化硅层界面势垒高度要比标准情况下大，这样被存储的电荷不容易从氮化硅层中脱离，数据的保持性得以提高；此外，从衬底注入的电荷先分布在较浅的俘获点，然后迁移到临近较深的俘获点，这种非均匀结构的氮化硅层比均匀的氮化硅层具有更高的电荷俘获效率。对这种新器件进行性能测试，并与标准的氮化硅层器件和锥形能带结构的氮化硅层器件比较，发现其阈值电压移动和P/E操作窗口都比较大；室温下耐久能力和电荷保持能力与锥形能带结构的氮化硅层器件相近，均比标准氮化硅层器件的性能好。但这个改进也没有对初始的编译擦除速度有明显的改善。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够改善具有锥形能带氮化硅SONOS器件编译和擦除速度的方法。
根据本发明的第一方面，提供了一种SONOS结构制造方法，其包括：在衬底上制备隧穿氧化层；在所述隧穿氧化层上制备富硅的氮化硅层，所述富硅的氮化硅层的Si/N比是恒定的；在所述富硅的氮化硅层上制备硅含量渐变的氮化硅层；以及在所述硅含量渐变的氮化硅层上制备阻挡氧化层；其中，所述硅含量渐变的氮化硅层在从所述富硅的氮化硅层到所述阻挡氧化层的方向上硅含量渐少。
优选地，所述的SONOS结构制造方法还包括：在所述阻挡氧化层上制备制备栅电极。
优选地，在所述在所述隧穿氧化层上制备富硅的氮化硅层的步骤中，工艺气体的条件为SiH2Cl2/NH3＝2.07。
优选地，在所述在所述富硅的氮化硅层上制备硅含量渐变的氮化硅层的步骤中，SiH2Cl2/NH3的值随着时间逐渐变小，并最终变为SiH2Cl2/NH3＝0.1。
优选地，所述富硅的氮化硅层的厚度是所述硅含量渐变的氮化硅层5的厚度的1/10至1/2。
根据本发明的第二方面，提供了一种根据本发明第一方面所述的SONOS结构制造方法制成的SONOS结构，其包括：布置在衬底上的隧穿氧化层、布置在所述隧穿氧化层上的富硅的氮化硅层、布置在所述富硅的氮化硅层上的硅含量渐变的氮化硅层、布置在所述硅含量渐变的氮化硅层的阻挡氧化层、以及布置在所述阻挡氧化层上的栅电极；其中，所述富硅的氮化硅层的Si/N比是恒定的，并且所述硅含量渐变的氮化硅层在从所述富硅的氮化硅层到所述阻挡氧化层的方向上硅含量渐少。
优选地，所述富硅的氮化硅层的厚度是所述硅含量渐变的氮化硅层5的厚度的1/10至1/2。
根据本发明，通过改进SONOS结构中的氮化硅层结构，形成一层富硅的氮化硅层和渐变氮化硅层；由于富硅的氮化硅层中有更多的浅陷阱能级，有利于捕获电荷，增加编译和擦除的速度。并且，由渐变氮化硅层产生的深陷阱能级可以接收浅陷阱能级通过水平跳跃的电荷，这样不仅得到更多的电荷，而且这些电荷被限制在Si/N渐变的氮化硅层中富氮的氮化硅层中较深的陷阱能级能够增加电荷的保留时间，使器件的可靠性增加。此外，这种结构不仅可以改善渐变氮化硅层的初始编译和擦除速度，而且可以通过调节硅含量高的氮化硅层和渐变氮化硅层厚度的比例来实现不同的编译和擦除速度，有广泛的适用范围。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1是根据现有技术的形成具有锥形带隙氮化硅层SONOS器件的示意图。
图2是根据现有技术的改进的具有渐变氮化硅层SONOS结构的能带示意图。
图3是根据本发明实施例的具有富硅的氮化硅层和渐变氮化硅层的SONOS结构。
图4是根据本发明实施例的改进的具有高硅含量氮化硅层和渐变氮化硅层的SONOS结构能级示意图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图3是根据本发明实施例的具有富硅的氮化硅层和渐变氮化硅层的SONOS结构。
如图3所示，在形成SONOS结构栅极的过程中，先在P型衬底1上制备一层隧穿氧化层2，然后在隧穿氧化层2上制备一层富硅的氮化硅层502，然后在这层富硅的氮化硅层502上形成硅含量渐变的氮化硅层5，直到形成富氮的氮化硅层501。硅含量渐变的氮化硅层5在从富硅的氮化硅层502到阻挡氧化层3的方向上硅含量渐少。
可以通过控制含硅和含氮气体的比率或是流速来实现不同硅含量和氮含量氮化硅层如图3所示的这些氮化硅层。基于以前的氮化硅淀积方法，这种硅含量较高的结构是可以实现的。
例如，本改进方案可以应用在具有SONOS栅极结构的器件中，在形成SONOS结构的过程中，通过调节SiH2Cl2/NH3＝2.07形成一层富硅的氮化硅层501，由此，富硅的氮化硅层501的Si/N比是恒定的。
然后，在这层富硅的氮化硅层502上，形成硅含量渐变的氮化硅层5，在此期间，SiH2Cl2/NH3的值随着时间逐渐变小。优选地，可使最顶层的富氮的氮化硅层501的形成时的SiH2Cl2/NH3＝0.1。即，所述富硅的氮化硅层上制备硅含量渐变的氮化硅层的步骤中，SiH2Cl2/NH3的值随着时间逐渐变小，并最终变为SiH2Cl2/NH3＝0.1。
这些氮化硅层可以通过控制含硅和含氮气体的比率和流速来实现不同硅含量和氮含量氮化硅层。
进一步地，在上述形成富氮的氮化硅层501之后，可在硅含量渐变的氮化硅层5上制备阻挡氧化层3。最后，在阻挡氧化层3上制备栅电极4。
通过这样的氮化硅层结构可以在衬底附近形成具有更多浅陷阱能级的富硅氮化硅层，图4给出这种SONOS结构的能级图。
在有一层厚度为d的富硅的氮化硅层502和其上淀积的硅含量渐变的氮化硅层5的SONOS结构中，厚度为d的富硅的氮化硅层502中的大量浅陷阱能级可以俘获更多的电子，使初始编译速度增加，而且当电子到达一定数量时，从衬底注入的电子进入浅陷阱能级，随后通过水平方向的跳跃进入更深的陷阱能级。当擦除时，深陷阱能级里的电子逐渐进入浅能级，到达富硅的氮化硅层502的浅陷阱能级，聚集后较容易进入衬底，比单纯的渐变硅含量的氮化硅层的擦除速度要快。
优选地，可以通过调节富硅氮化硅层的厚度和渐变氮化硅层的厚度的比例来调节起始编译速度的改善和器件可靠性之间的调节，为不同的器件要求提供了一种弹性的选择。
根据上述SONOS结构制造方法，形成了一个SONOS结构，该SONOS结构包括：布置在P型衬底1上的隧穿氧化层2、布置在隧穿氧化层2上的富硅的氮化硅层502、布置在富硅的氮化硅层502上的硅含量渐变的氮化硅层5、布置在硅含量渐变的氮化硅层5的阻挡氧化层3、以及布置在阻挡氧化层3上的栅电极4。
其中，所述富硅的氮化硅层的Si/N比是恒定的。
并且，其中，硅含量渐变的氮化硅层5在从富硅的氮化硅层502到阻挡氧化层3的方向上硅含量渐少。例如，硅含量渐变的氮化硅层5在邻近阻挡氧化层3的表面上形成了富氮的氮化硅层501。
在一个优选示例中，富硅的氮化硅层502的厚度d例如是硅含量渐变的氮化硅层5的厚度的1/10至1/2。
通过改进SONOS中氮化硅层的结构，在渐变氮化硅层下引入一层均匀的富硅的氮化硅层502，这个富硅的氮化硅层502能够提供更多的浅陷阱能级。富硅的氮化硅层502有较多浅陷阱能级，可以更快的存储从衬底来的电荷，从而提高SONOS器件初始的编译速度。这些浅陷阱能级在擦除操作中，由于大量浅陷阱能级的存在，可以更快地将从深陷阱能级来的电荷中和，提高SONOS结构器件的初始擦除速度。
总之，根据本发明实施例，通过改进SONOS结构中的氮化硅层结构，形成一层富硅的氮化硅层502和渐变氮化硅层5；由于富硅的氮化硅层中有更多的浅陷阱能级，利于捕获电荷，增加编译和擦除的速度。并且，由渐变氮化硅层产生的深陷阱能级可以接收浅陷阱能级通过水平跳跃的电荷。这样不仅得到更多的电荷，而且这些电荷被限制在Si/N渐变的氮化硅层中富氮的氮化硅层中较深的陷阱能级能够增加电荷的保留时间(retention time)，使器件的可靠性增加。此外，这种结构不仅可以改善渐变氮化硅层的初始编译和擦除速度，而且可以通过调节硅含量高的氮化硅层和渐变氮化硅层厚度的比例来实现不同的编译和擦除速度，有广泛的适用范围。
需要说明的是，虽然以P型衬底说明了本发明，但是本发明同样适用于N型衬底情况。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (5)
1.一种SONOS结构制造方法，其特征在于包括：
在衬底上制备隧穿氧化层；
在所述隧穿氧化层上制备富硅的氮化硅层，所述富硅的氮化硅层的Si/N比是恒定的；
在所述富硅的氮化硅层上制备硅含量渐变的氮化硅层；以及
在所述硅含量渐变的氮化硅层上制备阻挡氧化层；
其中，所述硅含量渐变的氮化硅层在从所述富硅的氮化硅层到所述阻挡氧化层的方向上硅含量渐少，并且，所述富硅的氮化硅层的厚度是所述硅含量渐变的氮化硅层的厚度的1/10至1/2。
2.根据权利要求1所述的SONOS结构制造方法，其特征在于还包括：在所述阻挡氧化层上制备栅电极。
3.根据权利要求1或2所述的SONOS结构制造方法，其特征在于，在所述隧穿氧化层上制备富硅的氮化硅层的步骤中，工艺气体的条件为SiH2Cl2/NH3＝2.07。
4.根据权利要求1或2所述的SONOS结构制造方法，其特征在于，在所述富硅的氮化硅层上制备硅含量渐变的氮化硅层的步骤中，SiH2Cl2/NH3的值随着时间逐渐变小，并最终变为SiH2Cl2/NH3＝0.1。
5.一种根据权利要求1至4所述的SONOS结构制造方法制成的SONOS结构，其特征在于包括：布置在衬底上的隧穿氧化层、布置在所述隧穿氧化层上的富硅的氮化硅层、布置在所述富硅的氮化硅层上的硅含量渐变的氮化硅层、布置在所述硅含量渐变的氮化硅层的阻挡氧化层、以及布置在所述阻挡氧化层上的栅电极；其中，所述富硅的氮化硅层的Si/N比是恒定的，并且所述硅含量渐变的氮化硅层在从所述富硅的氮化硅层到所述阻挡氧化层的方向上硅含量渐少，并且，所述富硅的氮化硅层的厚度是所述硅含量渐变的氮化硅层5的厚度的1/10至1/2。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210009215.0A CN102709168B (zh) | 2012-01-12 | 2012-01-12 | Sonos结构制造方法以及sonos结构 |
| US13/721,068 US20130181279A1 (en) | 2012-01-12 | 2012-12-20 | Sonos structure and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210009215.0A CN102709168B (zh) | 2012-01-12 | 2012-01-12 | Sonos结构制造方法以及sonos结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102709168A CN102709168A (zh) | 2012-10-03 |
| CN102709168B true CN102709168B (zh) | 2015-06-24 |
Family
ID=46901839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210009215.0A Active CN102709168B (zh) | 2012-01-12 | 2012-01-12 | Sonos结构制造方法以及sonos结构 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20130181279A1 (zh) |
| CN (1) | CN102709168B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9331184B2 (en) * | 2013-06-11 | 2016-05-03 | United Microelectronics Corp. | Sonos device and method for fabricating the same |
| CN108831888B (zh) * | 2018-06-13 | 2021-01-29 | 上海华力微电子有限公司 | 一种sonos存储器及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101930914A (zh) * | 2009-06-25 | 2010-12-29 | 上海华虹Nec电子有限公司 | Sonos中氧化硅-氮氧化硅-氧化硅层的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080012065A1 (en) * | 2006-07-11 | 2008-01-17 | Sandisk Corporation | Bandgap engineered charge storage layer for 3D TFT |
| US20090261406A1 (en) * | 2008-04-17 | 2009-10-22 | Suh Youseok | Use of silicon-rich nitride in a flash memory device |
-
2012
- 2012-01-12 CN CN201210009215.0A patent/CN102709168B/zh active Active
- 2012-12-20 US US13/721,068 patent/US20130181279A1/en not_active Abandoned
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101930914A (zh) * | 2009-06-25 | 2010-12-29 | 上海华虹Nec电子有限公司 | Sonos中氧化硅-氮氧化硅-氧化硅层的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102709168A (zh) | 2012-10-03 |
| US20130181279A1 (en) | 2013-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101636845B (zh) | 在多层电荷俘获区域含有氘化层的非易失性电荷俘获存储器 | |
| KR100843229B1 (ko) | 하이브리드 구조의 전하 트랩막을 포함하는 플래쉬 메모리소자 및 그 제조 방법 | |
| TWI581432B (zh) | 包含具有分離的氮化物記憶體層的ｓｏｎｏｓ堆疊的記憶體元件及相關的製造製程 | |
| US8993400B1 (en) | Deuterated film encapsulation of nonvolatile charge trap memory device | |
| US8067284B1 (en) | Oxynitride bilayer formed using a precursor inducing a high charge trap density in a top layer of the bilayer | |
| JP4980931B2 (ja) | 不揮発性ナノ結晶メモリ及びその方法 | |
| KR100652402B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| CN105493266A (zh) | 半导体结构和制造半导体结构的方法 | |
| Wu et al. | SONOS device with tapered bandgap nitride layer | |
| WO2008147386A1 (en) | Sonos ono stack scaling | |
| JP2007043147A (ja) | 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法 | |
| CN111180525A (zh) | 具有多个氮氧化物层的氧化物氮化物氧化物堆栈 | |
| US20080012065A1 (en) | Bandgap engineered charge storage layer for 3D TFT | |
| CN102709168B (zh) | Sonos结构制造方法以及sonos结构 | |
| US8659071B2 (en) | Method and structure to improve the erasing speed operation of SONOS memory device having a graded silicon nitride layer | |
| CN104425503B (zh) | 非易失性半导体存储器件及其制造方法和制造装置 | |
| JP2010161154A (ja) | 半導体記憶装置及びその製造方法 | |
| JP5960724B2 (ja) | 多層酸窒化物層を有する酸化物−窒化物−酸化物積層体 | |
| US20090068850A1 (en) | Method of Fabricating Flash Memory Device | |
| KR100685742B1 (ko) | 불휘발성 메모리 장치 및 이의 제조 방법 | |
| KR100732318B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| CN102709165B (zh) | 双位氮化硅只读存储器制造方法及双位氮化硅只读存储器 | |
| CN114300471A (zh) | 三维存储器及其制作方法 | |
| KR100799026B1 (ko) | 플래시 메모리 소자의 터널 산화막 형성 방법 | |
| KR20080010514A (ko) | 절연막 구조물의 형성 방법 및 이를 이용한 불 휘발성메모리 소자의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |