TW200814288A - Semiconductor device and manufacturing method thereof - Google Patents

Description

200814288 ‘ 九、發明說明： 【發明所屬之技術領域】 本發明係有關半導體裝置，尤其係有關封裝型之半導 體裝置及其製造方法。 【先前技術】 近年，作為新的封裝技術，CSP(Chip Size Package，晶 片尺寸封裝）受到注目。所謂CSP，係指具有與半導體晶片 之外型尺寸約相同大小之外型尺寸的小型封裝。 以往以來，作為CSP的一種，已知有BGA(Ball Grid Array，球型栅格陣列）型的半導體裝置。該BGA型的半導 體裝置係設有複數個與設於半導體基板上的銲墊電極電性 連接的球狀導電端子。 然後，在將該BGA型之半導體裝置組入於電子機械 時，係藉由將各導電端子安裝於印刷基版上的配線圖案， 而使半導體晶片與搭載於印刷基版上的外部電路電性連 •接。 如上所述的BGA型半導體裝置與在侧部具有突出的 引線接腳(lead pin)的 SOP(Small Outline Package，小外型 封裝）或QFP(Quad Flat Package，四面平整封裝）等其他CSP 型的半導體裝置相比，由於具有可設置更多數的導電端 子、且可小型化的優點，故被廣泛運用。 弟16圖為表示以往之BGA型半導體駿置11〇之概略 構成的剖面圖。在由石夕（Si)等所形成的半導體基板1 〇〇之 表面形成有CCD(Charge Coupled Device,電荷耦合裝置）型 319424 5 200814288 影像感測器或CM0S型 墊帝炻TD9承r入~ 4裝置元件101，且銲 “Γ Γ 弟1絕緣膜103而形成。此外，於半導 體基板100之表面，例如破璁其 ^ 玻离基板104係隔介由環氧樹脂 =形成_者層105而接著。此外，於半導體基板⑽ =面及3面，係形成#由氧切膜或氮切膜等所 的弟2絕緣膜106。 於弟2絶緣膜1 〇 6上，传开< 成古命々日此 你办戚有與銲墊電極102電性 連接的配線層107。配後；1 及五/丄丄 亂深層107係形成在半導體基板100 之側面及背面。此外，以將第2絕緣膜106及配線層107 予以被覆之方式形成有由阻銲劑等所形成的保護層⑽。 於配線層107上之保護層108之預定區域形成有開口部， 通過該開口部而形成有與配線層107電性連接的球狀導電 端子109 〇 上述技術例如係被記載於以下之專利文獻。 •(專利文獻1)日本特開2005-072554 f虎公報 • 【發明内容】 (發明所欲解決之課題） 作為組入有如上所述封裝型之半導體裝置的整體裝 置，係被要求薄型化、小型化。 此外，在實現完成後的半導體裝置之層積構造時，也 被要求儘可能降低層積時的高度，以謀求裝置全體的小型 化。然而，在將習知之半導體裝置複數層積而形成層積型 之半導體裝置的情开> 中’存有裝置全體會變大的問題。 因此’本發明之目的為提供可以實現更小型之穿置的 319424 6 200814288 \封裝型半導體襞置及其製造方法、及小型之層積型半導體 裝置及其製造方法。 (解決課題的手段) 本lx明係有鑑於上述課題而研發者，其主要特徵係如 以下所述。亦即’本發明之半導體裝置係具有：半導體基 板，於其表面上形成有電子裝置；支撐體，其背面與前述 1導體基板相對向，且隔著接著層與前述半導體基板貼 合，以及電極，形成於前述支撐體下方，與前述電子裝置 $ 1'生連接’而且於刖述支樓體之表面的—部分區域形成有 此外’本發明之半導體穸罟 a u 千¥體衣置’於别述支撐體形成有本 力、表面貝通至背面的貫通孔；且前述電極可經介前述貫却 孔而與其他裝置之電極電性連接。 :::，本發明之半導體裝置係具有：半導體基板，贫 基广面上形成有電子裝置;支撐體，其背面與前述半導體 /反目=向’且隔著接著層肖前述半導體基板點合極， 形成於前述支撐體下太，命‘ 、口 ’電和’ 複數個貫通孔，從前述支撐::表^ = 接二 通孔係由··在其孔内具有與前二二 你 h知子的貝通孔、與不具有前述第 所構成，收納其他裝置之-部分或全部的收納 ::，本發明之半導體裝置係—種層狀 置，該層積型半導體、尘牛¥體裝 衣置係於上下層積複數個半導體襄置 319424 7 200814288 ;所構成，該半導體裝置係具有：半導體基板，於其表面上 ·=有電子裝置m撐體，隔著接著層而#合於前述半 V體基板之表面上，而且在該層積型半導體裝置中，下層 f導體裝置之支撐體於其表面之—部分區域具有凹部或貫 =孔；上層半導體裝置之全部或-部分係被收納於前述下 層半導體裝置之支撐體的凹部或貫通孔。 署^卜’在本發明之半導體褒置中，前述下層半導體裝 •壯之支^體係具有電極連接用的貫通孔，前述下層半導體 ^與^上層半導體I置之間的電性連接，係經介形成 於剛述電極連接用之貫通孔内的導電材料而進行。 此外，本發明之半導體裝置之製造方法具有：準備在 表面^形成有電子|置、及與前述電子裝置電性連接的電 ^的半導體基板，前述半導體基板之表面上隔介著接 :層而貼合支撐體的步驟；以及於前述支樓體之表面的一 部分區域形成凹部的步驟。 此外’本發明之半導體裝置之製造方法具有：於前述 支^形成從其表面貫通至背面的貫通孔，且使前述電極 之刚述支撐體侧之面露出的步驟；.以及於前述貫通孔内’ .形成與錢電極電性連接的第1導電端子的步驟。 裝置之製造方法，係包含：於上下層積複數個半導 2直之步驟’其中’該半導體裝置係具有：半導體基板， 於其表面上形成有電子裝置、及與前述電子裝置電性連接 之電極’以及支掉體’隔著接著層而貼合於前述半導體基 319424 8 200814288 板之表面上；前述層積型半導體裝置之製造方法具有：於 f為下層的半導體裝置之支撐體表面的一部分區域形成凹 部或貫通孔的步驟；以及藉由將上層半導體裝置之全部或 一部分收納於前述支撐體的凹部或貫通孔，而將上層 層的半導體裝置予以層積的步驟。 曰 (發明效果）

本發明係在與半導體基板貼合的支撐體之表面形成有 凹部或貫通孔。因此，彳以利用該凹部或貫通孔之空間 配置其他裝置或零件的全部或—部分，而可實 的薄型化、小型化。 ^ 、此外’藉由利用如上所述地於支撐體形成有凹部 通孔的半導时置，將上層半導體裝置之全部或—部分收 ，於下層半導體裝置之支撐體之凹部而進行層冑，即 得比以往更小型的層積型半導體裝置。 又 【實施方式】 接著，針對本發明之第丨實施形態參 明。第1圖至第7圖分別為依製程順序所干二進仃祝 面圖。 貝斤所不的剖面圖或平 首先’如第i圖所示，準備於其表面形成置 U例如CCD或紅外線感測器等受光元件 有：以件 半導體元件)之由糊等而成的半導體基^半;t 板2係成為例如3〇〇 " m至7〇〇从瓜左 、，土 半導體基板2之表面係形成例如膜厚而且’於 3(例如’藉由熱氧化法或㈣(化學氣相 319424 9 200814288 ’ 氧化矽膜)。 • 其大，藉由濺鍍法、鍍覆法或其他成膜方法而形成鋁 ()鋁合金或銅（Cu)等金屬層，之後以未圖示的阻劑層 為遮罩將該金屬層㈣’而於第！絕緣膜3上以例如膜ς 1/zm形成銲墊電極4。銲墊電極4係經由未圖示之配線而 /、衣置元件1或其周邊元件電性連接的外.部連接用電極。 又’弟1圖中雖將銲墊電極4配置於裝置元件1之兩側， 但其位置並非限定，亦可配置於裝置元件1上。 立、其次，於半導體基板2之表面形成將銲墊電極4之一 P刀上面或全部予以被覆的鈍化膜5(例如以法所形 成的氮化矽膜）。於第1圖中，係以將銲墊電極4之一部^ 上面被覆的方式形成鈍化膜5。 刀 其次’在含有銲墊電極4的半導體基板2之表面上， 隔介環氧樹月旨、聚醯亞胺（例如感光性聚酿亞胺）、阻 壓克力等接著層6而貼合支撐體7。在支撐體7的面之'中， #設成與半導體基板2相對向的主面為背面、相反側的主面 為表面。支撐體7例如可為膜狀的保祕帶，亦可為玻璃、 石英、陶莞、金屬等剛性基板，或為由樹月旨所成者。此外， 支撐體7為剛性基板’則可堅固的支撐薄型化的半導體美 板2,在謀求錯人工的搬送自動化之點上較佳。支擇體^ 為具有支樓半導體基板2並且保護其元件表面的功能者。 又’當裝置元件1為受光元件或發光元件時，則支撐體/ 為由透明或半透明的材料所構成且具有可使光透過之性質 319424 10 200814288 其次，對於半導體基板2之背面使用#面研磨裝置（研 磨器）進行背研磨，使半導體基板2之厚度變薄至預定的厚 度（例如心m左右）。又，該研磨步驟以㈣處理亦可， 併用研磨器與㈣處理亦可。又，視最終製品之用途、規 格及所準備的半導體基板2之#初的厚度，也有不須進行 該研磨步驟的情形。 其次’如第2圖所示，僅將半導體基板2中對應於銲 墊電極4的預定區域從半導體基板2之背面側予以選擇性 地蝕刻’以使第i絕緣膜3之一部分露出 出部分為開口部8。 路 針對該半導體基板2之選擇性的_，參照第3 _ 進仃”兄明。第3圖⑷及(b)為從下方（半導體基板2 侧）硯看的概略平面圖，第2圖為沿著第3圖⑷及⑻之χ_χ 線的剖面圖且為相對應者。 2 3 _所示’將半導體基板2㈣為比 :見度：且為略長方形之形狀亦可。此外，如第 A 絲成有銲墊電極4的區域進行_，藉此構成 ：導二二2之外周成為凹凸狀亦可。在後者的方式 I +¥體基板2與支撐體7之重疊面積較大，且半導體 土板2係殘留至支撐體7之外周附近為止。因此，從提升 支對於半導體基板2之支㈣度的觀點來看，後^ 之構成較佳。此外，依據後者之構成，由於可 體基板2與切體7之熱膨脹率之差異所 撐體^ -曲，故可防止半導體裝置之龜裂或剝離。又，以：第之 3 319424 11 200814288 圖（a)及（b)所示之平面形狀不 & ，女叮 不间的形狀設計半導體基板2 亦可。 "此外，於本實施形態中雖以半導體基板2之橫向寬度 越接近表面側越廣的方式將丰道 ^ 利m 』万式將+導體基板2之侧壁斜向餘 刻，但亦可以使半導体基板2 认士挣祕， 心見度為一疋，且其側壁對 於支樓體7之主面成垂直的方式進行钱刻。 其次，如第4圖所示，以半導體基板2作為遮罩而將 第1絕緣膜3選擇性韻刻。葬ώ 1 ...... 、 » 2之㈣h Γ 刻’將從半導體基板 〜縣之切割線為止的區域之第1絕緣膜3去 ^吏其^於開口部8之底部中的銲墊電極4之-方的面（半 择’土反2側之面）露出。又，關於該㈣，亦可形成阻劑 層，且將該阻劑層作為遮罩而加以利用。〃 其次’如第5圖所示，在露出的銲藝電極4上形成金 9。金屬| 9為例如將鎳（Ni)層與金㈣層依序層積所 ^之層^可以藉由將阻劑層作為遮罩而將該等金屬依序濺 齡二’之後將阻劑層去除的所謂剝離⑽_法或鏡覆 形成。 方八又，可將金屬層9之材質適當變更。亦即，除了鎳層 ^ . ^(W)^ . ^(Cu)^ . ^(Sn^ =構成亦可。金屬層9係介在於銲塾電極4、與後述的導 ^糕子25或其他裝置之電極的電性連接之間，只要具有保 ^杯墊電極4的功能則其材質並不被特別限定，且為該等 $屬之單層或層積皆可。作為層積構造之例，可舉出錄層/ 金層、鈦層/鎳層/銅層、鈦/鎳鈒層/銅層等。 θ 319424 12 200814288 接著，藉由切割刀或蝕刻從半導體基板2側將支撐體 7的一部分去除，以沿著切割線〇1^形成v字型溝1〇(切口 溝）。又，亦有不形成V字型溝10的情形。 其次，將在對應於銲墊電極4及金屬層9的位置具有 開口部的保護層U以例如心m之厚度予以形成。該開 口部係形成於銲墊電極4之主面中之半導體基板2侧之面 上0 朴保護層11之形成係例如以下所述方式而進行。首先， 藉由k佈k膜（coating)法將聚酿亞胺系樹脂、阻銲劑等 有機系材料塗佈於全面，聽行熱處理（預培（㈣bah》。 接著將#佈相有機系材料曝光、顯像以形成使金屬層 9的表面露出之開口部，之後藉由對其施以熱處理(後培 (卿bake))，而獲得在對應於銲墊電極4及金屬層$的位 2有開口部的保護層11。X，在形成V字型溝10的情 y支禮體7之一部分（側面）也被保護層11被覆。因此， 可以減低腐蝕物質的浸入。 復口此 p其次，如第6圖所示，在支撐體7之表面的一部分區 有ί底部為略水平的凹部12。具體舉例而言，例如 於支之形成領域具有開口的阻劑層（未圖示）形成 知^ 且以該阻劑層為遮罩而將支撐體7之表面 濕方向”乾蝕刻而形成。此外，亦可藉由雷射照射、 :3裢噴（miCr〇blast)法將支撐體7之表面去除 细η物」 曰精由將暴土（alumina)或石夕石㈤叫等 細撕朝對象物噴射，而將該對象物進行加工的= 319424 13 200814288 :法。又’該凹部12並非貫通支撐體7者，而於支撐體7 之厚度方向的中途具有其底部。 牙體 又凹邛12之冰度、寬度及平面形狀雖為任意，但將 Γ部12形成為可將包含前述保護層11的半導體基板2全 ^收谷於其㈣之作法，從獲得最小尺寸之層積型半導體 衣置的硯點上而言較佳。關於這點將於後詳述。 此外’因也可如後所述的利用該凹部】 裝置（例如MEMS(Micr〇 . 工门將电子 1電系缔、-也η、兩 如㈣SyStem ;微機 …牛）或令件（例如濾光器構件或透鏡）配置於並底 :上=該情形中則因應所配置之物而調節凹部… 域且於在體/之表面中的為未形成有凹部12的區 …對應於知墊笔極4的位置，將該支撐體7貫通 使銲墊電極4從支撐體7侧露出的貫通㈣。呈舉例2 二，=:上形成於貫通孔15之形成區域= =_刻，使接著㈣出，且接==著 貫通孔15。又，亦可藉由以氫氟酸_ 岁:钱=洛液的次餘刻(dip etching)法而形成。又，藉由乾蝕 X田射照射、或微喷法等而形成貫通孔15亦可。 從上面方向觀看時，該貫通孔15例如為一邊 /工右的大致正㈣。於本實施形態中，貫通孔I〗係幵 朝内側進入達預定距離的區域。因此 後，貝通孔。即成為以支撐體7將外周圍起。又，使貫= 319424 14 200814288 孔15鄰接於切割線DL而將孔 。出於切體7之外側的方式亦可。4為在切割後露 接著，在露出於該貫通孔15之底部 墊電極4之支撐J蚌墊電極4上（銲 嫁體7側之面上）形成金屬層16。金屬声16 係與已述之金屬層9 1屬層16 與金(婦仿皮麻 例如為將鎳⑽層 e t序層積者。藉此，於銲墊極 成金屬層9、16。 則之兩主面形 1刷於貫通孔15/ 電材料（例如鲜材）網版印 、貝k孔15内之金屬層16上，且蕤由 熱處理回銲而形成導電端子17。導^=該¥電材料以 墊電極4之位置，沿…對應於銲 電料17你π 者支撐體7之外周而形成。此外，導 广Μ#'形成為比支撐體7之高度更高出若干，立 體7之表面側朝垂直方向突出的電極。如上所述，萨由 預先使導電端子17從##7 η 如上所述’猎由 之安裝變得容县？ 側突出’可使完成後 I 在銲墊電極4係形成於裝置元件1 ^ 上的f月形中，亦可祐普、S Ί r 導體劾2舌田 及導電端子17形成於與半 ¥體基板2重《的區域。 瓦卜導電端子17之形成方法並不限定於上述方法， 孟屬層16作為鑛覆電極利用的電鏡法、利用塗 7 ”銲材等進行塗佈的所謂塗佈(dispense)法等而形 :二電端子17為以金、銅或鎳作為材料者亦可， 其材料亚不被特別限定。 導體5(Γ考切割線DL進行切斷，且分割為個別的半 令體衷置5 0。又，作盘八含丨 卜兩刀口]成個別的半導體裝置50的方 319424 200814288 •泰法，可舉出切割法、钱刻法、雷射切割法等。 • 完成後的半導體裝置5〇係安裝於 極的其他裝置。例如如第 、固案形成有外部電 J如如弟8圖所不，將導雷 接於如印刷基板的電路基板20之外部電桎2 紙 未圖示，但亦有導電端子17盘苴仙11'極21。此外，雖 接線咬配線耸道 ^ ^衣置之電極間係經介搭 ㈣置而間接地連接的情形。此外，在 ”他：置形成有突出狀之電極時，也有不設置導電端子 而將其他裳置之電極 /置―電、子17 藝外，亦可將今屬思。〆貝通孔15而進行連接的情形。此 丌將1屬層9與其他裝置之電極連接。 本構成中，由於支樓體7之表面形成有 凹Γ2之底面上存有自由空間22。因此，利料凹：： 之空間22，而可蝉龙忠壯士士、音& 彳用这凹口p 12 … 有+導體裝置50的裝置全體之 涛型化、小型化。例如，當裝置元件!為受光元件ί 由於凹部12之底部上配置濾光器構件（例如彩色遽】哭稭 僅使特定波長透過的濾光器等）或透 :晉二 >之小型化。 丨j毒求裝置全體 之底邻上卜’亦可將MEMS疋件等電子裝置配置於凹部12 上。又，所言胃MEMS係指將機械要素零*、感測哭、 致動窃、電子電路積體化於半導體基板上的裝置广〇〇 又，於第8圖中接著層6係部分性地形成，而於# 體7與半導體基板2之間形成有空腔以。例如# 體基板2上環狀地塗佈接著層6n 9 、丰¥ 23。 之料，即可形成該空腔 開 此外’如第9圖所示’亦有對於露出在保護層n之 319424 16 200814288 、:的金屬層9形成導電端子”的情形。 :之=端…有同樣的構 :所: 二:外端子25可與導電端子17同樣二= p刷法、鑛覆法、或塗佈法 、、’ 士古道〜7 仰忐而形成。令如第9圖所示地形 成有¥電鈿子25的半導體裝置為51。 半導體裝置η亦可經介導電端子 成有外部電極的電物反。例如，如第9圖所：於 端子25直接連接於印刷基板般的電路基板％之外部電極 =此外，雖未圖不，但亦有導電端子Μ與外部電極係級 ;丨搭接線或配線等導電性物質而間接連接的情形。 二 半導體袭置5G及51中，並未形成有如以往之半導體 農置（第16圖）所示的延伸在半導體基板之側面及背面的配 線層術及第2絕緣膜106。此乃因與如上所述地形成配 線層及絕緣膜的構成相比’從製造步驟簡單化而提升生產 性，並且壓低製造成本的觀點來看較佳的緣故。 此外，在形成導電端子25的情形中，如第9圖之半導 體裝置51所示地，將筹電端子25鄰接於半導體基板2之 側壁的外侧而形成為佳。此乃因與如以往之半導體襞置（第 16圖）般地在半導體基板之背面上形成導電端子的1 青形2 比，可以實現半導體裝置之薄型化、小型化之故。 乂 其次，針對將完成後的半導體裝置於垂直方向層積複 數個的層積型半導體裝置一邊參照圖式一邊進行說明。 又，與已表示者同一的構成要素係採用同―符號而省略其 說明或予以簡略。 八 319424 17 200814288 . 於第1G圖中，係、示有依—個半導體裝置51、二個丰 -導=置5〇、一個半導體裝置”的順序層積的層積型半 Π置6〇之剖面圖。又，半導體裝置52係除了 3 體：未：成有凹部12、貫通孔15以及導電端子η以“ 舁半導體裝置50具有同樣構成者。 1 1型的半導體裝置6()聽完成各半導體裝置％、 二52: ’利用以下的製程予以製造。又，為 ^寸^積財導體裝置，” 12係以可將 物 =包含保護層η的半導體基板2的部分實質上= 收谷於/、内。卩的方式調節其寬度及深度。 首先’將完成後的各半導體裝置(50、51、52)以使夂 m?金屬層9整合的方式予以重疊。於" 成為上層的半導體裝置之—部分後合於其 :體裝f之凹部12的空間之方式進行固定。然後，例如藉 _、皮熱居壓者法將導電端子17與金屬層9連接即完成層積構 之¥電知子25與電路基板61之外部電極62直接連接。 如上所述’本實施形能之爲4生、、， 介設於支撐體7的貫通孔：二二半導體裝置中，係經 接。更且，於支樓體7形成二2下：導體裝置電性連 之-部分收容於凹部㈣;將上層半導體裝置 Λ. ? κρ 円口此，可使層積構造之高度成 4瑕小限。 且牛導體基板2之厚度為 319424 18 200814288 .時，若以習知構造（第16圖）進行4段之層積，則全 .體之厚度至少有600(100x4+ 50x4)^111左右。相對於此， 若以本實施形態之構造進行4段之層積，則全体之厚度成 為 450(100χ4+50χ1)/ζπι 左右。 、此外’由於在半導體裝置50、51、52完成的同時即成 為可以層積的狀態’故作業性、效率較佳。 此外，於本實施形態中，因不需如習知例地對於半導 丨體基板2之側面及背面形成配線層i 〇7及第2絕緣膜^ % 的步驟，故可以在提升生產力的同時壓低製造成本。此外， 因半導體基板2之表面係由支撐體7所保護，故可以防止 形成於表面的裝置元件丨及其周邊元件之劣化，且可 半導體裝置的可靠性。 ^ 其次，針對本發明之第2實施形態參照圖式進行說 明。又，對於與已說明的構成為同樣構成者附上同—己號 且省略其說明。第u圖係表示本發明之第2實施形態的半^ 導體裝置65的剖面圖。 於第1實施形態中，在支樓體7之表面的-部分區域 形成有凹部12。相對於此’於第2實施形態中，其特徵係 在支摟體7之-純區域形成有絲面向f面貫通的貫通 孔66。該貫軌66與具有和其他裝置電性介在功用的貫 通孔15不同，係為提供用以將其他裝置之_部分或全收 納用之空間的貫通孔。1 k 1實施形態之凹部 與貫通孔15同時 該收納用貫通孔66係藉由例如與第 形成步驟同樣的步驟而形成。此外， 319424 19 12 200814288 •形成亦可。具體舉例 .開口的阻齊/層形成於切體將7在上貝通且孔二之形成區域具有 罩而將支撐體7之表 猎由以該阻劑層為遮 外，也可藉由雷射昭射3向進行乾蝕刻而形成。此 表面去除而形成。，、二::刻、或微喷法將支撐體7之 vr. 成错由形成貫通孔66,使接荖层、— 分區域露出於外部。 彳更镬者層6之一部 雖未圖示’但於貫通孔 將 之露出的部分予以去除亦可。或者，於接著^字接者層6 驟之際，不使接著層6形成 孔成步 可。藉由不使接著層6形成於裝置元件二：二域亦 褒置之動作品質提升的情形。例如，1开=有而有半導體 作品質 ^介在有多餘的物質’而可以提升其動 如上所述，藉由於支撐體7形成貫 如第12圖所示的層積構造 ㈣：：以形成 半導體裝置67、二個半㈣裝置 衣67除了形成有導電端子25以外皆為與半導體

同-構成。半導體|置68係除了於支撐體7未形成雨 孔66、貫通孔15、以及導電端子17 1 貝L 裳置Μ同狀構成者。 卜自具有與半導體 上所述’利用貫通孔^的空間，即可謀求安裝或芦 積了半導體裝置的裝置全體之薄型化、小職。女衣义層 又，本發明並不被上述實施形態所限定，而可在不逸 319424 20 200814288 '脫其要旨的範圍内進行變更乃不在言下。 - /如貝通孔15、金屬層16、及導電端子17雖形虚 於支撐體7中對應於銲墊電極4的位置，但並沒有非形 於=位置不可的需要，只要可介在於與半導體 ^ 的其他裝置電極間的連接，則形成於任意位置皆可。方 此外’可將凹部12或貫通孔66加工為 外：形成為複數個亦可。從而，亦可與晶片之功能 相兴的半導體農置層積。此署 都12戎香、系⑺ ，又名而罟便上層裝置與凹 —次貝通孔66内無隙缝地完全密著，與上 存有空間亦可。舲抓+ Λ l 衣置之間 亦可以用將β之半導pj、相異的半導體裝置層積時， 銲墊中，雖使半導體基板2之端部與 一 "分一式對： 體基示’亦可對於支標體7中之舆半導 面)進行蝕到、： 與形成有凹部12的面為相反的 但是/士替射光東照射、或微喷等，以形成凹部70。 撐體7被2注意不可使凹部7G與凹部12連通等而使支 凹部70/g壞。猎由於舆半導體基板2相對向的面也形成 與支料7卩可將形成有該凹部7G之區域的半導體基板2 全面而、t間的間隔擴大。又，於第13圖接著層6並非 份性的形成’故在支撐體7與半導體基板2之 319424 21 200814288 :形成有空腔71。然後，利用空腔71， 上隔著絕緣膜3而形成MEM 杜^ 此時，亦可使MEMS元件入牛二專之凡件亦可。又， 性連接。 、二；|配線而與銲墊電極4電 此外，藉由將半導體基板2之表面側予以 光線照射等，即可形成如第14圖所示的凹部^且= =部73之底面上形成包含Μ聰元件的種種元件。

口Hi構成，半導㈣板2與支#體7之时擴開凹部 3之長差'’故與未於半導體基板2形成㈣乃的構成 目比，可在半導體基板2上形成更有厚度的元件。此外， 藉由將凹部73之段差深度之調節，與接著層6之厚度 撐體7之背面的凹部7〇之調節組合，即可自由地調：支撐 體7與半導體基板2之間的空間。 ^又，第13圖及第14圖係示有未形成金屬層9，且保 護層11將銲墊電極4予以被覆的構成。 ’、 此外，藉由將半導體基板2之蝕刻圖案及切割線的位 置予以變更，而如第15圖所示地設置開口部8〇亦可。開 邛80其周圍係由半導體基板2圍起。而且，於該開口部 80内係形成有導電端子25。該變更例之半導體装置85之 導電端子25，係從半導體裝置85之背面侧露出，而未從 $面側露出。因此，可以減低腐蝕物質之浸入或機械性損 傷等，而可使半導體裝置之可靠性提升。又，雖未圖示， 但當然亦可在具有開口部的第15圖之構成中，於支撐 體7设置貫通孔15、或貫通孔66。此外，亦可利用該半導 319424 22 200814288 ..Z㈣而形成如第10圖及第12圖所示的層積型半導體 /此外，於以上說明中，雖以BGA型之半導 仃說明，但本發明亦可適用於不具有球 端早進 =二Grid 覆日日（flip flop chip)型半導體裝置。 1 【圖式簡單說明】 f1圖為說明本發明的第1實施形態之半導體裝置及 _其製造方法的剖面圖。 卞午股衣置及 ㈣！2為說明本發明的第1實施形態之半導體裝置及 其製造方法的剖面圖。 第甘=⑷及⑻為§兄明本發明的帛1實施形態之半導體 裝置及，、i造方法的平面圖。 第=圖為說明本發明的第1實施形態之半導體裝置及 其製造方法的剖面圖。 實施形態之半導體裝置及 弟5圖為說明本發明的第 其製造方法的剖面圖。 圖為祝明本發明的第1實施形態之半導體裝置及 其製造方法的剖面圖。 ，第士圖為，兄明本發明的第i實施形態之半導體裝置及 其製造方法的剖面圖。 圖為說明本發明的第」實施形態之半導體裝置之 安裝狀悲的剖面圖。 第9圖為况明本發明的第1實施形態之半導體裝置及 319424 200814288 -其製造方法、、安裝狀態的剖面圖。 ， 第10圖為况明本發明的第1實施形態之層積型半導體 裝置及其製造方法的剖面圖。 第Π圖為說明本發明的第2實施形態之半導體裝置及 其製造方法的剖面圖。 .第12圖為說明本發明的第2實施形態之層積型半導體 裝置的剖面圖。 弟13圖為說明本發明的半導體裝置之變更例的剖面 圖。 弟14 ®為說明本發明的半導體&置之變更例的剖面

第15 圖為說明本發明的半導體襞置之變更例的剖面 第_16圖為說明習知之半導體裝置的剖面圖。 主要元件符號說明】 2、1〇〇 4、102 6、105 _ 1、裝置元件 3、103第1絕緣膜 5 純化膜 7 支撐體 9、16金屬層 U、108保護層 15、66貫通孔 2D ' 26 ' 61電路基板 22 空間 半導體基板 銲塾電極 接著層 2 (支撐體表面的）凹 17 ^ 25 N jQg _ 導電端子 21 λ 27 \ 外部電極 319424 24 200814288 、50 、 51 、 52 、 65 、 67 、 68 、 85 、 ^ 60、69 層積型半導體裝置 70 (支撐體背面的）凹部 71 空腔 72 73 (半導體基板表面的）凹部 104 玻璃基板 106 107 配線層 110 半導體裝置 MEMS元件 第2絕緣膜

25 319424

Claims (1)

1. 200814288 、申請專利範圍： h 一種半導體裝置，係具有： =導體基板，於其表面上 切體，其背面與前述半導體裝置； 接著f與前述半導體基板點合=板相對向’且隔^ 性連:極：成於前述切體下方，與前述電子裝置f 於前述支撐體之表面的一邱八广λ 2.如申請專 的#刀區域形成有凹部。 〗乾圍弟1項之半導體裝置，i中 孔； 於前述支撐體形成有從其表面貫通至背面的貫通 前述貫通孔而與其他裝置之電 且别述電極可經介 極電性連接。 2項之半導體裝置，其中具 3·如申请專利範圍第1項或第 有·· 一導包‘子’於别述支撐體之貫通孔内與前述電 極電性連接；並且 4述第1導電端子係通過前述貫通孔而從前述支撐 體之表面側突出。 4.如申請專利範圍帛丨項至第3項中任—項的半導體裝 置，其中具有·· 保護層，將前述半導體基板予以被覆，且在與前述 電極重疊的區域具有開口；以及 第2導電端子，係經介前述保護層之開口而與前述 26 319424 200814288 電極電性連接。 5·如申請專利範圍第i項至第4項中任一項的半導體裝 置，其中，於丽述支撐體之凹部的底面上，係配置有微 機電系統（MEMS)元件或濾光器構件。 6·如申請專利範圍第i項至第5項中任一項的半導體裝 置，其中，前述黏著層係部分性的形成，且於前述半導 體基板與前述支撐體之間形成有空腔。 7· —種半導體裝置，係具有·· 半導體基板，於其表面上形成有電子裝置； 接荖其背面與前述半導體基板相對向，且隔著 接者層與别述半導體基板貼合； 性連==成於前述以體下方，與前述電子裝置電 而且複數個貫通孔，從前述支撐體之表面貫通至背面； 前述複數個貫通孔係由：在苴肉 / 電性連接的第！導電端子的貫通；、：/、有與前述電極 不具有前述第1導雷山2 之-部分或全部的收納用之貫通二::收納其他裝置 !.如申請專利範圍第7項之二;構= 保護層，被覆前#、t /、中具有· 疊的區域具有開口；以及、土板，且在與前述電極重 第2導電端子，係經介 電極電性連接。 ，、後層之開口而與前述 319424 27 200814288 ‘ 9·; = =:導體裝置’係於上下層積複數個半導體裝 .置而構成的層積型半導體裝置，該半導體# 半導體基板，於其表面上具有具有· 面上支=，隔著接著層㈣合於前述半導體基板之表 在前述層積型半導體裝置申， 上層半導體裝置之全部或一邻八 ^ #刀係被收納於前述 卜層體裝置之支撐體的凹部或貫通孔。 10.如申請專利範圍第9項之層積型半 乂 ，層半導體裝置中除了前述支撐體以外的部；係： 收納於前述下層半導體裝置之凹部或貫通孔 ’、 ‘ 2其中，w述下層半導體裝置之支撐體係具有電極連 接用的貫通孔，前述下層半導體裝置與前述上層半導體 裝置之間的電性連接，係經介形成於前述電極連接 貫通孔内的導電材料而進行。 12:申請專利範圍第9項至第n項中任一項的層積型半 導體裝置，其中，前述下層半導體裝置係具有： 保護層，被覆前述半導體基板，且在與電極重聂 區域具有開口；以及 且 導電端子，係經介前述保護層之開口而電 電性連接。 电棧 319424 28 200814288 ' 13.—種半導體裝置之製造方法，係具有： $備在表面上形成有電子裝置、及與前述電子穿置 電性連接的電極的半導體基板，且於前述半導體基板之 表面上隔介著接著層而貼合支撐體的步驟；以及 於前述支撐體之表面的一部分區域形成的步 驟。 如申請專利範圍第13項之半導體裝置之製造方法，立 中具有： 。 _ 於前、述支·撐體形成從其表面貫通至背面的貫通 孔，且使前述電極之前述支撐體侧之面露出的步驟；以 及 於前述貫通孔内，形成與前述電極電性連接的第ι 導電端子的步驟。 15.如申請專利範圍第13項或第14項之半導體裝置之製造 方法，其中具有： . 將’述半導體基板及前述絕緣膜去除，而使前述電 極之如述半導體基板侧之面露出的步驟； 田形成將前述半導體基板予以被覆，且在與前述電極 重$的區域具有開口的保護層的步驟；以及 形成從前述支撐體朝前述半導體基板之方向突 $，且經介前述保護層之開口而與前述電極電性連接的 第2導電端子的步驟。 16·—種層積型半導體裝置之製造方法，係包含： 於上下層積複數個半導體裝置之步驟，其中，該半 319424 29 200814288 導體裝置係具有： 半導體基板’於其表面上形成有電子裝置、及與前 述電子裝置電性連接之電極；以及 支撐體’隔著接著層而貼合於前述半導體基板之表 面上； 前述層積型半導體裝置之製造方法具有： 於成為下層的半導體裝置之支撐體表面的一部分 區域形成凹部或貫通孔的步驟；以及 藉由將上層半導體裝置之全部或一部分收納於前 处支撐體的凹部或貫通孔，而將上層及下層的半導體裝 置予以層積的步驟。 、 17.如申料利範圍第16項之層積型半導體裝置之製造方 法，其中具有： 本於前述成為下層的半導體裝置之支稽體，形成從其 表面朝：面貫通的電極連接用的貫通孔的步驟； 於月!述私極連接用之貫通孔内形成導電材料的步 鄉，以及 較^ ’I形成於前述電極連接用之貫通孔内白勺導電材 而使前述上層及下層的半導體裝置f性連接的步 驟。 HC圍第16項或第17項之層積型半導體裝置 去其中具有··形成將前述半導體基板及前述 體之—部分予以被覆’且在與前述電極重疊的區域 具有開口的保護層的步驟。 319424 30