[go: up one dir, main page]

CN104934334A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN104934334A
CN104934334A CN201410446951.1A CN201410446951A CN104934334A CN 104934334 A CN104934334 A CN 104934334A CN 201410446951 A CN201410446951 A CN 201410446951A CN 104934334 A CN104934334 A CN 104934334A
Authority
CN
China
Prior art keywords
layer
metal
electrode
semiconductor device
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410446951.1A
Other languages
English (en)
Inventor
柴田浩延
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104934334A publication Critical patent/CN104934334A/zh
Pending legal-status Critical Current

Links

Classifications

    • H10W20/40
    • H10W72/019
    • H10W72/352
    • H10W72/59
    • H10W72/921
    • H10W72/923
    • H10W72/952
    • H10W90/734
    • H10W90/736

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明提供一种可实现电极与焊料的适当接合的半导体装置及其制造方法。根据一实施方式,半导体装置包括含有第1金属元素的电极层。而且,所述装置包括金属层,所述金属层设于所述电极层上,且含有所述第1金属元素及与所述第1金属元素不同的第2金属元素。而且,所述装置包括焊料层,所述焊料层是在所述金属层上与所述电极层相隔而设,且含有所述第2金属元素。

Description

半导体装置及其制造方法
[相关申请案]
本申请案享受以日本专利申请2014-53761号(申请日:2014年3月17日)为基础申请案的优先权。本申请案是通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
本发明的实施方式涉及一种半导体装置及其制造方法。
背景技术
通常,半导体装置的背面电极是由Ni(镍)形成,焊料是由Sn(锡)形成。在将背面电极与焊料接合的情况下,有背面电极内的大量Ni原子向焊料内扩散的可能性、或于背面电极与焊料的接合面不均匀地形成Ni3Sn4合金层的可能性。在这些情况下,有无法实现背面电极与焊料的适当接合的问题。
发明内容
本发明提供一种可实现电极与焊料的适当接合的半导体装置及其制造方法。
根据一实施方式,半导体装置包括含有第1金属元素的电极层。而且,所述装置包括金属层,该金属层设于所述电极层上,且含有所述第1金属元素及与所述第1金属元素不同的第2金属元素。而且,所述装置包括焊料层,该焊料层在所述金属层上与所述电极层相隔而设,且含有所述第2金属元素。
附图说明
图1(a)-图1(c)是表示第1实施方式的半导体装置的制造方法的剖视图。
图2(a)-图2(d)是表示第1实施方式的比较例的半导体装置的制造方法的剖视图。
图3是表示第1实施方式的半导体装置的结构的例子的剖视图。
图4(a)、图4(b)是表示第1实施方式的半导体装置的电极结构的第1例的俯视图。
图5(a)、图5(b)是表示第1实施方式的半导体装置的电极结构的第2例的俯视图。
图6(a)-图6(c)是表示第2实施方式的半导体装置的制造方法的剖视图。
具体实施方式
下面,参照附图说明本发明的实施方式。
(第1实施方式)
图1是表示第1实施方式的半导体装置的制造方法的剖视图。本实施方式的半导体装置的例子是包括正面电极与背面电极的功率用半导体装置。
首先,如图1(a)所示,在基板1上形成电极层2。具体来说,在基板1上依次形成第1电极层2a、第2电极层2b、及第3电极层2c。
基板1的例子为硅基板等半导体基板。图1(a)示有平行于基板1且相互垂直的X方向及Y方向、以及垂直于基板1的Z方向。在本说明书中,将+Z方向作为上方向,将-Z方向作为下方向。例如,图1(a)中的基板1与电极层2的位置关系是表现为基板1位于电极层2的下方。
电极层2例如为半导体装置的背面电极。第1电极层2a的例子为Al(铝)层。第2电极层2b的例子为Ti(钛)层。第3电极层2c的例子为Ni(镍)层。第3电极层2c是含有第1金属元素的电极层的例子。另外,Ni元素是第1金属元素的例子。
然后,如图1(b)所示,在电极层2上依次形成金属层3与保护层4。
金属层3是用以将电极层2与后述焊料层5接合的层。本实施方式的金属层3是含有Ni元素与Sn(锡)元素作为合金成分的合金层,具体来说,是Ni3Sn4合金层。Sn元素是与第1金属元素不同的第2金属元素的例子。此外,金属层3除Ni元素与Sn元素以外,也可以含有其他元素。
保护层4是用以防止金属层3氧化的层。保护层4的例子为Au(金)层或Ag(银)层。Au元素或Ag元素是与第1及第2金属元素不同的第3金属元素的例子。另外,保护层4是含有第3金属元素的层的例子。保护层4在任何区域均是介隔金属层3而形成于电极层2上,与电极层2相隔而形成。因此,保护层4与电极层2成为非接触状态。
然后,如图1(c)所示,在电极层2上形成金属层3与保护层4后,在金属层3上介隔保护层4而形成焊料层5。在实施该步骤的过程中,保护层4的构成原子(Au原子或Ag原子)向焊料层5内扩散,保护层4消失。
焊料层5的例子为Sn层。焊料层5在任何区域中均是介隔金属层3而形成于电极层2上,与电极层2相隔而形成。因此,焊料层5与电极层2成为非接触状态。本实施方式的电极层2与焊料层5是通过金属层3而接合。
以如上所述的方式制造本实施方式的半导体装置的半导体芯片。之后,该半导体芯片例如配置于引线框架上或绝缘基板上。在该情况下,焊料层5例如与用以将半导体芯片与引线框架连接的布线、或形成于绝缘基板上的布线接合。
(1)第1实施方式及其比较例
图2是表示第1实施方式的比较例的半导体装置的制造方法的剖视图。
图2(a)是对应于图1(a)的剖视图。但于图2(a)中,省略基板1与第1电极层2a的图示。图2(a)的焊料层5是直接形成于第3电极层2c上。
在该情况下,第3电极层2c内的Ni原子与焊料层5内的Sn原子反应,在第3电极层2c与焊料层5的界面形成金属层3(图2(b))。该金属层3是Ni3Sn4合金层。符号P表示构成金属层3的多个Ni3Sn4晶粒。
如图2(c)所示,Ni3Sn4晶粒P之后也成长。此时,由于在Ni3Sn4晶粒P彼此之间存在间隙,因此如由箭头A所示,第3电极层2c内的大量Ni原子从这些间隙向焊料层5内扩散。
结果,有第3电极层2c消失的可能性(图2(d))。而且,有于Ni3Sn4晶粒P间最终残存间隙H而使金属层3变得不均匀的可能性(图2(d))。图2(d)的电极层2与焊料层5于间隙H中相互接触。在这些情况下,有无法实现电极层2与焊料层5的适当接合的问题。
另一方面,在本实施方式中,在电极层2上形成焊料层5之前,预先于电极层2上形成金属层3。因此,根据本实施方式,可形成无如上所述的间隙H的金属层3,可避免第3电极层2c消失。另外,根据本实施方式,可形成膜厚的均匀性良好的金属层3。
图3是表示第1实施方式的半导体装置的结构的例子的剖视图。
图3是对应于图1(c)的剖视图,更详细地表示图1(c)的金属层3的形状的例子。符号T1表示金属层3的膜厚的最大值。符号T2表示金属层3的膜厚的最小值。
本实施方式的金属层3的膜厚的均匀性良好,且最大值T1与最小值T2的差较小。金属层3的膜厚于刚形成金属层3后大体固定,但于形成焊料层5后因Ni3Sn4合金的成长或Ni原子的扩散而变动。但,本实施方式的金属层3的膜厚即便经过此种成长或扩散,均匀性也比比较例的金属层3的膜厚良好。根据本实施方式,可将金属层3的膜厚的最大值T1设定为金属层3的膜厚的最小值T2的约2倍以下。
另外,图3的金属层3不具有如上所述的间隙H。因此,图3的焊料层5在任何区域均是介隔金属层3而形成于电极层2上,与电极层2相隔而形成。
(2)第1实施方式的电极结构的例子
图4是表示第1实施方式的半导体装置的电极结构的第1例的俯视图。
图4(a)表示从+Z方向所见的半导体装置。图4(b)表示从-Z方向所见的半导体装置。图4(a)表示基板1的背面侧,图4(b)表示基板1的正面侧。
该半导体装置包括:形成于基板1的背面侧的漏极电极11、形成于基板1的正面侧的源极电极12、及形成于基板1的正面侧的栅极电极13。因此,漏极电极11为背面电极,源极电极12与栅极电极13为正面电极。该半导体装置的半导体芯片例如是收容于包括棒状的漏极端子、源极端子、及栅极端子的封装体内。
图4(a)的漏极电极11是通过本实施方式的电极层2而形成。在图4(a)的漏极电极11上形成有本实施方式的金属层3及焊料层5。
图5是表示第1实施方式的半导体装置的电极结构的第2例的俯视图。
图5(a)表示从+Z方向所见的半导体装置。图5(b)表示从-Z方向所见的半导体装置。图5(a)表示基板1的一面,图5(b)表示基板1的另一面。
该半导体装置包括形成于基板1的同一面的漏极电极11、源极电极12、及栅极电极13。此种包括电极11、12、13的晶体管的例子为HEMT(High Electron MobilityTransistor,高电子迁移率晶体管)。该半导体装置的半导体芯片例如是收容于CSP(ChipSize Package,芯片尺寸封装)型的封装内。
图5(a)的漏极电极11、源极电极12、及栅极电极13是通过本实施方式的电极层2形成。在图5(a)的漏极电极11、源极电极12、及栅极电极13上形成有本实施方式的金属层3及焊料层5。
如以上所述,在本实施方式中,在电极层2上形成焊料层5前,在电极层2上预先形成含有电极层2的构成元素与焊料层5的构成元素的金属层3。因此,根据本实施方式,可通过金属层3实现电极层2与焊料层5的适当接合。
此外,在制造本实施方式的半导体装置的情况下,例如假定以下的第1及第2制造形态。在第1制造形态中,由同一制造者实施图1(a)~图1(c)的步骤。在第2制造形态中,由第1制造者实施图1(a)及图1(b)的步骤,由第2制造者实施图1(c)的步骤。在采用第2制造形态的情况下,由于由第1制造者将图1(b)所示的状态的半导体装置搬运至第2制造者,因此与采用第1制造形态的情况相比,通过保护层4防止金属层3氧化的功能的有用性较高。
(第2实施方式)
图6是表示第2实施方式的半导体装置的制造方法的剖视图。
首先,如图6(a)所示,在基板1上形成包含第1、第2、及第3电极层2a、2b、2c的电极层2。第1、第2、及第3电极层2a、2b、2c的例子分别为Al层、Ti层、Ni层。
然后,如图6(b)所示,在电极层2上依次形成金属层3与保护层4。
本实施方式的金属层3是交替地含有1层以上的第1金属层3a与1层以上的第2金属层3b的积层膜。本实施方式的金属层3是通过在电极层2上交替地形成第1金属层3a与第2金属层3b而形成。第1金属层3a的例子为Ni层,第2金属层3b的例子为Sn层。另外,保护层4的例子为Au层或Ag层。
符号Ta表示各第1金属层3a的膜厚。在第1金属层3a的层数为Na的情况下,本实施方式的半导体装置的第1金属层3a的合计膜厚为Na×Ta。符号Tb表示各第2金属层3b的膜厚。在第2金属层3b的层数为Nb的情况下,本实施方式的半导体装置的第2金属层3b的合计膜厚为Nb×Tb。
在本实施方式中,第1金属层3a的合计膜厚Na×Ta与第2金属层3b的合计膜厚Nb×Tb的比是设定为大体1∶3。合计膜厚Na×Ta的例子为3×10nm。合计膜厚Nb×Tb的例子为3×30nm。
Ni的原子量为58.7,Ni的密度为8.9g/cm3。另一方面,Sn的原子量为118.7,Sn的密度为7.4g/cm3(β锡)或5.8g/cm3(α锡)。常温、常压的锡为β锡。因此,若将合计膜厚Na×Ta与合计膜厚Nb×Tb的比设定为1∶3,则第1金属层(镍层)3a内的Ni原子的合计摩尔数与第2金属层(β锡层)3b内的Sn原子的合计摩尔数的比成为3∶4。该比是适于形成Ni3Sn4合金的比。
因此,在本实施方式中,理想的是将合计膜厚Nb×Tb设定为合计膜厚Na×Ta的3倍左右。本实施方式的合计膜厚Nb×Tb的例子为合计膜厚Na×Ta的2.5倍~3.5倍。在该情况下,第1金属层3a内的Ni原子的合计摩尔数与第2金属层3b内的Sn原子的合计摩尔数的比成为3∶3.3~3∶4.7左右。
然后,如图6(c)所示,在电极层2上形成金属层3与保护层4后,在金属层3上介隔保护层4而形成焊料层5。在实施该步骤中,保护层4的构成原子扩散向焊料层5内,保护层4消失。焊料层5的例子为Sn层。
图6(b)的步骤以后,第1金属层3a内的Ni原子与第2金属层3b内的Sn原子反应,本实施方式的金属层3的整体或大部分变为Ni3Sn4合金层。本实施方式的电极层2与焊料层5是通过该Ni3Sn4合金层而接合。
以如上所述的方式制造本实施方式的半导体装置的半导体芯片。之后,该半导体芯片例如是配置于引线框架上或绝缘基板上。
在本实施方式中,与第1实施方式同样地在电极层2上形成焊料层5前,在电极层2上预先形成金属层3。因此,根据本实施方式,可形成无如上所述的间隙H的金属层3,可避免第3电极层2c消失。另外,根据本实施方式,可形成膜厚的均匀性良好的金属层3。
如以上所述,在本实施方式中,在电极层2上形成焊料层5前,在电极层2上预先形成含有电极层2的构成元素与焊料层5的构成元素的金属层3。因此,根据本实施方式,可与第1实施方式同样地通过金属层3实现电极层2与焊料层5的适当接合。
此外,本实施方式的第1金属层3a的膜厚Ta也可以针对每个第1金属层3a而为不同值。同样地,本实施方式的第2金属层3b的膜厚Tb也可以针对每个第2金属层3b而为不同值。
另外,本实施方式的第1金属层3a除含有Ni元素以外,也可以含有其他元素。同样地,本实施方式的第2金属层3b除含有Sn元素以外,也可以含有其他元素。
以上,说明了若干实施方式,但这些实施方式只是作为例子而提示,并不意图限定发明的范围。本说明书中说明的新颖装置及方法可以通过其他各种形态实施。另外,可以在不脱离发明的主旨的范围内对本说明书中所说明的装置及方法的形态进行各种省略、置换、变更。随附的权利要求及与其均等的范围包含发明的范围及主旨所包含的此种形态或变形例。
[符号的说明]
1  基板
2  电极层
2a 第1电极层
2b 第2电极层
2c 第3电极层
3  金属层
3a 第1金属层
3b 第2金属层
4  保护层
5  焊料层
11 漏极电极
12 源极电极
13 栅极电极

Claims (8)

1.一种半导体装置,其特征在于包括:
电极层,其含有第1金属元素;
金属层,其设于所述电极层上,且含有所述第1金属元素及与所述第1金属元素不同的第2金属元素;及
焊料层,其在所述金属层上与所述电极层相隔而设,且含有所述第2金属元素。
2.根据权利要求1所述的半导体装置,其特征在于:所述金属层的膜厚的最大值是所述金属层的膜厚的最小值的2倍以下。
3.一种半导体装置,其特征在于包括:
电极层,其含有第1金属元素;
金属层,其设于所述电极层上,且含有所述第1金属元素及与所述第1金属元素不同的第2金属元素;及
含有第3金属元素的层,其在所述金属层上与所述电极层相隔而设,且含有与所述第1及第2金属元素不同的所述第3金属元素。
4.根据权利要求1至3中任一项所述的半导体装置,其特征在于:所述金属层包含合金层,所述合金层含有所述第1金属元素与所述第2金属元素作为合金成分。
5.根据权利要求1至3中任一项所述的半导体装置,其特征在于:所述金属层包含含有所述第1金属元素的1层以上的第1金属层、及含有所述第2金属元素的1层以上的第2金属层。
6.一种半导体装置的制造方法,其特征在于包括:
形成含有第1金属元素的电极层,
在所述电极层上形成含有所述第1金属元素及与所述第1金属元素不同的第2金属元素的金属层,及
在所述电极层上形成所述金属层后,在所述金属层上形成含有所述第2金属元素的焊料层。
7.根据权利要求6所述的半导体装置的制造方法,其特征在于:所述金属层包含合金层,所述合金层含有所述第1金属元素与所述第2金属元素作为合金成分。
8.根据权利要求6所述的半导体装置的制造方法,其特征在于:所述金属层包含含有所述第1金属元素的1层以上的第1金属层、及含有所述第2金属元素的1层以上的第2金属层。
CN201410446951.1A 2014-03-17 2014-09-03 半导体装置及其制造方法 Pending CN104934334A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-053761 2014-03-17
JP2014053761A JP2015177113A (ja) 2014-03-17 2014-03-17 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN104934334A true CN104934334A (zh) 2015-09-23

Family

ID=54069709

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410446951.1A Pending CN104934334A (zh) 2014-03-17 2014-09-03 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US20150262947A1 (zh)
JP (1) JP2015177113A (zh)
CN (1) CN104934334A (zh)
TW (1) TW201537707A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5939345B1 (ja) * 2015-11-06 2016-06-22 株式会社オートネットワーク技術研究所 端子金具およびコネクタ
JP2019110280A (ja) * 2017-12-20 2019-07-04 トヨタ自動車株式会社 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW579587B (en) * 2001-08-31 2004-03-11 Hitachi Ltd Semiconductor device, composition object, and electronic apparatus
TW200814288A (en) * 2006-08-11 2008-03-16 Sanyo Electric Co Semiconductor device and manufacturing method thereof
WO2013038594A1 (ja) * 2011-09-16 2013-03-21 パナソニック株式会社 実装構造およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW579587B (en) * 2001-08-31 2004-03-11 Hitachi Ltd Semiconductor device, composition object, and electronic apparatus
TW200814288A (en) * 2006-08-11 2008-03-16 Sanyo Electric Co Semiconductor device and manufacturing method thereof
WO2013038594A1 (ja) * 2011-09-16 2013-03-21 パナソニック株式会社 実装構造およびその製造方法

Also Published As

Publication number Publication date
US20150262947A1 (en) 2015-09-17
TW201537707A (zh) 2015-10-01
JP2015177113A (ja) 2015-10-05

Similar Documents

Publication Publication Date Title
TWI296139B (zh)
CN102347294B (zh) 半导体装置
TW200950050A (en) Semiconductor package device, semiconductor package structure, and method for fabricating the same
CN107210241A (zh) 功率半导体装置
CN104716105A (zh) 半导体装置及其制造方法
CN103811465A (zh) 封装结构和其制作方法
TW200947654A (en) Stacked type chip package structure and method of fabricating the same
JP2009532913A (ja) 半導体基板を金属基板に結合する方法
TW200816437A (en) An electronics package with an integrated circuit device having post wafer fabrication integrated passive components
US11177220B2 (en) Vertical and lateral interconnects between dies
TWI545665B (zh) 氣密式晶圓封裝
CN106663672A (zh) 批量封装低引脚计数嵌入式半导体芯片的结构及方法
TW201519402A (zh) 半導體封裝件及其製法與基板暨封裝結構
CN101609817A (zh) 半导体封装装置、半导体封装结构及其制法
CN104934334A (zh) 半导体装置及其制造方法
JP7325624B2 (ja) 半導体装置および半導体装置の製造方法
TW201110303A (en) Semiconductor package and method of manufacturing the same
TWI662207B (zh) 密封環、電子零件收納用封裝、電子裝置及該等的製造方法
JP7283053B2 (ja) 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法
CN104347431B (zh) 一种暴露器件顶面和底面的封装结构及其制作方法
CN105990516A (zh) 半导体装置
JP2007194514A (ja) 半導体装置の製造方法
US20130049230A1 (en) Stacking method and stacking carrier
CN104900715A (zh) 半导体器件
CN103077935A (zh) 用于铜线键合的预镀引线框

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150923

WD01 Invention patent application deemed withdrawn after publication