[go: up one dir, main page]

TW200803675A - Method and process for embedding conductive elements in a dielectric layer - Google Patents

Method and process for embedding conductive elements in a dielectric layer Download PDF

Info

Publication number
TW200803675A
TW200803675A TW096105048A TW96105048A TW200803675A TW 200803675 A TW200803675 A TW 200803675A TW 096105048 A TW096105048 A TW 096105048A TW 96105048 A TW96105048 A TW 96105048A TW 200803675 A TW200803675 A TW 200803675A
Authority
TW
Taiwan
Prior art keywords
conductive
layer
substrate
conductive element
insulating layer
Prior art date
Application number
TW096105048A
Other languages
English (en)
Other versions
TWI531289B (zh
Inventor
Lim Siong San
Neo Mok Choon
Kevin Lim
Kelvin Yeow
Tan Kwang Chiah
Original Assignee
Sanmina Sci Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanmina Sci Corp filed Critical Sanmina Sci Corp
Publication of TW200803675A publication Critical patent/TW200803675A/zh
Application granted granted Critical
Publication of TWI531289B publication Critical patent/TWI531289B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0542—Continuous temporary metal layer over metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1152—Replicating the surface structure of a sacrificial layer, e.g. for roughening
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

200803675 九、發明說明： 【發明所屬之技術領域】 本發明之各種實施例係關於印刷電路板之製造程序。更 具體言之，本發明揭示用於在多層電路板之 Μ元件之W、程序及技術。 【先前技術】
早期的印刷電路板包含經設計成用於安裝電子組件且經 :在電路板之—表面上延伸之佈線電路而連接該等組件： 單面複合電路板。由於電子電路之複雜性增長，所以在電 路板上需要進行更多，，子連接。此導致能夠在電路板之 兩個表面上具有電路及電子連接之雙面印刷電路板的製 .造0 許夕新込包子系統具有密集地組裝—有—多遍牛及佈線韵 線之更複雜的電路，其嚴重地^到僅具有兩個表面來進七 所有電連接之限制。為了在較小之電路板區域中產生更多 的電路連接，已開發出多層印刷電路板。 氣&夕層印刷電路板之習知方法包括使用電鑛通孔或缝 路來產生電路板連接。電路網路或跡線形成於在置放有達 接焊墊之共同點處彼此連接的不同層卜將—孔鑽取通過 連接焊墊且將一導電層添加至孔壁(例如，使用電鍍或盆 他程序）’使得在不同層上之兩個或兩個以上之電路電連 接在（除了在層之間進行必要連接以外，孔可提供連 接至組件之額外功能。亦即’孔可用來收容⑼如）來自電 組件之端子或引線。 118542.doc 200803675 路ΓΓΓ黏著技術之情況下，組件孔構成高度複雜電 =)=數量.的所有鑽孔。大多數電鍍通孔 )主要用於電路層之間的電連接。 j機械通路孔鑽取通過多層印刷電路板之堆疊會浪費 :貝的板m，此係因為可被節省成本地鑽取之通路孔、 南良率製造所需要之A捕獲焊墊及在所鑽取之所有點處不 需要互連之層上之損失空間的大小。結果，在層至層之基
礎上的垂直互連已在多層印刷電路板設計者及製造者之中 受到歡迎。 具有小於傳統通路之開口的微通路係使用諸如雷射、光 微影及電漿#刻之技術來形成，1已為設計者、製造者及/ 或製作者所知及/或使用。然π，存在可靠且一致地製造 微通路0寸所涉及之許多技術訣竅。舉例而言，無電極鋼沈 積之程序，其w於在將較厚H銅層電㈣微通路壁 上之前種植微通路壁之普通程序。形成微通路孔所通過之 電路板或基板通常利轉潤劑、高^孟酸氧化劑、還原劑來 處理以減少高猛酸殘餘物，禾j用調節劑來調節，、經微餘刻 以移除調節劑，利用鈀-錫（Pd_Sn)膠體來催化，利用氫氯 酸來處理以暴露Pd，且最後經電鍍。電鍍液通常含有還原 劑（例如，甲醛或次磷酸鹽）、銅鹽及螯合劑（例如， EDTA、醇胺或酒石酸鹽）以使鋼鹽保持於溶解狀態。此等 化學程序通常在每一程序之間採用兩次至三次清洗。為了 達成可罪性及一致性，每一化學程序及其各別清洗有必要 在微小的微通路内正確地執行其相關功能，不是在大部分 118542.doc 200803675 時間’而是在每當每次洗浴時 之設備來進行嚴屬的程序控制以_ =、要以良好設計 路。 致地製造可靠的微通 除了電鍍微通路時之可靠 配 礙。舉例而言，微通路内所戴留之化二，還存在其他阻 程序期間的除氣及链々k从 子物可能會導致裝 一1外的潛在可靠性問題。 能及更尖端電子系、=求::外形尺寸、更多内建式功 電路板區域内設計更多電路連接之=繼績對在較小印刷 Chantraine等人之美國專利第m 柱對於形成於均-金屬層上之多層結構之了通路桿 屬層隨後經飯刻以形成用構:°亥均金 接者覆蓋包括該等桿柱在内之整個 … 電曰 機械方法而經由介電芦來吴 、。妾者糟由電漿或 電層來暴露桿柱之尖端。應注意，即使 未和疋，但建議所採用之介雷當 中所n〜 "電貝為非加強型材料。本專利 :斤洗月之貫把例係基於作為液體塗層之聚酿胺酸，聚醢 胺酸隨後經聚合以變為聚醯亞胺。 ·
Schmidt之美國專利第5,457,881號揭示了具有穿透介電 層之末端的突起。即使未指定，但本專利建議介電層由非 加強型材料製成，此在概念上允許該等突起穿透介電層。 非加強型介電層之使用對於傾向於使用玻螭纖維加強^介 電層之許多現代電路而言為不良的。 美國專利第5,231，757號及第5,457,881號中所揭示之程序 的缺點在於使用適當介電質之必要性。一般稱為預浸體之 Π 8542.doc 200803675 用於印刷電路板的習知介電材料通常包括具有玻璃布加強 物之樹脂。導電桿柱、突起或凸塊易於穿透純樹脂介電 層。然而’此等導電桿柱、突起或凸塊相對較難以穿透預 浸體中之嵌入式玻璃布。
Yamamoto等人之美國專利第5,736,681號揭示了用於經 由習知加強型預浸體層而進行互連之方法。通常藉由膏狀 物之印刷或任何其他方法來產生大體上圓錐形凸塊而形成 導電凸塊。在兩階段擠壓中進行互連。在第一擠壓階段 中，使用一金屬擠壓板來將凸塊擠壓至預浸體，使得該等 凸塊穿透包括加強層之樹脂薄片層。二級擠壓階段用於將 先前經由樹脂薄片而擠壓之導電凸塊的尖端電連接至經設 計成用於與凸塊進行電接觸之金屬層。為了確保凸塊尖端 之1 1*生k形，兩側上之擠壓板係由具有很少壓縮或沒有壓 鈿之材料製成’諸如金屬、耐熱硬樹脂或陶瓷。凸塊之塑 性變形表面產生一用於結合之内部新鮮活性金屬表面。 Moto则ra等人之美國專利第6,7〇5,〇〇3號揭示了 之方法的額外步驟··在第一擠，之後且在第二 擠壓之丽對凸塊之尖端進行電漿。 Μ # Λ # ^ 揭不了均勻高度圓 y鬼，，、父端在第二擠壓階段期Η辦报, 高度必須為，，大體上均一"，所以二"形。由於凸塊之 ^^ ^ 厅乂此條件在經由凸塊電鍍程 序而產生凸塊時產生了額外困難或額总 多數凸塊係藉由產生全導電層將^要只際上，大 掉以達成均勾高度凸塊而加以形成妾者二需要之金屬㈣ 之材料。 此浪費了用於導電層 H8542.doc 200803675 因此’用於在多層電路板上.形成通 要顯著的精確性及專業知識來 序u吊而 咬取可罪性及一致性。鈇 而’微通路之固有問題包括處.： 上+ Μ叮μ _ 處理機态、使用諸 如雷射可鑽預浸體或樹脂塗佈 议& — > I < 特種材料之額外成本 及所凡成楗通路中之化學物截 >丄1 n 一 田T妁困難。另外，微通路
之大小消耗南密度多層電路板上之 I 大里萬要的表面空間。 已做出免除微通路之若千堂q 此等方法歸因於以下原 因而未付以廣泛地使用··（
Vaj此寺替代方法中之大多數方法 使用非加強型介電層；（b、诵♦ 道+s入扭 ^”通^包括—用以在介電層上形成 ¥包層之金屬化程序；及/哎 ^ (c)基板之擠壓傾向於為過度 複雜的且要求導電元件且有 八有口疋大小及/或大體上均一形 狀0 【發明内容】 本發明之各種態樣可藉由消除對使導電元件(例如，凸 ‘）有大體上均w度之需要來改良電路板互連元件（例 如，桿柱、通路，等算）制 〇 寻寺）之1仏。另外，本發明與一具有 在單一擠壓層壓程序中盥 β ^_^電層層壓在一起之嵌入式玻璃 布加強物的介電層（例如 曰、1 u 預浸體）一起操作。 本I月在夕層核心之表面上於導電圖案上產生導電元 牛“此可（例如）藉由在内層電路圖案上電鍍無電極銅層、 接著進行遮罩且接荖雷4 ^ 按者電鍍導電元件來達成。 執行一擠壓層壓步驟Γ; + i ^驟从在载運導電元件之圖案化層的表 面上層壓一介電芦乃_道 电曰及 ¥電層，使得導電元件突出超過所 添加導電層之矣& ° Λ ¥電元件上之可壓縮組件來使用擠 118542.doc 200803675 壓的層:壓方法可用於將一具有銅羯之預浸體層.層壓至内部 核心上。 一機械程序用於移除導電層之一部分、介電層及導電元 件之-部分以暴露導電元件。其後，一導電底塗層將形成 於介電層之表面上。一電路圖案接著形成於導電底塗層 上0
本發明可提供優於先前技術之若干優點以用於在多層電 路板中形成嵌人式導電元件。例如，用於形成嵌人式導電 2件之方法可在不使用新設備或新材料之情況下加以執 仃。本發明之新穎方法亦提供帛以產生喪入於多層電路基 板中之焊墊下互連元件之容易且可靠的方法。 本务明之另一態樣提供用於形成具有可允許更有效地使 用基板空間之各種形狀、大小及長度之後入式元件的程 序舉例而吕’具有各種形狀(例如，矩形、圓形、橢圓 形、線性’料）之互連元件可_接多層基板之不同層中 =兩個電路。此同-技術可用於形成各種形狀及大小之電 荷保持元件及/或電磁屏蔽元件。 提供用於在多層印刷電路板中製造導電元件之方法，其 包合二⑷提供一具、有第一表面之第一基板；⑻在第一基 板之：一表面上形成第一導電電路圖案；(c)在第-表面上 成第$電元件，⑷在第—基板之第—表面、第一 路圖木及第一導電兀件上形成第一絕緣層及第一導 曰第緣層鄰近於第_表面’·⑷移除第一絕之一 部分及第-導電層之-部分以暴露第一導電元件之丄 1 J8542.doc 200803675 導電層及所暴露之第—導電元件界定第 第 面 及⑴在第二表面上形成第一導電底塗層 ：=* 於弟一 ^層只弟一導電元件之間。在-些實施例中，該 方法可進-步包括：⑷將一孔鑽取通過第一導電元件. ⑻在第-導電底塗層上形成第二導電電路圖案；及⑷將 弟一導電疋件電減至第一導電電路圖案或第二導電電路 圖案中之至少-者。其他步驟可包括：⑷將一光阻層施加 2第-表面上’光阻在將形成有第一導電元件之位置處界 疋-開口；及(b)在形成第一導電元件之後移除光阻。第一 絕緣層及第-導電層可藉由將第一絕緣層及第一導電層擠 壓於第-基板之第-表面上以使得將近似相同之壓力施: 至第一導電元件以及第一表面而形成於第一基板之第一表 面上’其中第—導電元件在第一絕緣層&第—導電層上形 成一，起。第一絕緣層及第一導電層可藉由以下步:而形 成於第-基板之第一表面上：⑷將第一絕緣層擠屢於第— 基板之第一表面上，使得將近似相同之壓力施加至第—導 電兀件以及第一表面，第一絕緣層具有第一暴露表面；及 C)、 ‘電材料來種植第一暴露表面以產生第一導電岸。 在j發明之又一特徵中，第一基板具有一與第一表=相 =之第三表面，且進一步包含：（3)在第三表面上形成第二 導電電路圖案；（b)在第二表面上形成第二導電元件，第二 士電元件具有一大於第三表面上之第二導電電路圖案之高 又的阿度，（C)在第一基板之第三表面、第二導電電路圖案 及第一導電元件上形成第二絕緣層及第二導電層，第二絕 118542.doc -12- 200803675 緣層鄰近於第：r矣二 導電層之-部⑷除第二絕緣層之-部分及第二 電層及所暴露之第件之至少1’第二導 表面上形成第二導〜.、凡 弟四表面；及⑷在第四 . 私底塗層。第一導電元件盥第_導雷一 件可同時形成於相對的第一表 ;、弟…- 進-步包含在第-導電元件之/、弟一表面上。該方法可 第-導電元件電輕接至一或末端:方、上方或處將 組態以操作為_電2 t固電路。第一導電元件可經 導電元择可包為―能量儲存裝置。第— ^ m電黏著劑或導電膏中之至少 組成之=Γ::’導電金屬包括來自由以下各物所 …材料：鐵、鎳、錫、銘、銦、鉛、金、 ^ 、、、鋼及鈀。該方法可進一步包括在 形成複數個導電元件，該複數個導電元件巾、同時 有不同形狀。第-…中之至少兩個具 矩形形狀 “兀件可經形成為具有橢圓形形狀、 中之：：方形形狀、1形形狀、Τ形形狀或交又形形狀 料。第一導=基板可為可挽性的且包括一或多層介電材 全屬之印/路圖案可為可撓性電路、印刷電路、基於 =τ路或其組合中之一者。另外，第-導電元件 沈積接“之電沈積、導電黏I劑之沈積或導電材料之電 大於第：：刻出中之一者來形成。第-導電元件可具有-本“繞緣層與第一導電層之組合厚度的高度。 具有=之另—態樣提供多層印刷電路板，其包含：⑷一 面上之第一基板’·(b) 一形成於第-基板之第-表 ¥電電路圖案’ ·⑷一形成於第一基板之第一表 I18542.doc -13- 200803675 面上Γ 一導電元件；(d) 一形成於第-基板之第1 上、復蓋第-導電電路圖案且圍繞第_導 表面 緣層；⑷第-導電元件之至少一面經由第一絕緣=絕 暴露;及/或⑴-形成於第-絕緣層上之第二導；：：而 案’其中第-導電元件互連第一 第路圖 電路圖案。 ㈣料弟二導電 【實施方式】
^以下描述中，陳料多狀細節以便提供對本 °平迸理解。然而，熟習此項技術者將會認識到，在、、之 等特定細節之情況下，仍可實踐本發明。在其他情;二此 尚未詳細地描述熟知方&、程彳及/或組彳’ 必要地使本發明之態樣模糊。 9不 在以下描述中，給出特定細節以提供對實施例之詳盡理 解而 般热習此項技術者應理解，在沒有此等特定 細節之情況下仍可實踐該等實施例。舉例而言，可以簡： 圖來展示電路或程序，以便不會在不必要之細節上使實施 例模糊。在其他情況下’可能不詳細地描述熟知電路:= 構、程序及技術，以便不會使實施例模糊。 本發明之一態樣提供用於在為多層印刷電路板之一部分 之介電層中建置導電元件之方法。與藉由鑽取通路且接著 電鍍該通路或使用桿柱來穿透通過樹脂介電層而在層之間 產生電互連（例如，導電元件）的先前技術對比，本發明在 兒互連周圍建置該等層。此方法在產生層至層互連期間以 節省成本之互連製造來提供高密度互連板，而沒有使用尖 118542.doc -14· 200803675 端機器（諸如雷射鑽取及電漿蝕刻）或特種材料（諸如光可成 像（Ph〇t〇imagabIe)介電質）或沒有使用困難程序（諸如控制 深度微鑽取）。此程序之相關聯的簡單性及互連可靠性之 改良確保可改良高互連密度多層電路板之製造程序。 本發明之另u提供用於設計具有適於用作互連、電
荷儲存及/或電磁屏蔽之各種形狀、長度及大小之導電= 件之介電層的方法D 另外，提供用於在多層電路板之安裝焊墊下方產生互連 元件之方法。此概念使用多層電路板之表面空間以及在該
表面上之組件焊墊下方的區域用於獨立的電連接。亦即，X 導電7L件形成於内層内，但不延伸至外層。以此方式，可 將電路板急劇地減小至剛好足以安裝所有所要Μ之I 小。 、 ^明之-特徵在於：可在可採用標準玻璃布 -物介電層替代純樹脂介電質之程序中實踐本發明二真 本發明不需要用以在介電表面上產生導電層之獨立步 驟，因為此在單一擠麼步驟中加以進行。 ^ =㈣特敘在於：嵌人式導電元件不需要為了執 程序而具有大體上均一高度。另外，本方 墓 件具有圓錐形形狀。垂 要未V電兀 大小及形式。R際上’導電…具有各種形狀、 圖1-11為說明上面形成有嵌入於介電層中之 如，桿柱、ii %姑Μ 等寬凡件（例 示性示咅Η秩 ）之多層電路板之橫截面視圖的例 丁-圖。替代鑽取及電鑛來產生通路或使用預成型桿 118542.doc 200803675 來連兩個層上之電路’ 分’本發明形成電互接(例如，導電= 層:：板之-部 連建置於多層電路板中之’電互 用於連接在多層印刷電路板中敗人4電元件之一用途為 上延伸的兩個或兩個以上之電路。 不门層 如在整個此文件 通常指代介電層、㈣”多心，，及/或”基板” 他等效材料可1料效材料之基板，該等其 導恭跡線Ή 位於介電層之間的單層或多層 汽或跡it / ,4其料電路徑之電路或電網路的導電圖 ::一、、所知用之介電材料可為剛性的或可撓性的，且 糸由-或多層形成…些典型的多層核心包括可撓性電 路、-或多層印刷電路板、具有連接孔之兩個或兩個以上 之電路層、具有嵌入式被動組件之一或多層印刷電路，及/ 或具錢人式_電路之—❹層印刷電路或導電物。 圖1說明根據本發明之-實施例具有多層核心之第一基 板102的橫截面視圖。第一基板1〇2包括一在一側上之具有 導電電路圖案1G6的最外介電層1G4及在另—側上之一或多 個多層印刷佈線電路核心108。在一些實施例中，多層核 心102可為具有由f知銅賴形成之導電電路圖案106的四 層电路板核心。舉例而言，此導電電路圖案〗〇6之厚度可 為近似17微米。 圖2說明施加於介電層1〇4及導電電路圖案1〇6上之導電 底塗層202的榆戴面視圖。導電底塗層“。提供用於使電流 流至一形成於介電層104上之用於收容導電元件之開口（例 118542.doc -16· 200803675 如，桿柱或通路孔）的方法。 此每 層料近似1.5微米厚之無電極銅…例中’導電底塗 替代使用一無電極銅程序， . … 定用具他方法金屬化程序 來形成導電底塗層202。舉似而_ 例§ ，一使用電解電鍍程序 之直接金屬化程序可用於形成導電底塗層（例如，採用
Entw彻之C物tarUM程序）。亦可㈣其他直接 至屬化私序，諸如MacDerm · d t) 1 1 mid之Black Hole®直接電鍍程
序0 圖3說明第-基板H)2之橫截面視圖，其中在底塗層逝 上施加有光阻302，此在假設定位有導電元件之位置上形 成-或多個開口 304。此等開口3〇4可藉由首先沈積一層感 光材料（諸如光阻302)且使用曝光或屏蔽以在導電元件之預 期位置處形成開口 3〇4而加以形成。光阻3〇2可為（例如） Dupont之Dry Film 9〇〇〇系列。應注意，並非所有開口^⑽ 均需要洛於導電電路圖案106上。舉例而言，兩個開口 落於導電電路圖案1〇6外部，此改為位於由介電層1〇4所佔 據之區上。 圖4說明第一基板102之橫截面視圖，其中一導電材料沈 積於由光阻302所產生之開口 304中以形成導電元件4〇2。 因為開口 304之基底係藉由導電底塗層202而被電連接，所 以可採用一電鍍程序來將導電材料沈積於開口 3〇4中。在 一些實施例中，例如，採用一電鍍程序以使用R〇hm and Hans之電鍍添加劑Copper Gleam 125-T來電鍍銅。導電元 件402可具有不同高度（例如，60至200微米），此主要歸因 118542.doc 17 200803675 ;私鍍私序期間之電場分佈。不同於先前技術，本發明在 /又有任何必要額外處理的情況下起到相同的作用，無論導 電几件402是否具有大體上均一高度。在一些實施例中， 導電兀件可藉由金屬之電沈積、導電黏著劑之沈積及/或 導電材料之電沈積接著蝕刻出來形成。 在一些實施例中，導電元件可包括導電金屬、導電黏著 劑及/或導電膏。^電金屬可包括鐵、鎳、錫、鋁、銦、 鉛、金、銀、鉍、銅及/或鈀。 圖5說明如何自導電底塗層202之表面移除光阻3〇2。舉 例而σ，可使用諸如Atotech之Resiststrip (例如，RR1〇)之 乾膜剝離器來移除光阻3〇2。此乾膜剝離程序可使用稀氫 氧化鈉溶液來執行。 圖6說明在所暴露之導電底塗層202移除之後的所得導電 元件402。應注意，保留導電底塗層202在導電元件4〇2下 方之部分。當將無電極銅用作導電底塗層2〇2時，其可藉 由微蝕刻溶液（例如，100克/公升過硫酸鈉，及50克/公升 硫酸）來移除。 用於移除導電底塗層202之方法取決於底塗層2〇2之性質 或組合物。舉例而言，若將一導電聚合物用於底塗層M2 中，則在使用一微蝕刻溶液來移除電鍍銅之後，可使用諸 如高猛酸卸之強氧化劑。在另—實例中，^將碳程序用於 底塗層202，則在使用微蝕刻溶液來移除電鍍銅之後，噴 射浮石粉以敲掉碳微粒。 、 用於形成導電元件402之另一方法可包括將一導電膏印 n8542.doc -18- 200803675 刷於導電底塗層202上接著固化。為了達成用於導 術之所要高I’導電膏之若干印刷可能為必要的。此為 不良的，因為其消耗時間及製造資源’且印刷程序在未细 適當地控制時易於產生諸如沾汙之問題。 ^ 亦可將導電元件402電鑛於厚銅層中，接著將其餘刻出 以產生導電元件402。實務上，將需要電鍍許多鋼，且接 著將需要藉由蝕刻來移除鋼之顯著部分。&導致顧 料浪費。 · 材 圖7說明在多層層壓擠壓之前第一基板1〇2及位於第一基 板上之包括絕緣層702及導電層7〇4之第二基板7〇6的樺截 ,面視圖。在一些實施例中，導電層7〇4可為樹脂塗佈鋼 洛，且絕緣層702可為預浸體（例如，具有標準玻璃布加強 物之純樹月旨、Nelco之與Mitsui之半盎司銅箱組合的！〇抑預 汉體’等等）。第二基板7〇6上方之擠壓板必須能夠均勾地 分佈擠壓壓力。目的係確保在將兩個基板1〇2與7〇6擠壓在 一起之後導電元件402在第二基板706上形成突起。然而， 在擠壓程序期間可軟化第一基板1〇2中之多層核心材料， 因為擠壓層壓溫度大於絕緣材料702之玻璃轉移溫度 (Tg)。導電元件4〇2之位置高於周圍表面，其中不存在嵌 入式導電元件。舉例而言，導電元件可具有一大於絕緣層 702及/或導電層7〇4之組合厚度的高度。若在習知條件下 施加壓力，則導電元件可，，沉陷，，於第一基板1〇2之軟化多 層核心中。 為了解決此狀況，第二基板706上方之擠壓板7〇8經組態 118542.doc -19- 200803675 以使導电兀件上方之彼等區處比未定位有導電元件之1他 區處壓縮得更多。在-些實施例中，第二基板706上;之 擠壓板708可包括對應於導電元件術之位置中的孔或壓縮 焊墊7 1 〇 或壓縮料可為相同大小或大於導電元 件402之大小。壓縮焊墊7丨〇可經獨立地控制以壓縮得更少 或更多，使得施加至導電元件4〇2之壓力可近似地與施加 至不存在導電元件之剩餘區的壓力相同。擠壓板7〇8可經 組恶以在不存在導電元件之彼等區中壓縮得更少。藉由使 壓力在導電元件402及第一基板丨〇2上之剩餘區上維持大體 上相同，將導電元件402擠壓於第二基板7〇6中且形成突起 (展示於圖8中）。 應注意，本發明在同一步驟中在介電層7〇2之表面上產 生導電層704。可採用一用以將介電質與銅箔擠壓在一起 之習知擠壓技術。若不使用導電層7〇4(例如，導電箔），則 在邊上較易於暴露嵌入式導電元件4〇2，但此邊緣增益不 足以彌補在沒有使用導電層7〇4之情況下擠壓時及在為導 電底塗層1002 (圖1〇)種植介電表面時的額外程序。 圖8說，在將具有突起或凸塊8〇2之第一基板ι〇2及第二 基板706擠壓於嵌入式導電元件4〇2上之後所得電路板層的 k截面視圖。實務上，此等突起之橫截面視圖將展示在擠 壓層壓之後嵌入於絕緣層中的導電元件。導電元件4〇2之 上部分的位置大大高於絕緣層7〇2及導電層704。導電元件 402未必穿透絕緣層7〇2中之玻璃布加強物層8〇4。絕緣層 702中之玻璃布加強物8〇4位於導電元件4〇2上。來自絕緣 Π 8542.doc -20· 200803675 層702之樹脂向下流至導電元件4〇2之基底。藉由此程序， 本發明不需要如在先前技術中使用圓錐形凸塊，因為互連 導電元件402不需要穿透絕緣層702中之加強材料8〇4。 圖9說明在將諸如砂磨或刷布之機械方法施加至第二基 • 板706之頂部表面8〇6以使其平坦之後所得電路板層的橫截 . 面視圖。此移除導電層7〇4之一部分、絕緣層702之一部分 及導電元件之一部分。此導致第二表面8〇6具有第二導電 φ 層7〇4及第二絕緣層702之某一部分。不同於先前技術，因 為使所得電路板平坦，所以本發明起到相同的作周5無論 導電元件402是否具有大體上均一高度。亦即，導電元件 4〇2在被形成時是否具有相同高度為不重要的，因為使第 二表面806平坦或大體上變平，使得導電元件4〇2之高度均勻。 在替代實施例中，第二導電層704可在機械地刷布或砂 磨剩餘表面以使其平坦之前被蝕刻掉。此可在多層板製造 程序可將導電底塗層直接添加於裸介電或絕緣層7〇2之表 _ 面上的情況下加以使用。或者，機械刷布可在蝕刻第二導 電： 704之前來執行。然而，此方法之不利方面在於：刷 布第-導電層704會更困難，且在刷布之後執行飿刻程序 同時會侵蝕第二導電層704及導電元件4〇2之暴露部分。 在又一替代實施例中，當將第二導電層7〇4擠壓至第一 導電層時，第二基板7G6不包括第二導電層7()4。接著藉由 刷布或砂磨而使第二基板之頂部表面（絕緣層7〇2)平坦。此 在可將-層導電底塗層直接添加至第二絕緣層㈣之平坦 表面上的情況下可能為-適當程序。此方法具有避免使用 118542.doc 200803675 第一導電層704之優點。然而，一離‘型膜可能為必要的， 其在隨後步驟中將需要自絕緣層702被移除。 圖1〇說明在第二表面806上施加有導電底塗層1〇〇2之所 付电路板層的橫截面視圖。導電底塗層1002可為無電極鋼 Λ 電鍍。亦可採用其他已知的直接金屬化程序，諸如由鋼之 . 電鍍程序所跟隨之導電聚合物。在一些實施例中，第二表 面806上之導電底塗層1〇〇2可為金屬層之沈積、導電聚合 φ 物層之沈積、碳或碳等效物層、其組合。 圖11說明電路圖案1104形成於導電底塗層1002上之橫截 面視圖。電路圖案1104可以許多方法來形成。舉例而言， 可使用一光可成像光阻（例如，Du Pont 9000系列）來層壓 ‘電底塗層1 〇〇2。將電路圖案之影像轉印至導電底塗層 1 002之表面上。此接著在移除光可成像光阻且蝕刻掉不需 要之鋼之别以銅及錫來電錢，以形成所要的電路圖案 1104。 、 • 在一些貫施例中，在以導電底塗層1002來塗佈表面之 岫可在使基板表面806平坦（例如，藉由砂磨或刷布）之後 機械地鑽取導電元件4〇2。所鑽取之孔可接著經電鍍為通 孔或通路。 在各種實施例中，導電電路圖案1〇6及/或11〇4可藉由以 下步驟來形成：⑷金屬層之電沈積(例如，藉由在電路圖 案上彳木用光阻層所進行之遮罩及接著未經遮罩金屬層之蝕 刻）’（b)藉由在非電路圖案上採用光阻所進行之遮罩，接 著金屬層及蝕刻光阻金屬之電沈積，及另外接著第二導電 118542.doc -22· 200803675 層及導電底塗層之未遮罩及移除；（c)形成金屬層之電沈 積，藉由在非電路圖案上採用光阻層所進行之遮罩，金屬 層及蝕刻光阻金屬層之進一步電沈積，及另外接著導電底 塗層及第二導電層之未遮罩及移除；或（(1)用於在導電表面 上形成電路圖案之任一其他已知方法。
雖然圖1-11中所說明之實例描述用於在第一基板1〇2之 一側上產生導電元件之程序，但同一程序可應用於第一基 板102之兩側以在第一基板之兩侧上形成嵌入式導電元 件。第一基板102之兩側上的此等導電元件可被一起或同 時形成。 本發明之另一特徵供給堆疊圖丨丨中所說明之複數個所得 多層基板。亦即，一旦將電路圖案11〇4形成於導電元件 402上（如在圖11中）’則可將此所得基板用作圖1中所說明 之多層核心或基板108，且可重複整個程序以添加更多的 基板層、電路及導電元件。 本發明之另—特徵供給不同形狀及長度之導電元件(例 如，諸如元件402)。雖然各種說明將導電元件402展示為 柱形導體，但可將導電元件402形成為具有不同形狀、大 小及/或長度。 美國專利第6,7 13，685號揭示了使用雷射切除或電裝切除 及/或微銑削以在基板上產生非圓形通路。然而，本發明 避免了此等成本高及/或耗時之通路產生方法。實情為， 本發明藉由影像轉印來產生導電元件402。舉例而言：★’ 圖3所說明’用於導電元件之開口 304可藉由將影像轉印： 118542.doc -23 - 200803675 $阻上且接者移除開口 3。4上之光阻來形成 :元件4。2電鍍或沈積於開，中。此意謂:在單 輪印步驟中，在無任何額 、 1Fh況下’可將圓形、T- 形或任—其他形狀之元件4〇2一起或同時轉印。因此，各 種形狀(諸如圓形、橢圓形、I-形、T-形、L_形、、形或任 :其他形狀）之導電元件可藉由此程序來產生。應注意， 導電7L件402之頒外形狀亦可藉由多階段影像轉印程序而 產生於光阻層3〇2上。亦即，各種尺寸、形狀及/或大小之 開口可藉由多階段程序而形成於光阻3〇2上。此可允許產 生在不同高度處具有不目尺寸之導電元件4〇2。 圖12說明可形成於多層電路板之不同層之間的導電元件 之各種形狀及類型。考慮第一層12〇4上之第一電路ι〇〇2將 連接至第二層12〇8上之第二電路12〇6的情況。習知技術將 會將電路1202及1206兩者導引至每一層12〇4及12〇8上之相 應位置，其中可為每一電路12〇2及12〇6而形成一互連焊墊 12 10及1212，且其中一通路或桿柱互連元件1214可連接焊 墊1210及1212兩者。至焊墊位置121〇及1212之此導引通常 為必要的，因為該等焊墊傾向於具有一大於第一電路12〇2 及第二電路1206中之跡線之寬度的直徑。另外，第一電路 1202與第二電路1206之間的互連元件12 14可能需要|馬接至 具有足夠之大小來提供適當電連接的互連焊墊】2 1 〇及 1212。因此，焊墊12 10及1212上之通常較細的跡線在使用 圓形桿柱或通路導電元件12 14時可能無法提供適當連接 點0 H8542.doc -24- 200803675 假定第一電路1202與第二電路12〇6在第一層12〇4及第二 層1208之相應位置中相互交叉，則本發明可使用-狹長矩 形導電το件1220來互連電路12〇2及12〇6兩者。亦即，狹長 矩形導電元件1220可與電路12〇2及12〇6上之提供適當連接 點1216及1218之電路跡線的寬度近似相同。 本發明之另-態樣提供用於料電荷之嵌人式元件。此 情況下之電元件1222可能僅與一電路層⑽進行接觸 1224。電元件1222可使心前所描述之同—程序來形成以 形成導電元件。 ^發明之其他實施例可在多層電路之間提供電磁屏蔽。 一嵌入式屏蔽元件1226或1228可根據先前所描述之程序來 形成以形成導電元件。“式屏蔽元件1226_28可用於 屏蔽第一層12〇4上之跡線及/或電組件不受源自第一層 1204或其他層丨之電干擾或磁場的影響。在—些實施例 中’屏蔽元件1226或1228可轉接至一接地點或其可能不連 接任-電路、電連接或接地。應注意，屏蔽元件㈣及 ⑽可經形成為水平/平行及/或#直/正交於層胸及· 之平面以提供所要屏蔽。在本發明内’屏蔽元件㈣及 1228之其他定向亦為可能的。 圖⑶苗述作為形成或建置多層電路板之程序之一部分的 成嵌入式導電元件之方法。將第—導電電路圖案形 -基板之第-表面上1302。將第一導電元件形成於 二表面上1304,其中將第-絕緣層及/或第-導電層形 、弟-基板之第-表面、第一導電電路圖案及第一導電 n8542.doc -25- 200803675 1306。移除第一絕緣層之一部分及/或第一導電層 之σ卩刀以暴露第一導電元件之至少一面1308。將第一導 電底塗層形忐你V哲 ;弟一絕緣層及/或第一導電層上1310。 ¥龟元件電耦接至第一導電電路圖案及/或 成於第一導雷@ # S或弟一絕緣層上之第二導電電路 1 3 12。若f：亜巧妨 木 、立 路’則可將孔鑽取通過第一導電元件。應 々在不脫離本發明之情況下，此等步驟可以各種次序 或序列來執行。 在形成第一莫Φ - μ + “件時’可將光阻層施加於第-表面 上’。亥光阻在將形忐古諠 成有弟一 ¥龟元件之位置處界定一開 口阻在第-導電元件形成之後被移除。 第一絕緣層及/或第一暮 唆^ V電層可猎由將第一絕緣層及/¾ 弟一導電層擠壓於第一基板之第一 成 同之壓力施加至第"上以使得將近似相 基板之第-表面上第:電 第一導電層上形成一突起。或者，第τ—在弟;絕緣層及/或 導電材料來種植第—絕緣層之第_義¥电層可藉由以一 在-些實施例中 *路表面而加以形成。 之與第-表面相對的第電元件可形成於第-基板 一基板之第二表面上力;;表面上。亦即’同-程序可在第 個導電元件。 會只知以形成一或多 另外’複數個導電元件可同時 該複數個導電元件中之至少兩個具有、弟：表面上，其中 形形狀、矩形形狀、正 不同形狀，諸如橢圓 止方形形狀、 少形狀、Τ-形形狀或 J18542.doc -26- 200803675 交又形形狀。 雖然已在隨附圖式中描述及 展不了某些例示性實施例， 仁應理解，此等實施例僅 、
Fe π ^ ^ 月廣泛發明且不對廣泛發明有 限制，且本發明不限於所展 ^ 田泛 及“述之特定構造及配置， 口為口種其他修改為可能的。孰羽 “、、白此項，技術者應瞭解，在 不脫離本發明之範疇及精 隹 之較佳實施例的各種調適及兄下可組爾所描述 種调適及修改。因此，應理解，在所附 申Μ專利範圍之範疇内，可 寸 了以不同於本文特定描述之方式 的方式來實踐本發明。 久 【圖式簡單說明】 圖1說明根據本發明之—實施例具有多層心之第 板的橫截面視圖。 土 圖2說明施加於介電層及導電 的橫截面視圖。 之Η底塗層 圖^兒明第—基板之橫截面視圖，其中在導電底塗層上 :加有光阻，此在假設定位有導電元件之位置上形成一開 第—基板之橫截面視圖’其中一導電材料沈積 、先阻所產生之開口中以形成導電元件。 、 圖5說明如何自導電底塗層之表面移除光阻。 件圖6說明在所暴露之導電底塗層移除之後的所得導電元 圖7說明在多層層壓擠壓之前第一基板及位於第—基板 上之包括絕緣層及導電層之第二基板的橫截面視圖。土 H8542.doc -27* 200803675 圖8說明在將具有突起或凸塊之第一基板及第二基板擠 壓於嵌入式導電元件上之後所得電路板層的橫截面視圖。 圖9說明在將諸如砂磨或刷布之機械方法施加至第二基 板之頂σ卩表面以使其平坦之後所得電路板層的橫截面視 圖0 圖1 〇说明在第二表面上施加有導電底塗層之所得電路板 層的橫載面視圖。
圖Π說明電路圖案形成於導電底塗層上之橫截面視圖。 圖1 2 „兒明可形成於多層電路板之不同層之間的導電元件 之各種形狀及類型。 圖丨3描述作為形成或建置多層電路板之程序之一部分的 用於形成嵌入式導電元件之方法。 【主要元件符號說明】 102 第一基板 104 介電層 106 導電電路圖 案 108 多層印刷佈 線電路核心/基板 202 導電底塗層 302 光阻 304 開口 402 導電元件 702 絕緣層 704 導電層 706 第二基板 I18542.doc -28- 200803675
708 擠壓板 710 壓縮焊墊 802 突起/凸塊 804 玻璃布加強物層 806 頂部表面 1002 第一電路 1104 電路圖案 1202 第一電路 1204 電路/第一層 1206 第二電路 1208 第二層 1210 互連焊墊 1212 互連焊墊 1214 互連元件 1216 連接點 1218 連接點 1220 狹長矩形導電元件 1222 電元件 1224 接觸 1226 嵌入式屏蔽元件 1228 叙入式屏蔽元件 118542.doc -29-

Claims (1)

  1. 200803675 十、申請專利範圍： 1. 一種用於在一多層印刷電路板中製造一導電元件之方 法，其包含： 提供一具有一第一表面之第一基板； 在該第一基板之該第一表面上形成，第一導電電路圖 案； 在該第一表面上形成一第一導電元件；
    在δ亥弟一基板之該第一表面、該第〆導電笔路圖案及 該第一導電元件上形成一第一絕緣層及一第一導電層， 2.
    3. 4. 5. 該第一絕緣層鄰近於該第一表面； 移除該第一絕緣層之一部分及該第一導電層之一部分 以暴露該第一導電元件之至少一面，該第一導電層及該 所暴露之第一導電元件界定一第二表面；及 在忒第二表面上形成一第一導電底塗層。 如凊求項1之方法，其中電連續性形成於該第一導電層 與該第一導電元件之間。 如清求項1之方法，其進一步包含： 將一孔鑽取通過該第一導電元件。 如请求項1之方法，其進一步包含： 狀/第導電底塗層上形成一第二導電電路圖案；及 :Λ弟導電兀件電耦接至該第一導電電路圖案或t 一導電電路圖案中之至少一者。 如請 將 員1之方法，其進一步包含： 光阻層施加於該第一表面上’該先阻在將形成: 118542.doc 200803675 該第一導電元件之位置處‘界定一開口；及 在形成该第一導電元件之後移除該光阻。
    “月长員1之方法，其中該第一絕緣層及該第一導電層 藉由以下步驟而形成於該第一基板之該第一表面上： =該第一絕緣層及該第一導電層擠壓於該第一基板之 該第一表面上，使得將近似相同之壓力施加至該第一導 包几件以及該第一表面，其中該第一導電元件在該第一 絕緣層及該第一導電層上形成一突起。 如明求項丨之方法，其中該第一絕緣層及該第一導電層 藉由以下步驟而形成於該第一基板之該第一表面上： 將該第一絕緣層擠壓於該第一基板之該第一表面上， 使得將近似相同之壓力施加至該第一導電元件以及該第 一表面，該第一絕緣層具有一第一暴露表面；及 以—導電材料來種植該第一暴露表面以產生該第一導 電層。 8.如請求項1之方法，其中該第一基板具有一與該第一表 面相對之第三表面，且該方法進一步包含： 在該第三表面上形成一第二導電電路圖案； 在該第二表面上形成一第二導電元件，該第二導電元 件具有一大於該第三表面上之該第二導電電路圖案之南 度的高度； 在該第一基板之該第三表面、該第二導電電路圖案及 該第二導電元件上形成一第二絕緣層及一第二導電層， 该弟二絕緣層鄰近於該第三表面’ I18542.doc 200803675 :4第—絕緣層之—部分及該第二導電層之-部分 以暴露該箆_墓恭— ^ 一书件之至少一面，該第二導電層及該 *路之第二導電元件界定—第四表面；及 2該第四表面上形成一第二導電底塗層。 -杜:項8之方法’其中該第一導電元件與該第二導電 疋同時形成於相對之該第—表面與該第三表面上。 10.如h求項1之方法，其進一步包含： ^第-導電元件之任—末端下方、上方或該處將該 導電元件電耦接至一或多個電路。 η·Γ求f法’其中該第—導電元件經組態以操作 ”、、電磁屏蔽或一能量儲存裝置中之一者。 1 2·如請求項1之方法，豆一 ，、中忒弟一導電元件包括一導電金 、一導電黏著劑或一導電膏中之至少一者。 13·如請求項丨之方法，其進一步包含： 導亥第一表面上同時形成複數個導電元件，該複數個 7L件中之至少兩個具有不同形狀。 14·如請求項13之方法，盆中篦道干 《彡中弟-導電元件經形成為具有一 T·形形狀或交又形形狀中之—者。形狀、 1 5 ·如請求項1之方法，苴一 性電跋 " V電電路圖案為一可撓 之一：P刷電路、基於金屬之印刷電路或其組合中 16·如請求項！之方法’其中該第一導 電沈# .M _ , ^ 件稭由一金屬之 積、^黏者劑之沈積或導電材料之電沈積接著姓 Π 8M2.doc 200803675 刻出中之一者來形成。 1 7 ·如請求項1夕古 斤 、 法’其中該第一導電元件具有一大於該 第一絕緣層鱼該當 ^ ^ 亥弟一導電層之組合厚度的高度。 18· —種用於萝-一山 - 肷入於一多層印刷電路板之層之間的導 元件之方法，其包含： • S供：具有-第-表面之第-基板； “人專表面上沈積一第一感光材料層； # 1由將.亥感光材料之一部分曝光而在該第一層中形成 一或多個開口； 在该弟—層之該等開口中形成導電元件； 移除剩餘之第-層以暴露該等導電元件中之至少一 者；及 在該等導電元件上及周圍形成-介電層。 19. 如請求項18之方法’其進_步包含: 使該等導電元件之一 ^ 4表面平坦以暴露該等導電元 φ 件中之一或多個的一表面。 20. 如請求項18之方法，其進一步包含： . 將—導電層添加至該介電層之-頂部表面；及 使該等導電元件之_頂部表面平坦於該導電層 ^ 部表面以暴露該等導電元件Φ > μ Μ 电70件中之一或多個的一表面。 2]·如請求項18之方法’其中在使平垣之後，至少—導電- 件在该介電層下方保持未暴露。 兀 22·如請求項18之方法，复 成。 ，、中该專導電元件使用電鍍來形 H8542.doc 200803675 23. —種多層印刷電路板，其包含： 一具有一第一表面之第一基板； 一形成於該第一基板之該第一表面上之第一導電電路 圖案； 一形成於該第一基板之該第一表面上之第一導電元 件； 一形成於該第一基板之該第一表面上、覆蓋該第一導 電電路圖案且圍繞該第一導電元件之第一絕緣層；及 該第一導電元件之至少一面經由該第一絕緣層元件而 暴露。 24. 如請求項23之多層印刷電路板，其進一步包含： 一形成於該第一絕緣層上之第二導電電路圖案，其中 該第一導電元件互連該第一導電電路圖案與該第二導電 電路圖案。
    118542.doc
TW096105048A 2006-02-13 2007-02-12 用於在一多層印刷電路板中製造一導電通路之方法 TWI531289B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/353,725 US7631423B2 (en) 2006-02-13 2006-02-13 Method and process for embedding electrically conductive elements in a dielectric layer

Publications (2)

Publication Number Publication Date
TW200803675A true TW200803675A (en) 2008-01-01
TWI531289B TWI531289B (zh) 2016-04-21

Family

ID=38367210

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096105048A TWI531289B (zh) 2006-02-13 2007-02-12 用於在一多層印刷電路板中製造一導電通路之方法

Country Status (7)

Country Link
US (1) US7631423B2 (zh)
JP (1) JP5213094B2 (zh)
KR (1) KR101062095B1 (zh)
CN (1) CN101022703B (zh)
RU (1) RU2007105901A (zh)
SG (1) SG135106A1 (zh)
TW (1) TWI531289B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9265146B2 (en) 2012-06-27 2016-02-16 Zhen Ding Technology Co., Ltd. Method for manufacturing a multi-layer circuit board
TWI558276B (zh) * 2012-12-27 2016-11-11 鴻海精密工業股份有限公司 電路板

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4420088B2 (ja) 2007-08-28 2010-02-24 株式会社デンソー 車輪位置検出用の送受信機、車輪位置検出装置およびそれを備えたタイヤ空気圧検出装置
US7776741B2 (en) * 2008-08-18 2010-08-17 Novellus Systems, Inc. Process for through silicon via filing
CN101770957B (zh) * 2008-12-31 2011-09-07 欣兴电子股份有限公司 线路基板工艺
CN101896038B (zh) * 2009-05-21 2012-08-08 南亚电路板股份有限公司 电路板结构及其制造方法
CN101958306B (zh) * 2009-07-14 2012-08-29 日月光半导体制造股份有限公司 内埋线路基板的制造方法
US8198547B2 (en) 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed pass-through components for printed circuit boards
US10472730B2 (en) 2009-10-12 2019-11-12 Novellus Systems, Inc. Electrolyte concentration control system for high rate electroplating
CN102104007B (zh) * 2009-12-21 2013-04-17 北大方正集团有限公司 一种特种电路板的制造方法和设备
US20120186080A1 (en) * 2011-01-26 2012-07-26 S.D. Warren Company Creating conductivized traces for use in electronic devices
US20130341078A1 (en) 2012-06-20 2013-12-26 Keith Bryan Hardin Z-directed printed circuit board components having a removable end portion and methods therefor
US8790520B2 (en) * 2011-08-31 2014-07-29 Lexmark International, Inc. Die press process for manufacturing a Z-directed component for a printed circuit board
US8943684B2 (en) 2011-08-31 2015-02-03 Lexmark International, Inc. Continuous extrusion process for manufacturing a Z-directed component for a printed circuit board
US8816218B2 (en) * 2012-05-29 2014-08-26 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with vias having different dimensions
KR20140067723A (ko) * 2012-11-27 2014-06-05 삼성전기주식회사 절연층 도통방법
US9653370B2 (en) 2012-11-30 2017-05-16 Infineon Technologies Austria Ag Systems and methods for embedding devices in printed circuit board structures
TWI589195B (zh) * 2014-05-09 2017-06-21 Sensitive and perforated circuit board and multilayer circuit board
MY181637A (en) 2016-03-31 2020-12-30 Qdos Flexcircuits Sdn Bhd Single layer integrated circuit package
US10692735B2 (en) 2017-07-28 2020-06-23 Lam Research Corporation Electro-oxidative metal removal in through mask interconnect fabrication
CN110783727A (zh) * 2018-11-09 2020-02-11 广州方邦电子股份有限公司 一种连接器及制作方法
CN117202474A (zh) * 2022-05-30 2023-12-08 宏启胜精密电子(秦皇岛)有限公司 电路板、应用其的显示装置、及显示装置的制作方法
CN116075055B (zh) * 2022-11-11 2025-09-16 深圳市实锐泰科技有限公司 一种实心孔电路板的制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2650471B1 (fr) * 1989-07-27 1991-10-11 Bull Sa Procede de formation de piliers du reseau multicouche d'une carte de connexion d'au moins un circuit integre de haute densite
US5155655A (en) * 1989-08-23 1992-10-13 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US5079069A (en) * 1989-08-23 1992-01-07 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
JPH10135634A (ja) * 1990-03-19 1998-05-22 Hitachi Ltd 多層配線基板及びその製造方法
CA2109687A1 (en) * 1993-01-26 1995-05-23 Walter Schmidt Method for the through plating of conductor foils
DE69419219T2 (de) * 1993-09-03 2000-01-05 Kabushiki Kaisha Toshiba, Kawasaki Leiterplatte und Verfahren zur Herstellung solcher Leiterplatten
US6025995A (en) * 1997-11-05 2000-02-15 Ericsson Inc. Integrated circuit module and method
US6063647A (en) * 1997-12-08 2000-05-16 3M Innovative Properties Company Method for making circuit elements for a z-axis interconnect
US6713685B1 (en) * 1998-09-10 2004-03-30 Viasystems Group, Inc. Non-circular micro-via
JP3183653B2 (ja) * 1999-08-26 2001-07-09 ソニーケミカル株式会社 フレキシブル基板
JP4322402B2 (ja) * 2000-06-22 2009-09-02 大日本印刷株式会社 プリント配線基板及びその製造方法
JP2002374068A (ja) 2001-06-14 2002-12-26 Kyocera Chemical Corp 多層プリント配線板の製造方法
JP2003051678A (ja) 2001-08-03 2003-02-21 Kyocera Chemical Corp 多層プリント配線板および多層プリント配線板の製造方法
US20030064325A1 (en) * 2001-10-03 2003-04-03 Unitech Printed Circuit Board Corp. Method of manufacturing printed circuit board having wiring layers electrically connected via solid cylindrical copper interconnecting bodies
KR100462835B1 (ko) 2002-10-24 2004-12-23 대덕전자 주식회사 금속 범프를 이용한 인쇄 회로 기판 제조 방법
US7320173B2 (en) * 2003-02-06 2008-01-22 Lg Electronics Inc. Method for interconnecting multi-layer printed circuit board
JP4479180B2 (ja) * 2003-07-25 2010-06-09 凸版印刷株式会社 多層回路板の製造方法
JP2006012870A (ja) * 2004-06-22 2006-01-12 Satoshi Ishiguro スタックビア構造多層配線基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9265146B2 (en) 2012-06-27 2016-02-16 Zhen Ding Technology Co., Ltd. Method for manufacturing a multi-layer circuit board
TWI558276B (zh) * 2012-12-27 2016-11-11 鴻海精密工業股份有限公司 電路板

Also Published As

Publication number Publication date
CN101022703B (zh) 2011-04-13
JP5213094B2 (ja) 2013-06-19
US20070187237A1 (en) 2007-08-16
JP2007221125A (ja) 2007-08-30
KR20070081770A (ko) 2007-08-17
SG135106A1 (en) 2007-09-28
TWI531289B (zh) 2016-04-21
CN101022703A (zh) 2007-08-22
RU2007105901A (ru) 2008-08-20
US7631423B2 (en) 2009-12-15
KR101062095B1 (ko) 2011-09-02

Similar Documents

Publication Publication Date Title
TW200803675A (en) Method and process for embedding conductive elements in a dielectric layer
US6815126B2 (en) Printed wiring board with conformally plated circuit traces
TW404158B (en) Multiple layer printed wiring plate with package conductive hole structure
TWI355871B (en) Method of providing printed circuit board with con
TWI291221B (en) Printed circuit board, flip chip ball grid array board and method of fabricating the same
CN103416110B (zh) 印刷电路板及其制造方法
US6515233B1 (en) Method of producing flex circuit with selectively plated gold
CN114222445B (zh) 一种电路板制作方法及电路板
US6383401B1 (en) Method of producing flex circuit with selectively plated gold
TW200942120A (en) Multiple-layer flexible wiring board and its manufacturing method
TW200939927A (en) Wiring substrate and its manufacturing process
CN103416109B (zh) 印刷电路板及其制造方法
TW201247072A (en) Method of manufacturing multilayer wiring substrate
KR100272739B1 (ko) 다층 프린트 배선판과 그 제조방법 및, 전사용 원판과 그 제조방법
CN101743786A (zh) 穿过高密度互连hdi衬底材料上的电介质涂层形成固体盲孔的方法
CN103781292B (zh) 电路板及其制作方法
CN109152240B (zh) 一种具有金属化锁孔结构的印制电路板及其孔金属化工艺
CN111405774B (zh) 一种线路板及其制造方法
CN111447753A (zh) 一种线路板及其制造方法
JP4127213B2 (ja) 半導体装置用両面配線テープキャリアおよびその製造方法
TW200938048A (en) Method for manufacturing wire substrate
CN210405831U (zh) 一种多层pcb板
CN102413639A (zh) 一种电路板的制造方法
TW592007B (en) Build-up circuit board with conductive barrier structure and method for fabricating the same
TWI251453B (en) Stacked multi-layer circuit board and method for fabricating the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees