TW200527816A - Reduced voltage pre-charge multiplexer - Google Patents

Description

200527816 九、發明說明： 【發明所屬之技術領域】 本發明係有關一種半導體積體電路裝置，特別係有關一 種結合一多工器電路，利用一預充節點來提高信號通量速 度之半導體積體電路裝置。 【先前技術】 參照圖1，為0 h s a w a之美國專利第5，7 0 1，0 9 5號之先前 技術多工器電路1 0 0，包括一資料選擇電路1 1 0以及一 N Μ 0 S 預充電晶體1 2 0。輸入資料信號Α至D及選擇信號I至ί 經由對Ρ Μ 0 S電晶體2 - 1至2 - 4及3 - 1至3 - 4之閘極終端施 加偏壓，來控制系統電源供應電位VDD之連結至提供輸出 信號石之共通節點X。經由設定預充信號PRCH為高，藉此 將NM0S預充電晶體1 20偏轉為導通，共通節點X被充電至 系統地電位G N D。於充電操作完成後，預充信號P R C Η走低， 且共通節點X浮動。’ 0 9 5專利案揭示一種方法，該方法 設定輸入資料信號A - D於低於電源供應器電壓V D D之位 準，來加速輸入資料A - D之傳輸至共通節點X。但’ 0 9 5 專利案並未揭示於共通節點X之預充信號控制，來作為加 速輸入資料信號A-D傳輸至共通節點X之方法。 【發明内容】 先前技術多工器由於下列因素而有速度低的問題，該等 因素例如1 )共通節點之負載重；以及2 )於路徑之級距深度 (「級深度」）。此二因素分別造成不同類型的延遲。共通 節點之負載重造成選擇至輸出的延遲。級深度造成輸入至 輸出的延遲。 5 312XP/發明說明書(補件)/94-01 /93 ] 30807 200527816 本發明有低輸入至輸出延遲，以及低選擇至輸出延遲 。對各輸入之個別下拉（由選擇所閘控）而言，多工器係與 個別下拉共線。於共線電壓降低預充，允許對下拉產生快 速回應。 本發明之電壓降低預充多工器可顯著減少經由大型多 工器之路徑延遲。多工器利用一共通預充節點，有輸入及 選擇閘控之放電路徑。預充電壓位準降至低於全電壓位準 ，來進一步減少路徑延遲。較低預充電壓可顯著縮短讓共 通節點達到多工器之緩衝輸出端切換點所需的時間。 此外，本發明對於指定路徑有降低級深度，提供較高操 作速度，使用預充/放電辦法，經由減少共通線上的負載來 加快路徑速度。降低電壓預充比較先前技術之預充/放電辦 法可顯著加快操作速度。 【實施方式】 參照圖2，低預充電壓多工器2 0 0之一範例具體例包含 一 PM0S預充電晶體P1、一第一 NM0S輸入電晶體NI0 、一第一 NM0S選擇電晶體NS0、一第二NM0S輸入電晶體 N I 1及一第二Ν Μ 0 S選擇電晶體N S 1。一輸入信號I 0係耦合 至該第一 Ν Μ 0 S輸入電晶體Ν I 0之閘極端。第一輸入電晶體 Ν I 0之汲極端係耦合至一共通電路節點C 0 Μ Μ 0 Ν。第一 Ν Μ 0 S 輸入電晶體Ν I 0之源極端係耦合至該第一 Ν Μ 0 S選擇電晶體 N S 0之汲極端。選擇信號S 0係耦合至第一 Ν Μ 0 S選擇電晶 體N S 0之閘極端。第一 Ν Μ 0 S選擇電晶體N S 0之源極端係耦 合至一系統地電位G N D。一輸入信號I 1係_合至第二Ν Μ 0 S 輸入電晶體Ν I 1之閘極端。第二輸入電晶體Ν I 1之汲極端 6 3 ]2ΧΡ/發明說明書(補件)/94-01/93] 30807 200527816 係耦合至該共通電路節點COMMON。第二NM0S輸入電晶體 N I 1之源極端係耦合至該第二N Μ 0 S選擇電晶體N S 1之汲極 端。選擇信號S1係耦合至第二NM0S選擇電晶體NS1之閘 極端。第二Ν Μ 0 S選擇電晶體N S 1之源極端係耦合至該系統 地電位G N D。 Ρ Μ 0 S預充電晶體Ρ 1之源極端係耦合至預充供應電位 VPCHG，其閘極端係耦合至預充控制信號CHG，其汲極端係 耦合至共通信號節點C 0 Μ Μ 0 Ν。輸出緩衝器2 5 0之輸入端係 麵合至共通信號節點C 0 Μ Μ 0 Ν，其輸出端係耗合至輸出信號 0 U Τ。一具體實施例中，輸出緩衝器2 5 0為反相器。經由輸 出緩衝器250之作用而產生之輸出信號OUT為存在於共通 信號節點C 0 Μ Μ 0 N之該信號之邏輯反相。系統供應電位V D D 及系統地電位G N D係耦合至該輸出缓衝器2 5 0以供電讓系 統操作。 可將低預充電壓多工器2 0 0之操作構想為有以下二相 :預充相及評比相。 於低預充電壓多工器2 0 0之預充相期間，選擇信號S 0 及S1維持於邏輯低，防止第一輸入選擇電晶體NS0及第二 輸入選擇電晶體NS1之導通。預充控制信號CHG設定為邏 輯低，且將Ρ Μ 0 S預充電晶體偏轉為導通。如此導致預充供 應電位V P C H G耦合至共通信號節點C 0 Μ Μ 0 Ν。預充供應電位 V P C H G係選擇為低於系統供應電位V D D，但大於輸出緩衝器 2 5 0之切換點。該具體實施例中，預充供應電位VPCHG約 為1 . 8伏特，系統供應電位約為2. 8 5伏特。於共通信號節 點COMMON之電位約略達到預充供應電位VPCHG後，預充控 7 312XP/發明說明書(補件)/94-01/93130807 200527816 制信號CHG設定為邏輯高，將PM0S預充電晶體偏轉為斷 路，讓共通信號節點C 0 Μ Μ 0 N為浮動。一旦已經充電，共通 信號節點COMMON維持於約預充供應電位VPCHG直到放電為 止，容後詳述。 於操作之評比相期間，選擇信號S 0及S 1之一設定為邏 輯高，藉此致能相關輸入信號（分別為I 0及I 1 )來控制共 通信號節點C 0 Μ Μ〇N通過N Μ 0 S輸入電晶體N I 0及N I 1之放 電路徑。例如假設S 0設定為邏輯高，偏轉第一 Ν Μ 0 S選擇 電晶體N S 0為導通。共通信號節點C 0 Μ Μ 0 Ν之狀態現在係依 據輸入信號I 0之值決定。若輸入信號I 0係於邏輯高，則 第一 NM0S輸入電晶體ΝΙ0偏轉為導通。第一 NM0S輸入電 晶體N S 0與第一 Ν Μ 0 S輸入電晶體Ν I 0之串列組合提供共通 信號節點COMMON放電的路徑，變更其條件為邏輯低 。然後，邏輯低藉輸出緩衝器2 5 0於輸出信號0 U T反相為 邏輯高，輸出信號0 U T係匹配輸入信號I 0。降低預充電壓 經由允許對下拉之快速回應，顯著縮短造成共通信號節點 C 0 Μ Μ 0 N達到輸出端緩衝器2 5 0切換點所需時間。整體而 言，速度增益係依據預充供應電位V P C H G與緩衝器2 5 0之 切換點之接近程度決定。 若於電路操作之評比相期間，輸入信號I 0為邏輯低， 則未出現共通信號節點C 0 Μ Μ 0 Ν之下拉。共通信號節點 COMMON維持於邏輯高，輸出信號OUT維持於邏輯低，匹配 I 0。於構想上可將輸出信號OU T視為匹配輸入信號I 0，而 有小量傳播時間延遲。 熟諳技藝人士了解經由NM0S輸入電晶體與關聯N0MS選 8 312XP/發明說明書(補件)/94-01/93 ] 3 0807 200527816 擇電晶體之額外串列組合，延伸圖2所示電路，可增加藉 低預充電壓多工器2 0 0所處理的信號數目。 本發明之另一具體例中，另一 NM0S預充電晶體可取代 Ρ Μ 0 S預充電晶體P 1，另一 Ν Μ 0 S預充電晶體之源極端係耦 合至系統供應電位V D D，其汲極端係耦合至共通信號節點 COMMON 5其閘極端係耗合至預充控制信號C H G。經由如此 組配之Ν Μ 0 S裝置，可產生電壓降低約一個二極體電位（約 0 . 6伏特至0 . 7伏特），結果獲得於存在於共通信號節點 C 0 Μ Μ 0 Ν之預充電位的期望降低。控制Ν Μ 0 S操作之預充控 制信號CHG之邏輯極性可利用熟諳技藝人士已知方式，相 對於PM0S預充電晶體Ρ1反相，來藉NM0S電晶體提供適當 開/關功能。 參照圖3，電壓-時間線圖比較本發明之效能與基於先前 技術之多工器設計效能。降低電壓預充曲線3 1 0表示根據 本發明之具體實施例之多工器之共通信號節點C 0 Μ Μ 0 Ν之 時間相對於電壓之表現。正常電壓預充曲線3 2 0表示根據 先前技術共通信號節點COMMON之時間相對於電壓之表 現，此處該預充電壓係等於系統供應電位VDD。切換點電 位線3 3 0表示輸出緩衝器2 5 0切換邏輯態之臨限值位準。 於預充間隔時間3 4 0，預充曲線維持恆定於其初值。但於 評比間隔時間3 5 0，預充曲線隨著時間的前進而下降。降 低預充曲線3 1 0及正常預充曲線3 2 0交叉切換點電位線 3 3 0之點，決定何時多工器之輸出變遷至其預定值。交叉 點間之差異係由降低延遲間隔時間3 6 0得知，其表示本發 明相關之效能改良。 9 312XP/發明說明書(補件)/94-01/93130807 200527816 圖4為利用本發明之脈波寬度調變器（P W Μ ) 4 0 0電路之 一具體實施例之示意圖。脈波寬度調變器4 0 0包含低預充 電壓多工器2 0 0，一經電流控制之延遲鏈4 2 0，一狀態機器 4 6 0，一分接點選擇暫存器4 8 0，一預充控制電路4 4 0，及 輸出緩衝器2 5 0。經電流控制之延遲鏈4 2 0進一步包含複 數個時脈延遲元件4 2 2及相關之時脈延遲鏈分接點4 2 4。 時脈延遲元件4 2 2可為熟諳技藝人士已知之多種信號延遲 組配結構之任一者，其中一個例子為二反相器串聯連結。 該具體例中，時脈延遲元件4 2 2及相關時脈延遲鏈分接點 4 2 4各別實作4 8次，且串聯連結來產生複數個延遲值作為 時脈信號c 1 k傳播通過經電流控制之延遲鏈4 2 0。為求清 晰只顯示48次實作之一部分。 · 時脈延遲鏈分接點4 2 4之4 8個實例各別係耦合至低預 充電壓多工器2 0 0之輸入信號端。於圖4，只顯示輸入信 號I 0與輸入信號I 1耦合來避免混淆本發明之主要特色。 狀態機器4 6 0係耦合至編碼脈波串列輸出端，以及耦合至 分接點選擇暫存器4 8 0。分接點選擇暫存器4 8 0係耦合至 選擇信號端。於圖4中，只顯示選擇信號SO及選擇信號 5 1，但實際上，一個選擇信號係關聯各個輸入信號端。基 於編碼脈波串列輸出值，狀態機器4 6 0組配分接點選擇暫 存器4 8 0來由4 8個實例中選出一個特選信號，該信號可致 能相關輸入信號來提供時脈信號c 1 k之預定延遲。於特定 選擇信號之延遲時脈的到達，致能共通信號節點COMMON 之放電，結果導致延遲時脈的傳播至輸出信號OUT。 預充控制電路4 4 0係耦合至編碼脈波串列輸出端，及耦 10 312XP/發明說明書(補件)/94-01 /93 ] 30807 200527816 合至預充控制節點CHG。該具體實施例中，預充控制電路 4 4 0為多工器電路輸出信號01) T的單純延遲反相及回授 。操作時，輸出信號0 U T之上升緣信號造成狀態機器4 6 0 前傳由分接點選擇暫存器4 8 0選定之特選信號，打斷放電 路徑，且觸發預充過程。預充過程之初始化可升高共通信 號節點C 0 Μ Μ 0 N之電位，將輸出信號0 U T返回邏輯低，且準 備脈波寬度調變器（P W Μ ) 4 0 0電路用於延遲時脈到達次一 選定的分接點。藉此方式產生的輸出信號OUT信號定名為 自我計時時脈脈波。熟諳技藝人士已知自我計時時脈脈波 只需夠寬來前傳分接點選擇暫存器。 參照圖5，根據本發明之預充控制電路4 4 0之時程圖包 含一共通信號節點時序曲線5 1 0、一輸出信號節點時序曲 線5 2 0、以及一預充控制信號時序曲線5 3 0。於事件A 5， 初期被充電至預充供應電位VPCHG之共通信號節點COMMON 於低預充電壓多工器2 0 0操作之評比相期間，被下拉至邏 輯低。結果於通過輸出緩衝器2 5 0之傳播延遲相關時段11 之後，輸出信號OUT由邏輯低變遷為邏輯高。注意輸出信 號節點時序曲線5 2 0相關邏輯高值為系統電源供應電位 V D D。原因在於輸出緩衝器2 5 0係由系統電源供應電位V D D 及系統地電位G N D供電，且有邏輯擺動跨據此等供應電位 間之電位差。輸出信號0 U T由預充控制電路4 4 0反相及延 遲經歷一時段t 2，造成預充控制信號C H G變遷為邏輯低。 如此造成Ρ Μ 0 S預充電晶體Ρ1被偏轉為導通，經由耦合 C 0 Μ Μ 0 Ν至預充供應電位V P C H G，而開始於共通信號節點 COMMON的充電過程。熟諳技藝人士了解由於PMS0電晶體 Π 312XP/發明說明書(補件)/94-0]/93130807 200527816 之操作特性，信號之反相為必需，Ρ Μ 0 S電晶體之操作特性 於閘極端被偏轉於邏輯低時，造成其進入導通，當其閘極 端被偏轉為邏輯高時，進一步造成其關斷。於時段t 3，共 通信號節點C Ο Μ Μ Ο N充電至預充供應電位V P C H G。於事件 Β 5，共通信號節點C Ο Μ Μ Ο Ν之上升緣於通過輸出緩衝器2 5 0 之傳播延遲關聯的時段14之後，造成輸出信號0 U Τ變遷為 邏輯低。輸出信號0 U T藉預充控制電路4 4 0反相與延遲經 歷一時段15，造成預充控制信號C H G變遷為邏輯高。如此 造成Ρ Μ 0 S預充電晶體Ρ 1關斷。允許共通信號節點C Ο Μ Μ Ο Ν 浮動，維持於預充供應電位VPCHG。共通信號節點COMMON 持續浮動經歷一時段16。於時段t 6結束時，共通信號節 點C 0 Μ Μ 0 N被下拉至邏輯低，重新開始始於事件A 5的處理 過程。 經由檢驗共通信號節點時序曲線5 1 0、輸出信號節點時 序曲線5 2 0、及預充控制信號時序曲線5 3 0證實，於預充 控制電路4 4 0操作之新穎之處在於由脈波寬度調變器（PWM) 4 0 0之輸出信號0 U T可自動產生預充時序。 於前文說明書已經參照特定具體例說明本發明。但顯然 易知可未悖離如隨附之申請專利範圍陳述之本發明之廣義 精髓及範圍，作出多種修改及變化。例如於該具體實施例 中，一次只有一個選項允許被激活（高）。但也涵蓋一次可 有多於一個選項被激活之其它具體例。如此，說明書及附 圖須視為舉例說明而非限制性意義。 【圖式簡單說明】 圖1為先前技術已知之多工器電路之示意圖。 12 312XP/發明說明書(補件)/94-0 ] /93 ] 30807 200527816 圖2為根據本發明之一具體實施例之多工器電路之示意 圖。 圖3為電壓-時間線圖比較先前技術傳播之信號與根據 圖2之具體實施例傳播之信號。 圖4為脈波寬度調變器（P W Μ )之一具體實施例之示意圖。 圖5為時程圖說明根據本發明之預充控制電路之操作。 【主要元件符號說明】 2-1〜2-4、3-1〜3-4 PM0S電晶體之閘極端 1 00 多工器電路 110 資料選擇電路 120 ΝΜ0S預充電晶體 2 0 0 低預充電壓多工器 2 5 0 輸出緩衝器 3 10 降低電壓預充曲線 3 2 0 正常電壓預充曲線 3 3 0 切換點電位線 3 4 0 預充間隔 350 評比間隔 3 6 0 減少延遲間隔 4 0 0 脈波寬度調變器（PWM) 4 2 0 電流控制延遲鏈 4 2 2 時脈延遲元·件 4 2 4 時脈延遲鏈分接點 4 4 0 預充控制電路 13 3 ] 2ΧΡ/發明說明書(補件)/94-0 ] /93 ] 30807 200527816 4 6 0 狀 態 機 480 分 接 點 5 10 共 通 信 520 苹刖 出 信 5 3 0 預 充 控 elk 時 脈 信 CHG 預 充 控 COMMON 共 通 信 GND 地 電 位 器 選擇暫存器 號節點時序曲線 號節點時序曲線 制信號節點時序曲線 號 制信號 號節點

10 輸入 11 輸入 NO 第一 Ν I 第二 NS0 第一 NS1 第二 OUT 輸出 PI PM0S SO 選擇 SI 選擇 t 時段 VDD 系統 VPCHG 預充 信號 信號 NM0S輸入電晶體 Ν Μ 0 S輸入電晶體 NM0S選擇電晶體 NM0S選擇電晶體 信號 預充電晶體 信號 信號 供應電位 供應電位

312ΧΡ/發明說明書(補件)/9(0]/93]30807 14

Claims (1)

1. 200527816 十、申請專利範圍： 1 . 一種供選擇複數個輸入信號之一來耦合至一輸出通 道用之電子裝置，該電子裝置包含： 一個別下拉電路，其係組配來對複數個輸入端各別提供 一分開路徑，各個下拉電路係耦合至一共通預充節點； 一選擇電路，其係耦合至各個下拉電路，且係組配來閘 控複數個輸入端之各個輸入端；以及 一預充裝置，其係組配來提供一共通預充節點之電壓 ，該電壓係低於系統電壓。 2. 如申請專利範圍第1項之電子裝置，其中，該共通預 充節點之電壓係大於一耦合至該共通預充節點之電路之切 換電壓。 3. 如申請專利範圍第2項之電子裝置，其中，該預充裝 置進一步包含一 PM0S電晶體耦合至一預充供應電位，該預 充供應電位係低於該系統電壓。 4. 如申請專利範圍第3項之電子裝置，其中，該系統供 應電位約為2 . 8 5伏特，以及該預充供應電位約為1 . 8伏特。 5 .如申請專利範圍第2項之電子裝置，其中，該預充裝 置進一步包含一 Ν Μ 0 S電晶體耗合至該系統電壓。 6 . —種於一積體電路耦合複數個輸入信號之一至一輸 出通道之方法，該方法包含： 串聯耦合一具有一閘極端之NM0S輸入電晶體與一具有 一閘極端之NM0S選擇電晶體，來形成一下拉電路； 形成複數個下拉電路； 經由耦合Ν Μ 0 S輸入電晶體之閘極端至該輸入信號而關 15 3 ] 2ΧΡ/發明說明書(補件)/94-0】/93130807 200527816 聯一個別下拉電路與複數個輸入信號之一； 耦合複數個選擇信號之一至該NM0S選擇電晶體之一之 閘極端； 耦合複數個下拉電路至一共通預充電節點； 耦合一 PM0S預充電晶體至該預充節點，以及耦合至一 預充供應電位，該預充供應電位係低於一系統供應電位； 經由偏轉該PM0S預充電晶體成為導通而預充該共通節 點至該預充供應電位； 經由回應於下拉電路之Ν Μ 0 S選擇電晶體之激活選擇信 號以及回應於邏輯高存在於下拉電路之NM0S輸入電晶體 之閘極端，偏轉單一下拉電路成為導通，來初始化該共通 節點的下拉。 7 . —種電子脈波寬度調變器電路，係由一系統供應電壓 操作且具有一輸出端，該電路包含： 一多工器，其具有選擇端、輸入端、一共通預充節點 以及一預充裝置，其係組配來對該共通預充節點提供電 壓，該電壓係低於該系統供應電壓； 一狀態機器，其係耦合至該輸出端以及耦合至一分接點 選擇暫存器，該分接點選擇暫存器進一步耦合至該多工器 選擇端； 一時脈延遲鏈，其具有複數個延遲鏈元件以及延遲鏈分 接點，各個延遲鏈分接點係耦合至輸入端之一；以及 一預充控制電路，其係耦合至該預充裝置以及耦合至該 輸出端，該預充控制電路係組配來經由延遲一來自輸出端 之輸出信號，調整該延遲後輸出信號之邏輯極性，以及耦 16 312ΧΡ/發明說明書(補件)/94-0 ]/93130807 200527816 合該延遲後且調整後之輸出信號至該預充裝置。 8 .如申請專利範圍第7項之電子脈波寬度調變器，其 中，該狀態機器可回應於一輸出端之一上升緣，前傳一由 該分接點選擇暫存器所控制之選擇信號。 9 . 一種電子脈波寬度調變器電路，係由一系統供應電壓 操作且具有一輸出端，該電路包含： 一多工器，其具有選擇端、輸入端、一共通預充節點 以及一預充裝置，其係組配來對該共通預充節點提供電 壓，該電壓係低於該系統供應電壓； 一狀態機器，其係耦合至該輸出端以及耦合至一分接點 選擇暫存器，該分接點選擇暫存器進一步耦合至該多工器 選擇端，其中該狀態機器回應於一輸出端之上升緣，前傳 一由該分接點選擇暫存器所控制之選擇信號，造成該共通 預充節點之下拉； 一時脈延遲鏈，其具有複數個延遲鏈元件以及延遲鏈分 接點，各個延遲鏈分接點係耦合至輸入端之一；以及 一預充控制電路，其係耦合至該預充裝置以及耦合至該 輸出端，該預充控制電路係組配來經由延遲一來自輸出端 之輸出信號，調整該延遲後輸出信號之邏輯極性，以及耦 合該延遲後且調整後之輸出信號至該預充裝置。 1 0 . —種控制一共通信號節點之預充之方法，該方法包 含： 於一具有一系統電壓之脈波寬度調變器，利周一預充電 晶體耦合一預充電壓至該共通信號節點，該預充電壓係低 於該系統電壓；以及 3 ] 2XP/發明說明書(補件)/94-0 ] /93 ] 30807 17 200527816 耦合該脈波寬度調變器之一延遲後且經邏輯調整之輸 出信號至該預充電晶體之閘極端。 1 1 . 一種於脈波寬度調變器電路形成一自我計時時脈脈 波之方法，該電路係由一系統供應電壓操作且具有一輸出 端，該方法包含： 利用一由該系統供應電壓操作的緩衝器電路，耦合該輸 出端至一共通節點； 預充該共通節點至一低於該系統供應電壓之電壓； 回應於複數個選擇信號及複數個延遲時脈脈波之一，藉 一下拉放電該共通節點； 回應一於該輸出端之信號緣，前傳該選擇信號，藉此結 束該共通終端之下拉； 回應一於該輸出端之信號緣，初始化該共通節點之預 充；以及 回應一於該輸出端之信號緣，結束該共通節點之預充， 該信號緣係與初始化該共通節點預充之於該輸出端之信號 緣相反方向。 1 2 .如申請專利範圍第1 1項之方法，其中，於輸出端之 負責前傳選擇信號以及初始化該共通節點之預充之該信號 緣為一上升緣，以及於該輸出端結束該共通節點預充之該 信號緣為一下降緣。 13. —種用於選擇複數個輸入信號之一來耦合至一輸出 通道之電子裝置，該電子裝置包含： 一個別下拉手段，用來對複數個輸入各別提供一分開路 徑，該下拉手段係耦合至一共通預充節點； 18 312XP/發明說明書(補件)/94-01/93130807 200527816 一選擇手段，其係耦合至各個下拉手段用來閘控複數個 輸入端之各個輸入端；以及 一預充手段，用來提供該共通預充節點之電壓，該電壓 係低於一系統電壓。 1 4 .如申請專利範圍第1 3項之電子裝置，其中，該共通 預充節點之電壓係高於一耦合至該共通預充節點之電路之 切換電壓。 1 5 .如申請專利範圍第1 4項之電子裝置，其中，該預充 手段進一步包含一 PM0S電晶體，其係耦合至一預充供應電 位，該預充供應電位係低於該系統電壓。 1 6 .如申請專利範圍第1 5項之電子裝置，其中，該系統 供應電位約為2 . 8 5伏特，以及該預充供應電位約為1 · 8 伏特。 1 7 .如申請專利範圍第1 4項之電子裝置，其中該預充手 段進一步包含一 NM0S電晶體，其係耦合至該系統電壓。 19 312XP/發明說明書(補件)/94-0 ] /93 ] 30807