TW200406914A

TW200406914A - Semiconductor device for reading signal from photodiode via transistors

Info

Publication number: TW200406914A
Application number: TW092122916A
Authority: TW
Inventors: Narumi Ohkawa
Original assignee: Fujitsu Ltd
Priority date: 2002-08-29
Filing date: 2003-08-20
Publication date: 2004-05-01
Also published as: EP1394858A3; TWI265628B; EP1394858A2; US20040169127A1; EP1394858B1; JP3795846B2; KR100873879B1; JP2004095636A; US6930299B2; CN1490879A; CN100350622C; KR20040019988A

Description

200406914 玖、發明說明：相關申請案之相互參照此申請案係基於2002年八月29曰提出申請之日本專利申請案第2GG2_251265號，彼等係藉由參照而使合併進此說 5明書内。口【發^明所屬之_技_^領威】發明領域 A) 發明所屬之技術領域本發明係論及一種半導體裝置，其可讀取每一多數佈 10置在一半導體基體上面之圖素的電氣信號，使經由一些電晶體，而至一信號讀取線，此電氣信號將會受到該圖素之光二極體的光電轉換。 B) 相關技藝之說明 15 一基於互補式m〇s(cmos)程序製成之固態成像骏置 (影像感測器），通常係使用一活性圖素感測器（APS)，其中之圖素係包括··一可進行光電轉換之光二極體；一可起始一施加至其光二極體之電壓的重置電晶體；一可將其光一極體之信號電荷轉換成一電壓信號及使其輸出之源極隨耦 20電晶體；和一可選擇圖素使讀取上述電壓信號之選擇電曰體。 9 第13A圖係一傳統式四電晶體固態成像裝置之圖素的平面圖。彼等作用區域500係被界定在一矽基體中。此作用區域500係包括· ^矩形區域500A ; ^--如第13A圖所見自复 5 200406914 矩形區域500A之右上側向右突出的突出區域5〇〇B ; ~自此突出區域500B之前部朝向第13A圖的下部突出之垂直區域 500C ;和一自此垂直區域500C之下緣朝向如第13A圖中所見之左側延伸的水平區域500D。 5 有一光二極體PD係佈置在其矩形區域500A内。其_傳輸電晶體TTR之閘極，係使橫越其垂直區域500C。在其低於此橫越區域之區域内，有一重置電晶體TRS之閘極，横越其垂直區域500C。其一源極隨耦電晶體TsF之閘極，係使橫越其水平區域500D。在此橫越區域左側上面，有一選擇電曰 10 體tsl之閘極，橫越其水平區域500D。头一 4便具源極隨耦電晶體T s F之雜質擴散區域和$ 極相互連接之轉接通孔HFD，係佈置在該等傳輸電晶體了丁和重置電晶體TRS之閘極中間。其_可使―雜質擴散區域與 15 20

-形成在其上部薄層内之重置電㈣應線相互連接的轉指通孔HRS，係佈置在該等重置電

TSF之閘極中間。其—可使其選擇電晶體之源極區域與一充成在其上部薄層内之信號讀取線相互連接的轉接通孔 HSIG’係佈置在其選擇電晶體TsL之閘極的左側上面。在製造-CMOS固態成像裝置中，基本上係使用一些與製二般:邏輯電路組件之程序相類似的程序。在。；5 準之年代隸後巾，1製造邏 (邏輯程序），餘鶴紅料轉、，，件之私序極和轉接祕，在佈置上係mm—電晶體之閉第13B圖係-傳統式三電％内入考慮。日日體口悲成像裝置之圖素的 6 200406914 瓤平面圖。其係省略一對應於第13A圖中所顯示之四電晶體固態成像裝置的傳輸電晶體Ttr之電晶體。其源極隨^晶體 TSF之閘極，係使橫越其作用區域5〇〇之垂直區域5〇〇〔，而接近其下緣。其選擇電晶體TSL之閘極，係自一形成在一與 5閘極同在一接線薄層内之選擇信號線SEL分岔出。取代上述之轉接通孔hfd，其係佈置有一轉接通孔Hpd，以使其光二極體PD之陽極與其源極隨耦電晶體Tsf之閘極相互連接。其他之基本結構，係與第13A圖中所顯示之四電晶體CMOS影像裝置者相同。 10 一傳統式一般性CMOS固態成像裝置之圖素，係具有一以5.6/zm為例之四等邊的方形。由於在一圖素内，係佈置有一光二極體PD和三或四個電晶體，其他除光二極體PD 外者所佔用之區域將會變大，以及一圖素内之光二極體pD 所佔用的比率將會變小。 15 若一圖素之區域係使很小，以便提高一圖素之密度’ 一微透鏡之光會聚，將會變得很困難。由於其光二極體所佔用之區域變小，入射光波將會被縮減，以及其靈敏度將會被降低。在其上部薄層内，係佈置有一些可將電氣信號供應至 20 一個四電晶體固態成像裝置之四個電晶體的閘極之^言號線。由於此等上層接線無法行經其佈置有光二極體PD之區域内，其接線佈線係屬不易。若一圖素之高寬比，可自由加以選擇，一光二極體所佔用之區域的比率，便可相對容易地加以提昇。通常’一 7 200406914 固態圖素之垂直和水平間距係相等，以及每一圖素係具有 —方形之形狀。一圖素之高寬比因而將無法自由加以選擇。一 CMOS固態成像裝置之明顯難題，係有關其接面漏電流之降低。一具有大接面漏電流之圖素，將會變為一會劣化其影像性質之白點。誠如第13B圖中所示，在一個三電曰曰體固悲成像農置之情況中，姑不論其他，其轉接通孔hfd 中之銷栓，將會與一光二極體？]^之一電極(n-型雜質擴散區域)相接觸。其銷栓之此種接觸，為其接面漏電流增加之一因素。

10 15 20 【明内J 發明概要本舍明之-目的，旨在提供—可提昇—圖素之光二指體所佔用的區域之比率的半導體裝置。本發明之另一目的，§力担# 曰在k供一可降低其接面漏電贫及提昇一影像品質之半導體裝置。依據本發明之一特徵 ^其中係提供有一種半導體裝多數成—矩陣形佈置在-半導體基體上方二中之每一圖素’係包括-光二極體、-重置電日日體、一源極隨耦電晶體、、阳祕田士 ^ 坻擇電晶體；其光二極體係包括一堆g在一厚度方向 4给-憎丨„ <弟~導電型雜質擴散區域和弟一導電型雜質擴散區域；卞一 +曰；^ . ^ ^ ’母一重置電晶體、源極隨耦電晶體、和選擇電晶體，係少本品續思、括—對形成在其半導體基體之一表面潯層内的弟一導電型 -在該等雜f擴散區域間、/讀11域，以及係具有逼區域，和一形成在此通道

8 200406914

區域上方之閘極；該等光二極體、重置電晶體、源極隨耦電晶體、和選擇電晶體，係佈置在一作用區域内；此作用區域係包括一其中佈置有上述光二極體之第一區域，和一具有一與此第一區域相連之第一端部而包括一沿一第一方 5 向延伸之區域的第二區域；以及該等重置電晶體、源極隨耦電晶體、和選擇電晶體之每一閘極，係使橫越此第二區域沿上述第一方向延伸之區域，以及其重置電晶體之閘極與此第二區域間之橫越區域、其源極隨耦電晶體之閘極與此第二區域間之橫越區域、和其選擇電晶體之閘極與此第 10 二區域間之橫越區域，係以此一順序佈置在一離開上述第一端部之方向中，其一内圖素接線，可使上述第一端側上面之重置電晶體的雜質擴散區域，與此圖素之源極隨耦電晶體的閘極相互連接；其一重置電壓供應線，係使連接至該等重置電晶體和源極隨耦電晶體之閘極間的雜質擴散區 15 域，以及係供有一可施加一初始反向偏壓給其光二極體之重置電壓；有一重置信號線，可施加一重置信號，給其重置電晶體之閘極；每一列之圖素，係佈置有一選擇信號線，此選擇信號線，可施加一選擇信號，給一對應列中之圖素的選擇電晶體之閘極；以及每一行之圖素，係佈置有一信 20 號讀取線，彼等係使連接至一對應行中之圖素的選擇電晶體在一與上述第一端部相對之一側上面的雜質擴散區域。在其延伸於第一方向中之區域内的作用區域中，係佈置有多數之電晶體。相較於上述將電晶體佈置在其作用區域之彎曲區域的兩側上面之佈線，此等電晶體所佔用之區 9 200406914 域將可使很小。圖式簡单說明第1A圖係一種四電晶體固體成像裝置之方塊圖，第1B 圖係此成像裝置之等效電路圖，以及第1C圖係此成像裝置 5 之時序圖；第2A至2D圖分別係一些依據一第一實施例之固態成像裝置的閘極薄層、第一、第二、和第三層金屬接線薄層之樣式的平面圖；

第3A至3E圖係一些可例示一製造上述第一實施例之 10 固態成像裝置的方法之基體的橫截面圖；第4A至4D圖分別係一些依據一第二實施例之固態成像裝置的閘極薄層、矽接線薄層、第一、和第二層接線薄層之樣式的平面圖；

第5A至5D圖分別係一些依據一第三實施例之固態成 15 像裝置的閘極薄層、第一、第二、和第三層接線薄層之樣式的平面圖；第6A至6E圖係一些可例示一製造上述第三實施例之固態成像裝置的方法之基體的橫截面圖；第7A至7C圖係一些可例示一製造一第四實施例之固 20 態成像裝置的方法之基體的橫截面圖；第8 A至8 C圖係一些可例示一製造一第五實施例之固態成像裝置的方法之基體的橫截面圖；第9A圖係一可顯示三電晶體固體成像裝置之方塊圖，第9B圖係此成像裝置之等效電路圖，以及第9C圖係此成像 10 裝置之時序圖；第10圖係一依據一第六實施例之固態成像裝置的閘極薄層之樣式的平面圖；第11圖係此第六實施例之固態成像裝置的橫截面圖；第12圖係一依據一第七實施例之固態成像裝置的閘極薄層之樣式的平面圖；而第13 A和13 B圖則係一些傳統式固態成像裝置之閘極薄層的樣式之平面圖。【實施方式】較佳實施例之詳細說明第1A圖係一依據本發明之第一實施例之四電晶體固體成像裝置(影像感測器）之方塊圖。在一成像區域内，係有多數之圖素2被佈置成一矩陣形。對應於每一圖素列，係佈置有一重置信號線R s τ、—傳輸㈣線T F R、和—選擇信號線 SEL。對應於每—圖素行，係佈置有-信號讀取線SIG、和一重置電壓供應線VR。其列選擇電路3，可在稍後將說明之時序下，將電氣 L號傳送給4等重置信號線RST、傳輸信號線和選擇信號線SEL。一影像信號係自每一圖素2，經由其信號讀取取線SIG，輸人至_讀取取電路4。第1B圖係一圖素之等效電路圖。一圖素係包括一光二極體PD、一傳輪電晶體Ttr、-重置電晶體TRS、-源極隨 _電晶體tsf '和_選擇電晶體Tsl。此等電晶體全係由一些 .通道電晶體製成。 200406914 其重置電晶體trs之没極端子，和其源極隨轉電晶體 TSF之汲極端子，係使連接至其重置電壓供應線vR。其傳輸電晶體TTR之汲極端子，係使連接至其重置電晶體Trs之源極端子，和其源極隨耦電晶體TSF之閘極，以及其傳輸電晶 5 體1^!^之源極端子，係使連接至其光二極體PD之陰極。該等重置笔aa體TRS與傳輸電晶體TTR間之内接點，係被稱為一浮接擴散區域FD。其選擇電晶體TSL之汲極端子，係使連接至其源極隨耗電晶體TSF之源極端子，以及其選擇電晶體tsl 之源極端子，係使連接至信號讀取線SIG。 10 其重置電晶體trs、傳輸電晶體TTR、和選擇電晶體tsl 之閘極，分別係使連接至其重置信號線RST '傳輸信號線 TFR、和選擇信號線SEL。其光二極體PD之陽極係使接地。第ic圖係各種信號之時序圖。在時間tu處，該等傳輸 #號丁？11和重置信號RST將會上升，以致該等重置電晶體 15 Trs和傳輸電晶體TTR，將會變為具導電性。上述之浮接擴散區域FD，和其光二極體pd之陰極處的電壓pDc，因而係被初始化為一重置電壓VR。在該等傳輸信號TFR和重置信號rst下降，以及其重置電晶體TRS和傳輸電晶體TTR變為非導電性後，上述之陰極 20電壓？1)(^，將會依據其光二極體PD上面之入射光波的強度而逐漸下降。在時間t!2處，上述之重置電壓Rgjrp將會上升。上述浮接擴散區域FD之電壓，因而將會再次被初始化至上述之重置電壓VR。在上述重置信號RST下降之後，在時間ti3處，上述之 12 200406914 選擇信號SEL將會上升，以致其選擇電晶體TSL，將會變為具導電性。此時，由於上述之重置電壓，正施加至其源極隨耦電晶體TSF之閘極，一較上述重置電壓低出其源極隨耦電晶體TSF之臨界電壓之電壓，將會輸出給其信號讀取線 5 SIG。

在時間t14處，上述之傳輸信號TFR將會上升，以致其傳輸電晶體TTR，將會變為具導電性。其光二極體PD内景積之信號電荷，將會因而轉移至其浮接擴散區域FD。此浮接擴散區域FD之電壓，將會依據彼等信號電荷之量而下降， 10 以及其光二極體PD之陰極處的電壓PDC，將會被初始化。在時間t15處，上述之選擇信號SEL將會上升，以致其選擇電晶體TSL，將會變為具導電性。此時，有一對應於其浮接擴散區域FD内之信號電荷量的電壓，將會施加至其源極隨耦電晶體TSF之閘極。結果，有一對應於上述信號電荷量 15 之信號，將會輸出給其信號讀取線SIG。

其言買取電路4將會得到一在時間ti 3處輸出給信號讀取線SIG之電壓與在時間t15處輸出給其信號讀取線SIG之電壓間的差異。錯由得到此電壓差異’其源極隨搞電晶體Tsf之臨界電壓將會抵消，以及將可得到上述對應於其所接收之 20 光量的電壓。在第1C圖中所顯示之時序中，其光二極體PD和浮接擴散區域FD，係在時間tu處被初始化，其浮接區域FD，將會在時間t12處再次被初始化，以及其光二極體FD，將會在時間t14處再次被初始化。所以，於其光電轉換運作在時間T14 13 200406914 1 處之脈波下降開始後，其在時間tu處之初始化便非屬必要。在時間t15之後，上述重置信號RST在時間t12處出現之序列，可能會被重複。第2A圖係上述第一實施例之固態成像裝置的圖素之平 5 面圖。有一作用區域10，係由其一矽基體之表面薄層内的元件隔離絕緣薄膜來加以界定。此作用區域10，係包括一矩形區域10A、一如第2A圖中所見自其矩形區域10A之右上角向右凸出的突出區域10B、和一自此突出區域10B之側緣朝向第2A圖中之下部延伸的直條區域10C。此直條區域 10 l〇C ’係沿其矩形區域i〇A之右侧並列。上述之光二極體PD，係佈置在其矩形區域10A内。其傳輸電晶體TTR、重置電晶體Trs、源極隨耦電晶體tsf、和選擇電晶體TSL之閘極，係使橫越其直條區域1〇(：。其傳輸電晶體ttr之閘極與此直條區域10C間的橫越區域、其重置 15電晶體Trs之閘極與此直條區域10C間的橫越區域、其源極隨耦電晶體tsf之閘極與此直條區域1〇c間的橫越區域，係擔序地依此順序沿其離開上述直條區域1 〇c在其矩形區域10A之一側上面的側緣(上側）之方向而被佈置。其傳輸電晶體TTR和重置電晶體Trs之閘極間的雜質擴 2〇政區^，剌應於第1B圖中所顯示之浮接擴散區域FD。〃可連接至一上部薄層傳輸信號線之轉接通孔 =二在佈置上係接近其傳輪電晶體&之閘極的右側緣。其一可連接至—上部薄層重置信號線之轉接通孔Hrst，在佈置上係接近其重置電晶體&之閘極的左側緣。其一可連 14 接至浮接擴散區航)之轉接通孔Hsf’在佈置上係接近其源極隨搞電晶體Tsf之閘極的右側緣。其-轉接通孔HFD1 ’係佈置在其浮接擴散區域fd之内部的區域中。其-中間薄層絕緣薄膜上面之矽薄膜12，係經由此轉接通孔HFD1 ’使連接至其浮接擴散區域fd。其一轉接通孔hFD2’係透過上述覆蓋其碎_12之巾間絕緣薄膜，而佈置在其碎薄膜12内部之區域内，以及係在與其轉接通孔Hfdi錯開之位置處。 ,、用以連接至上部薄層信號讀取線之轉接通孔 HSIG，係佈置在-低於其源極_電晶體TsF之閘極躲極區域内之區域内。其沿列方向延伸之選擇信號線SEL，係如第2八圖所見被佈置在-低於其作龍域1G之區域内。其選擇信號線 SEL ’係與其選擇電晶體Tsl之閘極佈置在同—接線薄層内以及其遥擇電晶體Tsl之閑極，係自其選擇信號線狐分岔出。第2B圖係顯不上述之第一層金屬接線薄層之樣式，亦即，上述矽薄膜12之次一上部薄層。斤其沿列方向延伸之重置信號線RST，在佈置上係沿其如第2B圖所見之光二極體叩的上側。此重置信號線鹽，伽由其轉接通孔Hrst内之導電性銷栓，使連接至此下層薄層内之重置電晶體Trs的閘極。其一内部接線15，可經由其轉接通孔Hfd+Hsf之導電性銷栓，使第2A圖中之石夕薄膜12與其源極隨麵電晶體& 之閘極相互連接。所以，其浮接擴散區域？1)，係經由其矽薄膜12、接線15、和其轉接通孔Hsf之導電性銷栓，而連接至其源極隨耦電晶體tsf之閘極。其一接線16，可使其轉接通孔HSIG與一形成穿過一上部中間層絕緣薄膜之轉接通孔 Hsig2相互連接。其一隔離式導電性薄膜17，係佈置在其轉接通孔Ηπ 上面。其一轉接通孔ΗνΜ，係形成在其覆蓋上述隔離式導電性薄膜17之中間絕緣薄膜内，而在其轉接通孔之同一位置處。其一隔離式導電性薄膜18，係佈置在其轉接通孔 htfr之位置處。其一轉接通孔^^叹2，係使形成在其覆蓋上述隔離式導電性薄膜18之中間絕緣薄膜内，而在其轉接通孔Htfr之同一位置處。第2C圖係顯示其第二層金屬接線薄層之樣式。其一沿列方向延伸之傳輸信號線TFR，在佈置上係沿其如第2(：圖所見之光二極體PD的上側。此傳輸信號線71711，係經由其轉接通孔HTFR2内之導電性銷栓、第2B圖中所顯示之隔離式導電性薄膜18、和其轉接通孔Htfrr之導電性銷栓，使連接至第2A圖中所顯示之傳輸電晶體Ttr的閘極。其一接線19，可使其轉接通孔HvR2内之導電性銷栓，與一形成穿過一上層中間絕緣薄膜之轉接通孔Hvr3内的導電性銷栓相互連接。其轉接通孔Hvrs，在位置上係沿列方向使偏離其轉接通孔HVRjuHSIG2。其一隔離式導電性薄膜20，係佈置在其轉接通孔hSIC}2 上面。其一轉接通孔HsiG3，係使形成在其覆蓋上述隔離式導電性薄膜20之中間絕緣薄膜内，而在其轉接通孔氏阳之同一位置處。第2D圖係顯示其第三層金屬接線薄層之樣式。其一在行方向中延伸之重置電壓供應線VR，在佈置上係沿其如第 5 2D圖所見之光二極體PD的右側。此重置電壓供應線VR，係經由其轉接通孔HVr3内之導電性銷栓、第2C圖中所顯示之接線19、其轉接通孔HVR2内之導電性銷栓、第2B圖中所顯示之隔離式導電性薄膜17、和其轉接通孔Hvr内之導電性銷栓，而使連接至第2A圖中所顯示之重置電晶體Trs源極隨 10 輕電晶體TSF的汲極區域。其一在行方向中延伸之信號讀取線SIG，在佈置上係沿其重置電壓供應線VR之右側。此信號讀取線SIG，係經由其轉接通孔HSIG3内之導電性銷栓、第2C圖中所顯示之隔離導電性薄膜20、其轉接通孔HsiG2内之導電性銷栓、第28圖 15中所顯示之接線16、和其轉接通孔HSIG内之導電性銷栓，而使連接至其選擇電晶體TSL之源極區域。其次，參照第3A至3E圖，將說明一可製造此第一實施例之固態成像裝置的方法。第3A至3E圖之每一繪圖，係對應於一沿第2 A圖中所顯示之單點鏈線A 4 · a 4所截成的橫截 20 面圖。誠如第3A圖中所示，在一以石夕製成之半導體基體川的表面上，係藉由矽局部氧化作用（LOCOS)，形成有一厚度為2观35Gnm(-般或主要之條件為3⑽麵)之元件隔離絕緣薄膜31。此元件隔離絕緣薄膜M，可界定出一些作用區 17 200406914 ^ * 域10。有一 ρ·型井區32，係使形成在其半導體基體3〇之作用區域10的表面薄層内，除其要形成光二極體PD之區域外。此元件隔離絕緣薄膜31，可藉由形成一具有大約3〇〇 nm 之深度的溝道，而利用淺溝道隔離(STI)，來加以形成。 5 在其作用區域10之表面上，係藉由熱氧化作用，形成有一厚度為3至8 nm之閘極氧化物薄膜37。有一厚度為5〇至100 nm(叙條件為％ nm)及換雜有磷(p)之石夕薄膜，和一厚度為100至2〇〇 nm(一般條件為15〇聰)之石夕化鹤（wsi)薄膜’係藉由化學蒸氣殿積法CCVD}，使循序形成在其基體| % 1〇面上。在諸圖中’此兩薄膜係被繪製成-閘極薄層33。在此閘極溥層33上面，係以CVD使形成一厚度為1〇〇至2〇〇 nm( |又條件為15〇 nm)之氧化石夕薄膜。其氧化矽薄膜34和閘極薄層33，係加以樣式化，使留下^專輸電晶體Ttr、重置電晶體Trs、源極_電晶體I 15和選擇電晶體TsL之閘極G。同時，有一選擇信號線肌，係使留在其元件隔離絕緣薄膜31上面。其氧化石夕薄膜34，

將會保持在此閘極G和選擇信號線SEL上面。 H 藉由使用閘極G作為-遮罩，可在1(^3〇KeV(一般條件為二〇 KeV)之加速能量和2xl〇u至1χ1〇14 cm_2(一般條件為 20 4x1013 cm_2)之劑量的條件下，使碟(P)離子植入其半導體基體30之表面薄層内。因而將可形成一些仏通道電晶體之源極和汲極的低摻雜區域LDD。 20至3GG KeV(-般條件為細KeV)之加速能量和 1X1012至5X1013 Cnf2(一般條件為WO13 cm·2)之劑量的條件 18 下，可使磷(P)離子植入其要佈置光二極體PD之區域内。因而將可形成一些η-型埋入式薄層35。此η-型埋入式薄層35 之外周緣，係與其元件隔離絕緣薄膜31之邊界，約相隔〇.2〇 “m，以致此η-型埋入式薄層35，並不會接觸到其元件隔離絶緣薄膜31。此η-型埋入式薄層35在其傳輸電晶體TTR—側上面之邊界，係以一自我排齊方式，由其傳輸電晶體Ttr之間極來加以界定。在5至10 KeV之加速能量和ΐχΐ〇13至5χΐ〇14 cm·2之劑量的條件下，可使硼(B)離子植入其要佈置光二極體pD之區域 10内。BF2離子可在'一30 KeV之加速能量下被植入。因而將可形成一作為其光二極體pD之陽極的？'型薄層36。此〆_ 型薄層36，係與其接地之p_型井區32，保持在一相同之電位下。藉由此-離子植入技術，將可形成一些第3A圖中未 g出之p通道MOS電晶體的源極和汲極之低雜質濃度區 15 域。兹將說明截直第3B圖巾所讀態之程序。在其基體」面上，係以CVD形成-厚度為5〇至15〇⑽(一般條件為1( ㈣之氮切薄膜。此氮切薄膜之表面，在自光二極體p 20

之上表面經由傳輸電晶體&之上表面而至重置電晶體τ …表面之區域内，係覆以—抗1轉膜。藉由使' 此抗I虫溥膜作為一遮罩，上述之虱化矽薄膜，將會受到-向兴性之钱刻，而留下1罩薄膜4〇壁隔d留在其閘極G之側壁上面。 - 藉由使用該等閘極G、侧壁隔片SW、和遮罩薄膜40, 19 200406914 為一遮罩，將可在10至30 KeV(一般條件為2〇 KeV)之力口速能量和lxio15至5xl015 cm-2(—般條件為2xl〇15cm-2)之劑量的條件下植入磷離子。因而將可形成該等11_通道1^108電晶體之源極和汲極的高摻雜濃度區域。 5 其重置電晶體TRS和源極隨耦電晶體TSF之閘極G間的雜質擴散區域41，係作用為此兩電晶體之汲極區域。其源極隨耦電晶體TSF和選擇電晶體TsL之閘極G間的雜質擴散區域42，係作用為其源極隨耦電晶體Tsf之源極區域，和其選擇電晶體TSL之汲極區域。其選擇電晶體Tsl之閘極G與其 1〇 70件隔離絕緣薄層31間之雜質擴散區域43，係作用為其選擇電晶體TSL之源極區域。

其傳輸電晶體TTR和重置電晶體Trs之閘極〇間由第3A 圖中所顯示之程序所形成的雜質擴散區域LDD(第2A圖中所顯示之浮接擴散區域FD)，係作用為其重置電晶體Trs之 I5源極區域和其傳輸電晶體Ttr之汲極區域。就第从圖中所顯不之程序所形成的η·型埋入式薄層35而言，其接近傳輸電晶體TTR之閘極G的區域，係作用為其傳輸電晶體丁❿之源極區域。為形成第3BSI巾未示出之週邊邏輯電路區域内的P-通 2〇 =MOS電晶體之源極和汲極的高雜質濃度區域，所執行係離子植入。在此一情況中，係在一5至1〇 KeV(-般條件為7

KeV)^^^^t,Mxl〇^5xl〇l5 cm-V„€#^2xl〇15 cm )之劑量的條件下植入硼離子。在藉由噴鍍技術澱積一鈦（Ti)或鈷（Co)之金屬薄膜 20 200406914 * 後將會執行熱處理，藉以在該等雜質擴散區域^、和43上面’形成一些金屬石夕化物薄膜45。彼等未被處理之金屬薄膜將會被移除。由於卿光二極體pD和浮接擴散區域FD，係覆有上述之遮罩薄膜4〇，在此等區域上面，將不 5 會形成金屬矽化物薄膜。誠如第3C圖中所示，有一氧化石夕中間層絕緣薄膜知將會形成。此中間層絕緣薄膜5〇,在形成上係藉由以電漿CVD 澱積一厚度為700至150〇nm(—般條件為1〇〇〇nm)之氧化矽薄膜，以及接著藉由化機拋光平面技術(CMp)，平面處理此 · 10 氧化矽薄膜之表面。有一轉接通孔HFD1，係使形成穿過其中間層絕緣薄膜 50、遮罩薄膜4〇、和閘極絕緣薄膜33，藉以暴露出其浮接擴散區域FD之部份表面。在該轉接通孔^^⑴形成之後，可在10至50 KeV之加速能量和lxl〇i3slxl〇15 cm-2之劑量的 15條件下，將磷離子植入其暴露在上述轉接通孔HFD1之底部上面的基體表面薄層内。有一厚度為50至1〇〇 nm及摻雜有磷之非晶形矽薄膜， # 係以CVD使形成在其基體表面上。此非晶形矽薄膜，係加以樣式化，使在一包含上述轉接通孔HFDii區域内，留下 2〇一矽薄膜12。此矽薄膜12係使連接至其浮接擴散區域!^)。取代此矽薄膜12的，可使用一具有雙薄層結構之薄膜，使其具有一厚度為50 nm之非晶形石夕薄膜和一厚度為iQo nm 之矽化鎢薄層。誠如第3D圖中所示，在其中間層絕緣薄膜5〇上面，係 21 成有另-中間層絕緣薄膜55。此中間層絕緣薄膜55， /成上係藉由以電社他__厚度為至· (一般條件為500 nm)之氧化石夕薄膜，以及接著執行⑽。彼等轉接通孔hFD2、Hvr、和Hsig，係使形成穿過該等 5 2間層絕緣薄膜55和50。有些導電關栓56，係使埋入此

等轉接通孔内。此等導電性銷栓％，在形成上係藉由殿積厚度為10至50 nm之鈦薄膜、一厚度為1〇至1〇〇 nm之氮化鈦(TiN)薄膜、和一厚度為1〇〇至_nm之鎢(w)薄膜，以及隨後以CMP移除彼等不必要之區域。 H 10 誠如第3]£圖中所示，在其中間層絕緣薄膜55上面，係使形成有弟2B、2C、和2D圖中所顯示之多層接線薄層。第 3E圖中所顯示之組成元件，係以一些與第2B、2C、和犯圖中所顯示之對應組成元件相同的參考符號，來加以表示。此寻多層接線薄層’係以習見之薄膜成形、照相平版印刷 15 技術、和CMP ’來加以形成。在上文所述之第一實施例中，誠如第2A圖中所示，右四個電晶體係使成列佈置在其作用區域10之直條區域loc 胃内。在第13A和13B圖中所顯示之傳統佈線的情況中。其佈置有電晶體之作用區域5〇〇係使彎曲，以及此等彎曲部分， 20係為一寬雜質擴散區域所佔用。在此第一實施例中，並盔 ’ 一、、、彎曲部分，以致上述佈置有電晶體之作用區域500可使很小。其係有可能增加一光二極體區域對一圖素區域之比率。在第13A圖中所顯示之傳統式四電晶體固態成像裝置中，一光二極體所佔用之區域對一圖素區域的比率，約為 22 200406914 20至30%。在此第1施例中，一光二極體所佔用之區域對一圖素區域的比率，係被提昇至大約4〇%。 3 而且，在此第〜實施例中，誠如第2A圖中所示，其選擇信號線SEL，在形成上係使用—與彼料⑽電晶體之門 5極相同的接線薄層。其次—上列中之圖素有_選擇信^ 線SEL ’係佈置在第2八圖中所顯示之作用區域1〇上方。所以’另-接線便然法被佈置在第2A圖中所顯示之作用區 10上方。其選擇信號線SEL，係可使形成在一上部接線薄層内’以及第2C圖中所顯示之傳輸信號線TFR，在形成上係 _ 10使用一與該等閘極相同之接線薄層。 ^ 藉由使用與彼等M〇s電晶體之閘極相同的接線薄層，來形成㈣選擇信號線SEL或傳輸信號線TFR，一上薄層之佈線便可使很容易。而且，在此第—實施例中，誠如第3E圖中所示，與其 15浮接擴散區域FD相接觸的，並非為一鎢等製成之銷检，而為其石夕薄膜12。其因而將有可能避免一金屬鎖检與其擴散區域之接觸所造成的接面漏電流之增加。當彼等對應於光鲁接收ΐ之k唬電荷，被轉移至其浮接擴散區域？]〇時，該等信號電荷因接面漏電流所造成之降低，將不可能會發生。 20其影像品質將可免於降級。同時，當植入離子以形成第3八圖中所顯示之}型埋入式4層35時，離子將可被植入該等傳輸電晶體丁⑶和重置電曰曰體TRS之閘極間的基體表面薄層内。藉由此一離子植入，弟3E圖中所顯示之浮接擴散區域fd，將會變得較深，以致 23 200406914 其接面漏電流將會被降低。其浮接擴散區域FD，可_由在 10至30 KeV之加速能量和lxl〇14至5xl015 cm·2之劑量的條件下，使磷離子植入其浮接擴散區域FD内，而使之更深。其次，將藉由參照第4A至4D圖，來說明一依據一第二 5 實施例之四電晶體固態成像裝置。弟4圖係此弟^一貫施例之四電晶體固態成像裝置的圖素之平面圖。一作用區域10、每一電晶體、轉接通孔、和一選擇信號線SEL之佈線，係與第2A圖中所顯示之第一實施例的固態成像裝置之此等元件的佈線相類似。 10 第4B圖係顯示一對應於第2A圖中所顯示之第一實施例的矽薄膜12之矽接線薄層的樣式。其一内圖素接線15A，係經由一轉接通孔hfd1，使連接至其浮接擴散區域FD，以及經由一轉接通孔HSF，使連接至一源極隨福電晶體TsF之閘極。其一在列方向中延伸之重置信號線^^丁，係經由其 15轉接通孔Hrst，使連接至一重置電晶體TRS之閘極。該等内圖素接線15A和重置信號線rst，係具有一厚度為50 nm及摻雜有磷之非晶形矽薄層和一厚度為l〇〇 nm之矽化鎢薄層的雙薄層結構。第4C圖係顯示一第一層金屬接線薄層之樣式。此一接 20線樣式，係相當於第2C圖中所顯示之第一實施例的固態成像衣置之弟一層金屬接線樣式。在上述之第一實施例中，其可使該等第一和第二層金屬接線薄層相互連接之轉接通孔HSIG2，以平面圖中視之，係使佈置在一與其可使該等第一和第二層金屬接線薄層相互連接之轉接通孔出⑹相同的 24 200406914 位置處。在此第二種實施例中，其可使該等第一和第二層金屬接線薄層相互連接之轉接通孔Hsig2，係使佈置在一於列和打兩者之方向中自一下層轉接通孔Hsig偏離的位置處。其一接線20A，可使該等埋入其轉接通孔Hsig*Hsig2 5 内之導電性銷栓互相連接。

第4D圖係顯示一第二層金屬接線薄層之樣式。此一接線樣式，係相當於第2D圖中所顯示之第一實施例的固態成像裝置之第三層金屬接線樣式。與上述之第一實施例相類似，其一重置電壓供應線VR和一信號讀取線SIG，係延伸 10在行方向中。當與上述之第一實施例相比較，由於其信號讀取線SIG有關之轉接通孔，係在上述之第一層金屬接線薄U 層中沿列方向偏移，該等重置電壓供應線¥11與信號讀取線 SIG間之空間係較寬。 ' 15 20 而且，在此第二實施例中，第4B圖中所顯示之矽的内圖素接線15A，係使連接至第4A圖中所顯示之浮接擴散區域FD。由於一以金屬製成之導電性銷栓，並未與其浮2 : 散區域FD相接觸，其接面漏電流將可被抑制。、上述之第一實施範例，將需要三片金屬接線薄層。此第二實施例中，上述具有第4B圖中所顯示之二 — ’ /寻續和鎢溥層的雙薄層結構之接線薄層，係同時作用為第2八囷顯示之第一實施例的矽薄膜12，和第2B圖中所顯示所層金屬接線薄層。此第二實施例使用兩片金屬 * 已足夠。 _接線缚層便

其次’將藉由參照弟5A至6E圖，來說明— 25 200406914 實施例之四電晶體固態成像裝置。第5A圖係此第三實施例之固態成像裝置的圖素之平面圖。茲將針對一些不同於第2A圖中所顯示之第一實施例的固怨成像裝置之結構的觀點而加以說明。 5 在上述之第一實施例中，該等在其雜質擴散區域上方之電晶體的閘極和轉接通孔，在佈置上係具有某些位置排片裕度。在此第三實施例中，誠如下文將做之說明，彼等轉接通孔在形成上係與彼等閘極自我排齊。所以，一傳輸電晶體ttr、一重置電晶體Trs、一源極隨耦電晶體Tsp、和 1〇選擇電晶體TsL之閘極間的距離，係短於第2A圖中所顯示之第一實施例的閘極間之距離。此外，一些可使彼等閘極和上部接線薄層自互連接之轉接通孔Htfr、h、和知，在佈置上並不具有相對於該等閘極之寬度方向（通道長度方向、載體傳輸方向）的位置排齊裕度。上述可使该等傳輸電晶體Ttr、重置電晶體&、和源極隨耦電晶體TSF、和上部接線薄層相互連接之轉接通孔 Htfr HRST、和HSF ’係佈置在列方向中之相同位置處。第5B圖係顯示-第_層金屬接線薄層亦即其問極薄層之次-上部薄層_的樣式。—在列方向中延伸之傳輸信號 Μ線TFR，如第湖中所見，在佈置上係沿一光二極體叩之上側。其傳輸信號線TFR，係·由其轉接通孔由叹之導電性銷栓，使連接至其傳輸電晶體Ttr之閘極。一内圖素接線 15B，係經由-轉接通孔Hfd之導電闕栓，使連接至其浮接擴散區域FD，以及係經由其轉接通孔Η#之導電性銷检， 26 200406914 使連接至其源極隨耦電晶體tsf之閘極。其一隔離式導電性薄膜60，係佈置在一對應於其轉接通孔HRST之區域内’以及其一轉接通孔hRST2，係使形成在其次一上部中間層絕緣薄膜内。其一隔離式導電性薄膜 5 61，係佈置在一對應於一轉接通孔HVRi區域内，以及其_ 轉接通孔HVR2 ’係使形成在其次一上部中間層絕緣薄膜内。其一隔離式導電性薄膜62，係佈置在一對應於一轉接通孔HSIG2區域内，以及其一轉接通孔Η_2，係使形成在其次一上部中間層絕緣薄膜内。 10 第5C圖係顯示一第二層金屬接線薄層之樣式。其一在行方向中延伸之重置信號線RST，如第5C圖所見，在佈置上係沿其光二極體PD之上側。其重置信號線RST，係經由其轉接通孔HRST2之導電性銷栓、第5B圖中所顯示之隔離式導電性薄膜60、和其轉接通孔Hrst之導電性銷栓，使連接 I5至其重置電晶體TRS之閘極。其一轉接通孔HVR3 ’係佈置在其次一上部中間層絕緣薄膜内，而在偏離其轉接通孔HVR2之位置處。其一接線65 係了使其兩轉接通孔HVRja Hvr3之導電性銷检相互連接。其一隔離式導電性薄膜66，係佈置在一對應於其轉接通孔 20 HsiG2之位置處，以及其一轉接通孔HSIG3，係使形成在其次一上部中間層絕緣薄膜内。第5D圖係顯示一第三層金屬接線薄層之樣式。其一在行方向中延伸之重置電壓供應線VR，如第5D圖中所見，在佈置上係沿其光二極體PD之右側。其重置電壓供應線VR， 27 200406914 係經由其轉接通孔HVR3之導電性銷栓、第5C圖中所顯示之接線65、其轉接通孔hVR2之導電性銷栓、第5B圖中所顯示之隔離式導電性薄膜61、和其轉接通孔hvr之導電性銷栓，而使連接至第5A圖中所顯示之重置電晶體丁Rs和源極隨耦 5 電晶體Tsf的共用沒極區域。其一在行方向中延伸之信號讀取線SIG，在佈置上係沿其重置電壓供應線VR之右側。其信號讀取線SIG，係經由其轉接通孔HSIG3之導電性銷栓、第5C圖中所顯示之隔離式 V電性薄膜66、其轉接通孔hSIG2之導電性銷栓、第5B圖中 · 1〇所顯示之隔離式導電性薄膜62、和其轉接通孔Hsig之導電性銷栓，而使連接至其選擇電晶體Tsl之源極區域。其次，將藉由參照第6A至6E圖，來說明一製造此第= 實施例之固態成像裝置的方法。第6八至6〇圖和第6£圖，係對應於沿第5A圖中所顯示之單點鏈線Α11·Α1^截成的 I5橫截關，以及第61)圖係對應於_沿第5Α圖巾所顯示之單點鏈線Α12-Α12所截成的橫截面圖。誠如第6Α圖中所示，在一石夕基體3〇之表面上，係使开》 φ 成有可界定^ -些作用區域1G之元件隔離絕緣薄膜Η。其-Ρ-型井區32 ’係使形成在其半導體基體3〇之作用區域 20 1〇的表面薄層内，除其要形成光二極體扣之區域外。在其仙區域1G之表面薄層内及上方，係形成有—η_型埋入:式薄層3 5些Μ 〇 s電晶體之源極和沒極的低雜質濃度區域 LDD ρ -型薄層36、- P3極氧化物薄膜37、彼等M〇s電晶體之閘極G、和一氧切薄駭。上文所說明之主要製造 28 200406914 程序’係與該等形成第3_巾所顯示之第— 之程序相類似。實施例的結構 5 10 泛不同於第一實施例之製形成其氧化物一氧切薄膜34 : ㈣寺要形成—些可使該等閘極G和上部接線薄層相互; Γ = 的區域而被移除。其後’該等氧切薄膜34 和閘極薄層33，將合力LV接』肝曰加以樣式化，使留下該等閘極擇信號細L。鱗氧切薄卿，如第6a㈣所示，將會保持在該料越作用區域1G之閘極G上面。誠如第卿中所示，在該等要形成其轉接通孔之區域内，此等閑極G 之上表面上的氧切薄膜將會被移除。彼等閘極G間之距離，係短於第3A1I中所顯示之第一實施例。

15 錄將次明些截至第6B圖巾所顯示之狀態的程序。在其基體表面上，係以CVD形成—厚度為5()至15()⑽之氮化石夕薄膜。此氮切薄膜，將會受到各向異性讀刻，而在其閘極G之側壁上面’留下—些側壁隔片sw。誠如第仍圖中所示，此等側壁隔片SW，亦使形成在其元件隔離絕緣薄層31上方之閘極g的側壁上面。

其一抗蝕薄膜在形成上，係使覆蓋其自光二極體PD之 20上表面經由其傳輸電晶體ttr之上表面而至其重置電晶體 TRS之閘極的上表面之區域。藉由使用此等抗蝕薄膜、閘極 G、和側壁隔片SW作為一遮罩，便可在1〇至3〇 KeV(一般條件為20 KeV)之加速能量和ixl〇i5s5xl〇i5 cm-2(一般條件為 2xl015cirT2)之劑量的條件下植入磷離子。因而將可形成該 29 200406914 等η通道MOS電曰曰體之源、極和波極的高才參雜濃度區區域 41、42、和 43 ° 在此一實施例中，相對於該等傳輸電晶體Ttr和重置電曰曰體TRS之閘極G_浮接擴散區域FD，係僅執行低雜質濃 5度區域LDD有關之離子植入。相對於其浮接擴散區域叩，在某些情況中，係可能執行高雜質濃度區域有關之離子植入0 覆蓋其整個基體表―，有—厚度為2Gnm之氧化石夕薄

膜抑，係以CVD形成。藉由以一抗姓薄膜覆蓋其圖素區域， 10將可各向異性賴刻成其氧化石夕薄膜68。藉由此一姓刻運作’其氧化石夕薄膜68，將會保持在第6B圖中所顯示之週邊邏輯電路的MOS電晶體之閘極的側壁上面。換言之，在其週邊邏輯電路區域内，將切下該等側壁^sw和氧化:夕薄膜68。 15 料植人將會被執行，藉以形成彼等ρ·通道刪電晶

體之源極和汲極的高雜質濃度區域。在此一情況中，係在一5至/〇 KeV(一般條件為7 KeV)之加速能量和_"至 5xl〇15 cm·2之劑量的條件下植入硼離子。 2〇、纽積一鈦或錄金屬薄膜之後，將會執行熱處理，藉 20以在其未覆有氧化石夕薄膜68之週邊電路區域内的源極和^ 極之表面上，形成一些金屬矽化物薄膜。在每一圖素之M〇s 電晶體的汲極和源極表面上，以及在其光二極體叩之表面上，亚未形成上述之金屬石夕化物薄膜。在其熱處理之後，彼等未被處理之金屬薄膜將會被移除。 30 200406914 誠如第6C和6D圖中所示，覆蓋其整個基體表面的，有一以氮化♦製成及厚度為川⑽之姓刻止動薄膜％，係以電聚CVD或低壓力CVD形成。在此_止動薄賴上面係以CVD形成-以氧化石夕製成及厚度為川㈤遍邮(一般 τ件為10GG nm)之中間層絕緣薄膜71。此中間層絕緣薄膜 71之表面，將會以CMp加以平面處理。 ,彼等轉接通孔hfd、Hvr、Hsig、Htfr、‘、和Hsf，在形成上係使穿過其中間層絕緣薄膜71。在此一情況中，其中間層絕緣薄膜7卜係相對於其姓刻止動薄膜％選雜 % W地被姓刻’其方式係於其钱刻止動薄膜7〇暴露出時其姓刻動作便會停止。其暴露在該等轉接通孔Hfd、Hvr、I、 HTFR、HRST、和HSF之底部上面的钮刻止動薄膜7〇，將會被移除’▲藉以暴露出其下層之氧化石夕薄膜68。此暴露出之氧化石夕薄膜68將會被姓刻’藉以暴露出其浮接擴散區域FD和 15雜質擴散區域41、42、和43之表面。其氧化石夕薄膜68,相較於第6簡中所顯示之程序所形，的閘極G上面之氧切薄膜34和其側壁隔片，係非冑 · 缚。其因而將有可能以良好之再生產力，留下該等氧化矽薄膜34和側壁隔片SW。 '〇即使該等轉接通孔Hfd、、、和HSm，存在有位置欠排齊，其閘極G並不會在此等轉接通？LHfd、Hvr、和内暴露出’因為其雜G係覆有該等氧切薄膜冲側壁隔片sw。亦即，其轉接通孔Hfd、Hvr、和知，在形成上將會與其閘極G自我排齊。如此之結構係被稱為自我排齊式接 31 200406914 點結構。誠如第5A圖中所示，該等轉接通孔Ηρ〇、η^、和 HSIG，在佈置上係相對於其作輯卿之外周緣，而具有一位置欠排齊裕度。誠如第6D圖中所示，在其閘極G連接至其上部接線薄 5層之區域内，其閘極G上面之氧化石夕薄膜W係事先加以移除。所以’其閘極G之上表面，係使暴露在該等轉接通孔 htfr、hrst、和hsf内。該等轉接通孔Htfr、Hrst、和如，如第6D圖中所見，係約略偏離其右側之理想位置以及其元件隔離絕緣薄膜31，將會暴露在此等轉接通孔Htf/、' 10 HRST、和HSF之底部上面。由於其氧化矽薄膜68係很薄其元件隔離絕緣薄膜31，即使有位置欠排齊，將不會大幅被餘刻。有一厚度約為300 nm之摻雜式非晶形矽薄膜將會形成，以及將會執行CMP，藉以在該等轉接通孔Hfd、Hvr、 15 Hsig、HTFR、HRST、和HSF内，留下一些導電性銷栓。有一厚度為200至500 nm(—般條件為50〇 nm)之氧化矽的中間層絕緣薄膜75，係以電漿CVD使形成在其中間層絕緣薄膜71上面。藉由蝕刻該等中間層絕緣薄膜乃和71，將會形成一些轉接通孔，其方式可在其蝕刻止動薄膜7〇處 2〇停止钱刻。其暴路在此寺轉接通孔之底部上面的飯刻止動薄膜70，將會被移除。上述之蝕刻將會在其導電性銷栓73之上表面處停止，若如第6C圖中所示，該等形成穿過其下部中間層絕緣薄膜 71之轉接通孔HFD、HVR、HSIG與其上部中間層絕緣薄膜75 32 内所形成之轉接通孔間，並無位置欠排齊。然而’誠如第6D圖中所示，若該等形成穿過其下部中間層絕緣薄膜71之轉接通孔HTFR、HRST、和Hsf與其上部中 1絕緣薄膜75_形成之轉接通孔間，係存在有位置欠排背’上述之_將會前進至魏刻止動薄膜7G之底部表面’以及其氧切薄麟將會被暴露出。在此等轉接通孔形成之同時，將會形成該等對應於其週邊邏輯電路區域中之则電晶體的源極和汲極區域之位置處的轉接通孔。其氧切薄麟，在此週邊邏輯電路區域内’係早已被移除。所以，彼等聰電晶體之源極和沒 *品或的表面將會暴路在該等形成穿過其巾間層絕緣薄膜75和71和_止動薄膜7G之轉接通孔的底部上面。。人彼等轉接通孔在形成上，可使其週邊邏輯電路區域内之MQS電晶體的閘極與其上部接線薄層相互連接。第6Α圖中所顯示之閘極的氧化發薄膜％，將會留在其週邊邏輯電路區域内之每-MOS電晶體的閘極上面。所以，在該等轉接通孔形成穿過其巾間層絕緣_75和71之後，其留在每-轉接通孔之底部上面祕刻止動薄卿將會被移除，以及接著其閘極上面之氧化矽薄膜34將會被移除。覆蓋其整個基體表面的，係使形成有—厚度為1〇至5〇 nm之鈦的黏著性薄層、一厚度為1〇至1〇〇111^之氮化鈦的障壁金屬、和一厚度為100至80〇nm之鎢的導電性薄層。此三片薄層將會使經歷CMP ,而在該等轉接通孔内，留下上述之導電性銷栓76。 π、誠如:6E圖所示’在其中間層絕緣薄膜上面，係使 ^有一第—層金屬接線薄層。其第-層金屬接線薄層内每接線，係'由—厚度為400至1000 nm之銘合金薄腺 5 。4弟一層金屬接線薄層，係包括一内圖素接線15B，和〜些隔離式導電性薄膜61和62。 ’ 在此第層金屬接線薄層上面，係使形成有第5E)圖中、、、、示之第層金屬接線薄層和第5C圖中所顯示之第三展接線。 —9 在此第二實施例中，其圖素之四個電晶體的閘極間之 0距離，係可使縮短。其圖素區域因而可使縮減。由於姑不 _其他，其浮接擴散區域之區域可使縮減，其將一些信號電荷轉換成一電壓信號之靈敏度，將可使提昇。其次’將藉由參照第7A至7C圖，來說明一依據一第四實施例之固態成像裝置。而且，在此第四實施例中，彼等 15轉接通孔與上述之第三實施例相類似’在形成上係與彼等閘極自我排齊。此轉接通孔成形方法，係不同於上述之第二貫施例。此弟四實施例之固態影像裝置的平面圖，係與第5A至5D圖中所顯示之第三實施例的固態成像裝置者相同。第7A和7B圖係對應於一沿第5A圖中所顯示之點鏈線 20 All-All所截成的橫截面圖，以及第7C圖係對應於一沿第 5A圖中所顯示之點鏈線A12-A12所截成的橫截面圖。誠如第7A圖中所示，藉由使用〆些與該等形成第6A圖中所顯示之第三實施例的結構之程序相類似的程序，將可形成該等閘極G、氧化矽薄膜34、該等源極和汲極區域之低 34 雜質濃度區域LDD、型埋人式薄層％、和—p+_型薄層 %。覆蓋其整個基體表面的，有—厚度為5q至⑶⑽之^ 化矽薄膜80，係以CVD形成。其週邊邏輯電路區域(未示出）内之氮化石夕薄獅，係各異性地被姓刻，而不姓刻其圖素内之氮化石夕薄膜80，藉 U在彼等開極之側壁上面，形成—些側壁隔片。離子植入將會被執行’藉以形成其週邊邏輯線路區域内之则電晶體的源極和汲極之高雜質濃度區域。 10

…誠如第7B圖中所示，在其整個基體表面上，將會以CVD 形成一厚度為10至3〇 nm之氮仆石々嘀时81 , 减秒賴81。在此氮化石夕薄膜 81上面，將會以CVD形成一 G聰(一般條件 _〇 nm)之氧化石夕的中間層絕緣薄層82。cMp將會被執仃，猎以平面處理其中間層絕緣薄膜82之表面。 15 彼等I接通孔hfd、hvr、和Hsig，將會形成穿過1中間層絕緣薄膜82，其方式可使# 、 L ^ 定蝕在其虱化矽溥膜81處停『在該等轉接通n、和HSIG之底部上面的氮切薄職，和其氮化㈣獅，將會料各向之關。該等閘極氧化物薄膜37,因而將會暴露在該等轉接通孔HFD、HVr、和HSIG之启邱卜品、 20 8〇,將會冑在其·以㈣、膜37,將會_除。一、路之閑極氣化物薄

由於其閘極G之上表面，係覆有上述之氧切薄膜I 即使其中存在有位置欠排齊，、轉接通孔Hfd、Hvr、和H /:_不會暴露在該等 VR純邮内。此等轉接通孔HFD、Hvr、 35 200406914 和hsig，因而在形成上可使與該等閘極自我排齊。彼等以摻雜式非晶形矽製成之導電性銷栓73，係使埋入α亥等轉接通孔hfd、hvr、和hsig内。其緊接之程序係與上述第三實施例之固態成像裝置有關的製造程序相類似。 5 當形成第7C圖中所顯示之轉接通孔htfr、hrst、和Hsf 時’第7B圖中所顯示之閑極氧化物薄膜37，最終將會被移除。在此一情況中，雖然其暴露在該等轉接通孔屮叹、 hrst、和hsf之底部上面的元件隔離絕緣薄膜31之表面薄層將會被飯刻，此虫刻量係很小，以致並不會有實際之問鲁 10 題發生。當彼等轉接通孔形成穿過其中間層絕緣薄膜75之上部中間層絕緣薄膜82時，其氮化㈣膜80最終將會祕刻。所以，即使其轉接通孔之位置係偏離其閘極G，其氧化矽之元件隔離絕緣薄膜31，卻很難被蝕刻。 15 其次，將藉由參照第8A至8C圖，來說明一依據一第五實施例之固態成像裝置。而且，在此第五實施例中，彼等轉接通孔在形成上，係與上述之第三實施例相類似，使肖 # 彼等閘極自我排齊。此轉接通孔成形方法，係不同於上述之第三實施例者。此第五實施例之固態成像裝置的平面 20圖’係與第5A至5〇圖中所顯示之第三實施例的固態成像裝置者相同。第8A和8B圖係對應於一沿第5A圖中所顯示之點鏈線All-All所截成的橫截面圖，以及第叱圖係對應於一沿第5A圖中所顯示之點鏈線A12-A12所截成的橫截面圖。戒如第8A圖中所示，藉由使用一些與該等形成第认圖 36 中所顯示之第二貫施例的結構之程序相類似的程序，將可形成該等閘極G、氧化矽薄膜34、該等源極和汲極區域之低雜貝濃度區域LDD、一n-型埋入式薄層35、和一型薄層 36。覆蓋其整個基體表面的，有一厚度為5〇至12〇 nm之氮化矽薄膜90，係以CVD形成。在上述之第三實施例中，此一氧化矽薄膜，將會受到各向異性之蝕刻，藉以形成第6B圖中所顯示之侧壁隔片。在此第五實施例中，藉由以一抗蝕薄膜覆蓋其圖素區域，其氧化矽薄膜90，將會受到各向異性之蝕刻。所以，在其週邊邏輯電路區域内，彼等閘極之側壁上面，將會形成—些側壁隔片，以及在其圖素内留下其氧化矽薄膜9〇。此日守，5成如苐8C圖中所示，其閘極g上面之氧化石夕薄膜9〇，將不會被移除。在其週邊邏輯電路區域内，將會形成一gM〇s電晶體之源極和汲極與金屬矽化物薄膜。誠如第8B圖中所示，一厚度為1〇至3〇11111之氮化矽薄膜 91，將會以CVD形成。在此氮化矽薄膜91上面，將會以cVD 开>成一厚度為7〇〇至1500 nm(—般條件為1〇〇〇 nm)之氧化矽的中間層絕緣薄層92。CMP將會被執行，藉以平面處理其中間層絕緣薄膜92之表面。彼等延伸過其中間層絕緣薄膜92及達至其半導體基體 30之表面的轉接通孔!^^、Hvr*Hsig，係使在彼等氧化矽與氮化矽間之小蝕刻選擇比的條件下形成。一厚度為邛至 150 nm(—般條件為1〇〇 nm)之氧化矽薄膜或氮化矽薄膜，係 200406914 使殿積在其整個基體表面上，以及將該等轉接通孔hfd、hvr、和HSIG之内壁上面，壁隔片94。刻，藉以在形成一些側 5 H寺側壁隔片94，可使彼等要埋人其轉接通孔Hfd、 ^所和hsig内之導電性銷栓，以電氣方式與其難g相绳置^即使其閘極G由於緊接該等轉接通孔形成後之相置人排料致，絲露找轉接純、、和知内^等導電性銷栓間之電氣絕緣，最終將仍可祐

10 15 誠如第8C时所示，若彼等轉接通孔I、HUT、^ HSF係偏離該㈣極G ’其元件隔離絕緣薄顧，將會部名地被_。_，此等被㈣之_，將會_麵片94 埋入。所以，即使該等轉接通孔Htfr、1、和如，延々過其元件隔離絕緣薄卿，料達至其半㈣基體3〇，^ 等導電性銷栓和半導體基體30，仍可使避免電氣短路。雖然如第8B圖所見，在該等轉接通孔Hfd、Hvr、和Hsi 與該等閘極間，並未提供位置排齊裕度，其係可提供一〇. //m之位置排齊裕度。

其次，將藉由參照第9A圖至第η圖，來說明一依據一 2〇第六實施例之固態成像裝置。此第六實施例之固態成像裝置的圖素，係由一光二極體和三個電晶體所構成。第9A圖係一種三電晶體固態成像裝置之方塊圖。在此三電晶體成像裝置中，係省略了第1A圖中所顯示之四電晶體成像裝置的傳輸信號線TFR。其他之結構係與上述之四 38 200406914 電晶體固悲成像裳置者相類似。第9B圖係一圖素之等效電路圖。第1B圖中所顯示之四電曰B體固悲成像叙置的傳輸電晶體TtR係被省略，以及其光二極體PD之陰極，係使直接連接至其源極隨耦電晶體TsF 5之閘極。其他之電路結構，係與上述之四電晶體固態成像裝置者相類似。第9C圖係一種三電晶體固態成像裝置之各種信號的時序圖。在時間^下，一重置信號rst將會上升，以致其光二極體PD之陰極電壓PDC將會被初始化。當上述之重置信 10號RST下降時，一些對應於光接收量之電子，將會縈積在其光一極體PD之陰極内，以及其陰極電位pdc將會下降。在時間tn下，一選擇信號SEL將會上升，以致一對應於其光二極體PD之陰極電壓pdc的電氣信號，將會輸出至一 L號項取線SIG。在時間tn下，上述之重置信號rst將會上 15升，以致其光二極體pD之陰極電壓PDC，將會被初始化。在日π間t24下，上述之^擇#號sel將會上升，以致一對應於此初始化之陰極電壓PDC的電氣信號，將會輸出至其信號讀取線SIG。在時間T25下，±述之重置信號請將會下降，以致其光二極體PD之陰極電壓PDC，將會依據其光接收量 20 而開始下降。其在時間h下所讀取之電氣信號與時間u下所讀取之電氣信號間的差異將可被得到，以致可得到一獨立於一源植k輕電晶體TSF之臨界電壓的影像信號。在第9C圖中所顯示之時序圖中，其光二極體叩將會在 39 200406914 時間t21下被初始化’以及將會在時間t23下再次被初始化。所以，在彼等信號電荷在時間t25開始景積之後，其在時間 t22下所讀取之信號序列’將可使重複。第10圖係其第六實施例之固態成像裝置的圖素之平面 5 圖。此一實施例係省略了第2A圖中所顯示之第一實施例的傳輸電晶體Ttr之閘極和轉接通孔HFD1。取代此轉接通孔 HFD1的，有一可連接至其光二極體PD之陰極區域的轉接通孔HpD ’係佈置在其光一極體PD内，而使接近其右下角處。由於其傳輸電晶體TTR之閘極係被省略，一圖素沿行方向之 10 長度將會變短。第11圖係一沿第10圖中所顯示之點鏈線A20-A20所截成的橫截面圖。茲將說明一些不同於第3D圖中所顯示之第貝施例的固態成像裝置之橫截面圖的觀點。第11圖中所顯示之每一組成元件，係以一與第3D圖中所顯示之對應組 15成70件相同的符號來表示。第3D圖中所顯示之傳輸電晶體 TTR係被省略。有一作為其光二極體pD之陰極的.型埋入式薄層35，係使延伸至其重置電晶體Trs之閘極的邊界，以及亦作用為此重置電晶體Trs之源極區域。其一轉接通孔HPD，係使形成在一對應於其形成有上述 20 η-型埋入式薄層35及未形成一型薄層％之區域的區域内。有一石夕薄膜12A，係使形成在其中間層絕緣薄膜5〇之部 $表面區域上面，以及在其轉接通孔HPD之内壁上面。此矽薄膜12A，係經由其轉接通孔HpD，連接至其&型埋入式薄層35。雖然未顯示在仙圖中，其係使形成有一與第2B和 40 200406914 3E圖中所顯示之内圖素接線15相類似的内圖素接線，以及 '、夕薄膜12A ’係經由第10圖中所顯示之轉接通孔HSF，使連接至其源極隨耦電晶體TSF之閘極。在第11圖中，有一埋入類型之光二極體被採用，其中 5有一部份之n-型埋入式薄層35，係使埋在p+_型薄層36下方。其一n+_型薄層，可使形成在其基體30之表面薄層内，而使其基體亦作用為其光二極體PD之陽極。在此第六實施例中，其可使上述光二極體PD之陰極連接至其源極隨耦tsf之閘極的轉接通孔HpD，並未被佈置在 10其作用區域之突出區域10B或直條區域10C内，而係在其矩形區域10A内。若此轉接通孔HpD，與第13B圖中所顯示之情況相類似，係佈置在第1〇圖中所顯示之突出區域1〇B 内，其便必需在此轉接通孔办1)與其重置電晶體Trs之閘極間，提供一位置排齊裕度。若其圖素在行方向中之尺寸係 15明確，其三個電晶體便無法被佈置在一垂直行内，以及其水平區域500D在佈置上，將需要藉由使其作用區域彎曲來加以形成。上述佈置有第10圖中所顯示之轉接通孔HPD的區域，並热法被用作其光二極體。然而，誠如由第10和138圖間之比 20車父可以顯見，第10圖中所顯示之第六實施例，可使其光二極體PD之區域增加，而使多於第13B圖之佈線。此第六實施例之三晶體固態成像裝置的轉接通孔，與上述第三至第五實施例相類似，在形成上可使與其閘極自我排齊。 41 200406914 其次，將藉由參照第12圖，來說明—依據一第^ 例之固態成像裝置。兹將針對_些不同於第2A圖中所顯示之第一貫她例的固悲成像裝置之結構的觀點，而加以說明。在此第七實施例之固態成像裝置中，其作用區域1〇之 5矩形區域1〇A在行方向中之長度係很短，以及其直條區域 10C，係成90。而使彎曲朝向其光二極體側。其選擇電晶體 Tsl之閘極’係使言曲及橫越一在列方向中延伸之區域1 〇d。

其另一傳輸電晶體TTR、重置電晶體Trs、和源極隨耦電晶體TSF之閘極，與第2A圖中所顯示之第一實施例相類 10 似’係使橫越其在行方向中延伸之直條區域i〇c。

該等傳輸電晶體TTR和重置電晶體Trs之閘極間的距離，係短於第2A圖中所顯示之第一實施例者。所以，其要被佈置在上述對應於其浮接擴散區域FD之區域内的轉接通孔HFD，與第5A圖中所顯示之第三實施例相類似，在形成上 15 係與其閘極自我排齊。其因而將有可能縮減其浮接擴散區域FD之區域。隨著其浮接擴散區域FD之區域的變小，其將彼等信號電荷轉換成一電壓信號之靈敏度，將可使提昇。其一内圖素接線15C之一端部，係經由其轉接通孔 HFD，使連接至其浮接擴散區域FD，以及其另一端係使連 20 接至其源極隨耦電晶體TSF之閘極。此内圖素接線15C，與第4B圖中所顯示之内圖素接線15A相類似，係由一矽薄層和金屬石夕化物薄層之雙薄層結構所構成。誠如沿一平行於其基體表面之法線的線所見，其内圖素接線15C在佈置上，係内含其浮接擴散區域FD。由於其 42 200406914 浮接擴散區域FD，係覆有上述之内圖素接線15C，其浮接擴散區域FD有關之光遮蔽功能，將可被增強。由於其並不需要藉由使用一上金屬接線薄層來形成其内圖素接線 15C，其金屬接線薄層内之接線布局，將可輕易地加以設計。 5 本發明係已參照該等較佳實施例加以說明。本發明並非僅受限於以上諸實施例。本技藝之專業人員，很顯然將可製成各種不同之修飾體、改良形式、結合體、等等。 L圖式簡單說明3

第1A圖係一種四電晶體固體成像裝置之方塊圖，第1B 10 圖係此成像裝置之等效電路圖，以及第1C圖係此成像裝置之時序圖；第2A至2D圖分別係一些依據一第一實施例之固態成像裝置的閘極薄層、第一、第二、和第三層金屬接線薄層之樣式的平面圖， 15 第3A至3E圖係一些可例示一製造上述第一實施例之

固態成像裝置的方法之基體的橫截面圖；第4A至4D圖分別係一些依據一第二實施例之固態成像裝置的閘極薄層、矽接線薄層、第一、和第二層接線薄層之樣式的平面圖， 20 第5A至5D圖分別係一些依據一第三實施例之固態成像裝置的閘極薄層、第一、第二、和第三層接線薄層之樣式的平面圖，第6A至6E圖係一些可例示一製造上述第三實施例之固態成像裝置的方法之基體的橫截面圖； 43 200406914 第7A至7C圖係一些可例示一製造一第四實施例之固態成像裝置的方法之基體的橫截面圖；第8 A至8 C圖係一些可例示一製造一第五實施例之固態成像裝置的方法之基體的橫截面圖； 5 第9A圖係一可顯示三電晶體固體成像裝置之方塊圖，第9B圖係此成像裝置之等效電路圖，以及第9C圖係此成像裝置之時序圖；

第10圖係一依據一第六實施例之固態成像裝置的閘極薄層之樣式的平面圖； 10 第11圖係此第六實施例之固態成像裝置的橫截面圖；第12圖係一依據一第七實施例之固態成像裝置的閘極薄層之樣式的平面圖；而第13A和13B圖則係一些傳統式固態成像裝置之閘極薄層的樣式之平面圖。 15

44 200406914 【圖式之主要元件代表符號表】 FD...浮接擴散區域 SW...側壁隔片 G...閘極 TFR.··傳輸信號線 Ηρχ)...轉接通孔 TRS...選擇電晶體 HFD1...轉接通孔 Tsf...源極隨搞電晶體 HFD2...轉接通孔 TSL···選擇電晶體 HpD...轉接通孔 Ttr...傳輸電晶體 Hrs...轉接通孔 VR...選擇電壓供應線 HrsT...轉接通孔 1…成像區域 HrsT2…轉接通孔 2…圖素 Hsf…轉接通孔 3...列選擇電路 Hsig···轉接通孔 4...讀取電路 HsiG2…轉接通孔 10...作用區域 HsiG3···轉接通孔 10A...矩形區域 HtFR...轉接通孔 10B...突出區域 HtfR2…轉接通孔 10C...直條區域 HVR...轉接通孔 10D…區域 HvR2...轉接通孔 12·.·石夕薄膜 HvR3…轉接通孔 12A·.·矽薄膜 LDD...輕摻雜源極和汲極區域 15...内部接線 PD...光二極體 15...内圖素接線 RST...選擇信號線 15A…内圖素接線 SEL...選擇信號線 15B...内圖素接線 SIG...信號讀取線 16…接線

45 200406914 17.. .隔離式導電性薄膜 18.. .隔離式導電性薄膜 19.. .接線 20.. .隔離式導電性薄膜 30…半導體基體 31.. .元件隔離絕緣薄膜 32.. . p-型井區 33.. .閘極薄層 34···氧化矽薄膜 35.. . η-型埋入式薄層 36.. .ρ+-型薄層 37.. .閘極氧化物薄膜 40.··遮罩薄膜 41.. .雜質擴散區域 42.··雜質擴散區域 43.. .雜質擴散區域 45…金屬矽化物薄膜 50.. .中間層絕緣薄膜 55.. .中間層絕緣薄膜 56.. .導電性銷栓 60…隔離式導電性薄膜 61.. .隔離式導電性溥膜 62.. .隔離式導電性薄膜 65…接線 66…隔離式導電性溥膜 68···氧化矽薄膜 70…餘刻止動薄膜 71.. .中間層絕緣薄膜 73.. .導電性銷栓 75.. .中間層絕緣薄膜 76.. .導電性銷栓 80.. .氮化矽薄膜 81…氮化矽薄膜 82.. .中間層絕緣薄膜 90…氮化矽薄膜 91…氮化矽薄膜 92.. .中間層絕緣薄膜 94.. .側壁隔片 500…作用區域 500Α...矩形區域 500Β...突出區域 500C...垂直條區域 500D...水平區域

46

Claims

200406914 拾、申請專利範圍： 1. 一種半導體裝置，其係包括：多數成一矩陣形使佈置在一半導體基體上方之圖素； 5 其中：每一圖素係包括一光二極體、一重置電晶體、一源極隨輛電晶體、和一選擇電晶體；

其光二極體，係包括一堆疊在厚度方向中之第一導電型雜質擴散區域和第二導電型雜質擴散區域； 10 每一重置電晶體、源極隨耦電晶體、和選擇電晶體，係包括一對形成在其半導體基體之一表面薄層内的第一導電型雜質擴散區域，以及係具有一在此等雜質擴散區域間之通道區域，和一形成在此通道區域上方之閘極； 15 該等光二極體、重置電晶體、源極隨耗電晶體、和

選擇電晶體，係佈置在一作用區域内；此作用區域係包括一其中佈置有上述光二極體之第一區域和一具有一與此第一區域相連之第一端部而包括一沿一第一方向延伸之區域的第二區域；以及 20 該等重置電晶體、源極隨耦電晶體、和選擇電晶體之每一閘極，係使橫越其第二區域沿上述第一方向延伸之區域，以及其重置電晶體之閘極與此第二區域間的橫越區域、其源極隨耦電晶體之閘極與此第二區域間的橫越區域、和其選擇電晶體之閘極與此第二區域間的橫越 47 200406914 區域，係以此一順序佈置在一離開上述第一端部之方向中，其一内圖素接線，可使上述第一端側上面之重置電晶體的雜質擴散區域，與此圖素之源極隨耦電晶體的閘 5 極相互連接；

其一重置電壓供應線，係使連接至該等重置電晶體和源極隨耦電晶體之閘極間的雜質擴散區域，以及係供有一可施加一初始反向偏壓給其光二極體之重置電壓；其一重置信號線，可施加一重置信號，給其重置電 10 晶體之閘極；每一列之圖素，係佈置有一選擇信號線，此選擇信號線，可施加一選擇信號，給一對應列中之圖素的選擇電晶體之閘極；以及每一行之圖素，係佈置有一信號讀取線，彼等係使 15 連接至一對應行中之圖素的選擇電晶體在一與上述第

一端部相對之一側上面的雜質擴散區域。 2.如申請專利範圍第1項之半導體裝置，其中：每一圖素進一步係包括一傳輸電晶體，其係被佈置在其第二區域内，以及係具有一對雜質擴散區域，而在 20 此等雜質擴散區域間，係形成有一通道區域，以及在此通道區域上方，係形成有一閘極；其傳輸電晶體之閘極，係使橫越其第二區域延伸於上述第一方向中之區域，而在一較其重置電晶體之閘極與上述第二區域間的橫越區域更接近上述第一端部之 48 200406914 區域内，以及上述第-端側上面之傳輸電晶體的雜質擴散區域，係使連接至其光二極體之第—導電型雜_= 區域；以及可施加_傳輸信號給其傳輸電晶體之閘極的傳輸信號線。 3. 如申請專利範圍第2項之半導體裝置，其中之傳輪信號線，係與其傳輸電晶體之閘極，佈置在—相同之導電性ϋ 薄層内。 4. 如申請專利範圍第丨項之半導體裝置，其中之重置信號線係與其重置電晶體之閘極，佈置在一相同之導電性薄層内。 5·如申請專利範圍第1項之半導體裝置，其中之重置信號線，係與其選擇電晶體之閘極，佈置在一相同之導電性薄層内。 6·如申請專利範圍第1項之半導體裝置，其中用以連接上述第一端側上面之重置電晶體的雜質擴散區域之内圖素接線，至少有一部份區域係由矽製成。 7·如申請專利範圍第丨項之半導體裝置，其中進一步係包括：一些上部閘極保護性薄膜，其係覆蓋該等重置電晶版、源極隨耦電晶體、和選擇電晶體之閘極的表面；一些側閘極保護性薄膜，其係覆蓋該等重置電晶體、源極隨輕電晶體、和選擇電晶體之閘極的側壁；一中間層絕緣薄膜，其係使形成在其半導體基體上 49 200406914 ίο 15 20 方，以及使覆蓋該等重置電晶體、源極隨耦電晶體、和選擇電晶體；一形成穿過此中間層絕緣薄膜之第一轉接通孔，上述第一端側上面之重置電晶體的雜質擴散區域之上表面，係出現在此第一轉接通孔之底部上面；一形成穿過此中間層絕緣薄膜之第二轉接通孔，該等重置電晶體和源極隨耦電晶體之閘極間的雜質擴散區域之上表面，係出現在此第二轉接通孔之底部上面；和一形成穿過此中間層絕緣薄膜之第三轉接通孔，其一與上述第一端側相對之側部上面的選擇電晶體之雜質擴散區域的上表面，係出現在此第三轉接通孔之底部上面；其中= 其内圖素接線，係經由其第一轉接通孔，使連接至上述第一端側之重置電晶體的雜質擴散區域；其重置電壓供應線，係經由其第二轉接通孔，使連接至該等重置電晶體和源極隨耦電晶體之閘極間的雜質擴散區域；以及其信號讀取線，係經由其第三轉接通孔，使連接至其一與上述第一端部相對之側部上面的選擇電晶體之雜質擴散區域；以及其中：上述覆蓋其重置電晶體之閘極的側壁之側部閘極保護性薄層，係出現在其第一轉接通孔之一側部上面；

50 200406914 上述覆蓋其重置電晶體之閘極的側壁之側部閘極保護性薄層，和上述覆蓋其源極隨耦電晶體之閘極的側壁之側部閘極保護性薄層，係出現在其第二轉接通孔之一側部上面；或 5 上述覆蓋其選擇電晶體之側壁的側部閘極保護性薄層，係出現在其第三轉接通孔之一側部上面。

8·如申請專利範圍第7項之半導體裝置，其中之中間層絕緣薄膜，係包括一可覆蓋上述未出現在其第一至第三轉接通孔之側部上面的上部閘極保護性薄膜和側部閘極 10 保護性薄膜之區域的薄層，此薄層係由一具有不同於此等上部閘極保護性薄膜和側部閘極保護性薄膜之蝕刻特性的材料所製成。 9.如申請專利範圍第7項之半導體裝置，其中：每一圖素進一步係包括一傳輸電晶體，其係佈置在 15 上述之第二區域内，以及係具有一對雜質擴散區域，而

在此等雜質擴散區域間，係使形成有一通道區域，以及在此通道區域上方，係使形成有一閘極；其傳輸電晶體之閘極，係使橫越其第二區域延伸於上述第一方向中之區域，而在一較其重置電晶體之閘極 20 與上述第二區域間的橫越區域更接近上述第一端部之區域内，以及上述第一端側上面之傳輸電晶體的雜質擴散區域，係使連接至其光二極體之第一導電型雜質擴散區域；以及此半導體裝置，進一步係包括： 51 200406914 一可施加一傳輸信號給其傳輸電晶體之閘極的傳輸信號線；一可覆蓋其傳輸電晶體之閘極的上表面之上部閘極保護性薄膜；和 5 一可覆蓋其傳輸電晶體之閘極的側壁之側部閘極保護性薄膜，

其中覆蓋其傳輸電晶體之閘極的側壁之閘極保護性薄膜，係出現在其第一轉接通孔之一側部上面。 10.如申請專利範圍第9項之半導體裝置，其進一步係包括： 10 —中間層絕緣薄膜，其係使形成在其半導體基體上方，以及使覆蓋該等重置電晶體、源極隨耦電晶體、和選擇電晶體；一形成穿過此中間層絕緣薄膜之第一轉接通孔，上述第一端側上面之重置電晶體的雜質擴散區域之上表 15 面，係出現在此第一轉接通孔之底部上面；

一形成穿過此中間層絕緣薄膜之第二轉接通孔，該等重置電晶體和源極隨耦電晶體之閘極間的雜質擴散區域之上表面，係出現在此第二轉接通孔之底部上面；一形成穿過此中間層絕緣薄膜之第三轉接通孔，其 20 一與上述第一端側相對之側部上面的選擇電晶體之雜質擴散區域的上表面，係出現在此第三轉接通孔之底部上面；和一側壁隔片，其係由一絕緣材料製成，以及可覆蓋每一第一至第三轉接通孔之側部， 52 200406914 其中：其内圖素接線，係經由其第一轉接通孔，使連接至上述第一端側之重置電晶體的雜質擴散區域；其重置電壓供應線，係經由其第二轉接通孔，使連 5 接至該等重置電晶體和源極隨耦電晶體之閘極間的雜質擴散區域；以及

其信號讀取線，係經由其第三轉接通孔，使連接至其一與上述第一端部相對之側部上面的選擇電晶體之雜質擴散區域。 10 11.如申請專利範圍第10項之半導體裝置，其中之重置電晶體的閘極之側壁，係出現在其第一轉接通孔之一側部上面，該等重置電晶體和源極隨耦電晶體之閘極的側壁，係出現在其第二轉接通孔之一側壁上面，以及其選擇電晶體之閘極的側壁，係出現在其第三轉接通孔之一側壁 15 上面。

12.如申請專利範圍第10項之半導體裝置，其中：每一圖素進一步係包括一傳輸電晶體，其係被佈置在其第二區域内，以及係具有一對雜質擴散區域，而在此等雜質擴散區域間，係形成有一通道區域，以及在此 20 通道區域上方，係形成有一閘極；以及其一傳輸信號線，可施加一傳輸信號給其傳輸電晶體之閘極，其中：其傳輸電晶體之閘極，係使橫越其第二區域延伸於 53 200406914 上述第一方向中之區域，而在一較其重置電晶體之閘極與上述第二區域間的橫越區域更接近上述第一端部之區域内，以及上述第一端側上面之傳輸電晶體的雜質擴政Q域，係使連接至其光二極體之第一導電型雜質擴散區域；以及其傳輸電晶體之閘極的側壁，係出現在其第一轉接通孔之一側壁上面。 10 13·如申請專利範圍第1項之半導體裝置，其中自一連接至其第一端側上面之重置電晶體的雜質擴散區域之區域至—連接至其源極隨耗電晶體之閘極的區域内之圖素接線，係由一内含一作為一最低薄層之石夕薄層的石夕薄層或疊片薄層所構成。

15 20 ”〜丁〒脰衣直，具中之重置十線和選擇信號線中的-個，係與其内圖素接線一㈣在一相同之導電性薄層内。 15.如:請專利範圍第2項之半導體裝置，其中自一連指其端側上面之重置電晶體的雜質擴散區域之區 ^一連接至其源極_電晶體之間極的區域之内圖 t係由-内含一石夕薄層而作為一最低薄層之或豐片薄層所構成。 16.如申請專利範圍第叫绰、、阳裡於i 千¥體衣置’其中之重置信、、泉砥擇化號線、和選擇_ 释H線令的-個，係與其内1 =表-起佈置在—相同之導電性薄層内。令請專㈣i奴半顧裝置，

54 200406914 域，係由一直條外周緣所構成，以及其第二區域沿上述第一方向延伸之區域，係平行於上述第一區域之直條外周緣而延伸。 18. —種半導體裝置，其係包括： 5 多數成一矩陣形使佈置在一半導體基體上方之圖素；其中：每一圖素係包括一光二極體、一重置電晶體、一源極隨耗電晶體、和一選擇電晶體， 10 其光二極體係包括一堆疊在厚度方向中之第一導電型雜質擴散區域和第二導電型雜質擴散區域；每一重置電晶體、源極隨耦電晶體、和選擇電晶體，係包括一對形成在其半導體基體之一表面薄層内的第一導電型雜質擴散區域，以及係具有一在此等雜質擴 15 散區域間之通道區域，和一形成在此通道區域上方之閘極；該等光二極體、重置電晶體、源極隨耦電晶體、和選擇電晶體，係佈置在一作用區域内；此作用區域係包括一佈置有上述光二極體之第一 20 區域，和一具有一與此第一區域相連而呈長形之第一端部的第二區域；以及該等重置電晶體、源極隨搞電晶體、和選擇電晶體之每一閘極，係使橫越其第二區域，以及其重置電晶體之閘極與此第二區域間的橫越區域、其源極隨耦電晶體 55 200406914 之閘極與此第二區域間的橫越區域、和其選擇電晶體之閘極與此第二區域間的橫越區域，係以此一順序佈置在一離開上述第一端部之方向中，其一内圖素接線，可使上述第一端側上面之重置電 5 晶體的雜質擴散區域’與此圖素之源極隨輛電晶體的閘

極相互連接，其連接至上述第一端側上面之重置電晶體的雜質擴散區域之内圖素接線，至少有一部份區域係由矽製成；其一重置電壓供應線，係使連接至該等重置電晶體 10 和源極隨耦電晶體之閘極間的雜質擴散區域，以及係供有一可施加一初始反向偏壓給其光二極體之重置電壓；其一重置信號線，可施加一重置信號，給其重置電晶體之閘極；每一列之圖素，係佈置有一選擇信號線，此選擇信 15 號線，可施加一選擇信號，給一對應列中之圖素的選擇

電晶體之閘極；以及每一行之圖素，係佈置有一信號讀取線，彼等係使連接至一對應行中之圖素的選擇電晶體在一與上述第一端部相對之一側上面的雜質擴散區域。 20 19.如申請專利範圍第18項之半導體裝置，其中：每一圖素進一步係包括一傳輸電晶體，其係被佈置在其第二區域内，以及係具有一對雜質擴散區域，而在此等雜質擴散區域間，係使形成有一通道區域，以及在此通道區域上方，係使形成有一閘極； 56 200406914 其傳輸電晶體之閘極，係使橫越其重置電晶體之閘極與上述第二區域間的第二區域，以及上述第一端側上面之傳輸電晶體的雜質擴散區域，係使連接至其光二極體之第一導電型雜質擴散區域；以及 5 此半導體裝置，進一步係包括一可施加一傳輸信號給其傳輸電晶體之閘極的傳輸信號線。

20. 如申請專利範圍第18項之半導體裝置，其中自一連接至其第一端側上面之重置電晶體的雜質擴散區域之區域至一連接至此圖素之源極隨耦電晶體的閘極之區域内 10 的圖素接線，係由一内含一作為一最低薄層之矽薄層的矽薄層或疊片薄層所構成。 21. 如申請專利範圍第20項之半導體裝置，其中之重置信號線和選擇信號線中的一個，係與其内圖素接線一起佈置在一相同之導電性薄層内。 15 22. —種半導體裝置，其係包括：

多數成一矩陣形使佈置在一半導體基體上方之圖素；其中：每一圖素係包括一光二極體、一重置電晶體、一源 20 極隨耦電晶體、和一選擇電晶體；其光二極體係包括一堆疊在厚度方向中之第一導電型雜質擴散區域和第二導電型雜質擴散區域；每一重置電晶體、源極隨耦電晶體、和選擇電晶體，係包括一對形成在其半導體基體之一表面薄層内的 57 200406914 ίο 15 20 第一導電型雜質擴散區域，以及係具有一在此等雜質擴散區域間之通道區域，和一形成在此通道區域上方之閘極；該等光二極體、重置電晶體、源極隨耦電晶體、和選擇電晶體，係佈置在一作用區域内；此作用區域係包括一佈置有上述光二極體之第一區域，和一具有一與此第一區域相連而呈長形之第一端部的第二區域；以及該等重置電晶體、源極隨耦電晶體、和選擇電晶體之每一閘極，係使橫越其第二區域，以及其重置電晶體之閘極與此第二區域間的橫越區域、其源極隨耦電晶體之閘極與此第二區域間的橫越區域、和其選擇電晶體之閘極與此第二區域間的橫越區域，係以此一順序佈置在一離開上述第一端部之方向中，其一内圖素接線，可使上述第一端側上面之重置電晶體的雜質擴散區域，與此圖素之源極隨耦電晶體的閘極相互連接；其一重置電壓供應線，係使連接至該等重置電晶體和源極隨耦電晶體之閘極間的雜質擴散區域，以及係供有一可施加一初始反向偏壓給其光二極體之重置電壓；其一重置信號線，可施加一重置信號，給其重置電晶體之閘極；每一列之圖素，係佈置有一選擇信號線，此選擇信號線，可施加一選擇信號，給一對應列中之圖素的選擇

58 電晶體之閘極；、每行之圖素，係佈置有一信號讀取線，彼等係使連接至一對應行中之圖素的選擇電晶體在一與上述第一端部相對之一側上面的雜質擴散區域； _其一上部閘極保護性薄膜，可覆蓋該等重置電晶體、源極隨_晶體、和選擇電晶體問極之上表面； —其—側部閘極保護性薄膜，可覆蓋該等重置電晶體、源極隨耦電晶體、和選擇電晶體閘極之側壁； ^其—形成穿過其半導體基體之中間層絕緣薄膜，可覆蓋該等選擇電晶體、源極隨耦電晶體、和選擇電晶體; ^其一第一轉接通孔，係使形成穿過此中間層絕緣薄膜’上述第-端側上面之重置電晶體的雜f擴散區域之上表面，係出現在此第一轉接通孔之底部上面，以及其 15 重置電晶體之閘極的側壁之側部閘極保護性薄膜，係出現在此第一轉接通孔之側壁上面；其一第二轉接通孔，係使形成穿過此中間層絕緣Γ 膜，該等重置電晶體和源極隨耦電晶體之閘極間的雜：擴散區域之上表面，係出現在此第二轉接通孔之底y 面’以及上述覆盍其重置電晶體之閘極的側壁之侧苦上 20

極保護性薄膜，和上述覆蓋其源極隨耦電晶體之匈：閘側部閘極保護性薄膜，係出現在此第二轉接 '漉的上面；以及之倒壁其一第三轉接通孔，係使形成穿過此中間曰、、、巴膜，其一與上述第一端側相對之側部上面的選擇恭曰兔晶體 59 200406914 之雜質擴散區域的上表面，係出現在此第三轉接通孔之底部上面，以及上述覆蓋其選擇電晶體之閘極的側壁之側部閘極保護性薄膜，係出現在此第三轉接通孔之一側壁上面； 5 其中：其内圖素接線，係經由其第一轉接通孔，使連接至上述第一端側之重置電晶體的雜質擴散區域；

其重置電壓供應線，係經由其第二轉接通孔，使連接至該等重置電晶體和源極隨耦電晶體之閘極間的雜 10 質擴散區域；以及其信號讀取線，係經由其第三轉接通孔，使連接至其一與上述第一端部相對之側部上面的選擇電晶體之雜質擴散區域。 23.如申請專利範圍第22項之半導體裝置，其中之中間層絕 15 緣薄膜，係包括一可覆蓋上述未出現在其第一至第三轉

接通孔之側部上面的上部閘極保護性薄膜和側部閘極保護性薄膜之區域的薄層，此薄層係由一具有不同於此等上部閘極保護性薄膜和側部閘極保護性薄膜之蝕刻特性的材料所製成。 20 24. —種半導體裝置，其係包括：多數成一矩陣形佈置在一半導體基體上方之圖素；其中：每一圖素係包括一光二極體、一重置電晶體、一源極隨輛電晶體、和一選擇電晶體； 60 200406914 ίο 15 20 其光二極體係包括一堆疊在厚度方向中之第一導電型雜質擴散區域和第二導電型雜質擴散區域；每一重置電晶體、源極隨耦電晶體、和選擇電晶體，係包括一對形成在其半導體基體之一表面薄層内的第一導電型雜質擴散區域，以及係具有一在此等雜質擴散區域間之通道區域，和一形成在此通道區域上方之閘極；該等光二極體、重置電晶體、源極隨耦電晶體、和選擇電晶體，係佈置在一作用區域内；此作用區域係包括一佈置有上述光二極體之第一區域，和一具有一與此第一區域相連而呈長形之第一端部的第二區域；以及該等重置電晶體、源極隨耦電晶體、和選擇電晶體之每一閘極，係使橫越其第二區域，以及其重置電晶體之閘極與此第二區域間的橫越區域、其源極隨耦電晶體之閘極與此第二區域間的橫越區域、和其選擇電晶體之閘極與此第二區域間的橫越區域，係以此一順序佈置在一離開上述第一端部之方向中，其一内圖素接線，可使上述第一端側上面之重置電晶體的雜質擴散區域’與此圖素之源極隨麵電晶體的閘極相互連接；其一重置電壓供應線，係使連接至該等重置電晶體和源極隨耦電晶體之閘極間的雜質擴散區域，以及係供有一可施加一初始反向偏壓給其光二極體之重置電壓；

61 其重置信號線，可施加-重置信號，給其重置電晶體之閘極；每列之圖素，係佈置有—選擇信號線，此選擇信號線，可施加-選擇信號，給-對應列中之圖素的選擇電晶體之閘極；每行之圖素，係佈置有一信號讀取線，彼等係使連接至-對應行中之圖素的選擇電晶體在—與上述第一端部相對之-侧上面_f擴散區域；其一中間層絕緣薄膜，係使形成在其半導體基體上方以及係使覆盖該等重置電晶體、源極隨輕電晶體、和選擇電晶體；其第一轉接通孔，係使形成穿過此中間層絕緣薄膜，上述第一端側上面之重置電晶體的雜質擴散區域之上表面，係出現在此第_轉接通孔之底部上面；其一第二轉接通孔，係使形成穿過此中間層絕緣薄膜4等重置電晶體和源極隨耦電晶體之閘極間的雜質擴散區域之上表面，係出現在此第二轉接通孔之底部上面；其一第三轉接通孔，係使形成穿過此中間層絕緣薄膜’其一與上述第一端側相對之側部上面的選擇電晶體之錶質擴散區域的上表面，係出現在此第三轉接通孔之底部上面；以及其一側壁隔片，係由一絕緣材料製成，以及可覆蓋母一第一至第三轉接通孔之側部， 62 200406914 其中：其内圖素接線，係經由其第一轉接通孔，使連接至上述第一端側之重置電晶體的雜質擴散區域；其重置電壓供應線，係經由其第二轉接通孔，使連 5 接至該等重置電晶體和源極隨耦電晶體之閘極間的雜質擴散區域；以及

其信號讀取線，係經由其第三轉接通孔，使連接至其一與上述第一端部相對之側部上面的選擇電晶體之雜質擴散區域。 10 25.如申請專利範圍第24項之半導體裝置，其中之重置電晶體的閘極之側壁，係出現在其第一轉接通孔之一側壁上面，該等重置電晶體和源極隨耦電晶體之閘極的側壁，係出現在其第二轉接通孔之一側壁上面，以及其選擇電晶體之閘極的側壁，係出現在其第三轉接通孔之一側壁 15 上面。

26. —種半導體裝置，其係包括：多數成一矩陣形使佈置在一半導體基體上方之圖素；其中： 20 每一圖素係包括一光二極體、一重置電晶體、一源極隨耦電晶體、和一選擇電晶體；其光二極體係包括一堆疊在厚度方向中之第一導電型雜質擴散區域和第二導電型雜質擴散區域；每一重置電晶體、源極隨耦電晶體、和選擇電晶 63 200406914 ίο 15 20 體，係包括一對形成在其半導體基體之一表面薄層内的第一導電型雜質擴散區域，以及係具有一在此等雜質擴散區域間之通道區域，和一形成在此通道區域上方之閘極；該等光二極體、重置電晶體、源極隨耦電晶體、和選擇電晶體，係佈置在一作用區域内；此作用區域係包括一佈置有上述光二極體之第一區域，和一具有一與此第一區域相連之第一端部而包括一沿一第一方向延伸之區域的第二區域；以及該等重置電晶體、源極隨耦電晶體、和選擇電晶體之每一閘極，係使橫越其第二區域沿上述第一方向延伸之區域，以及其重置電晶體之閘極與此第二區域間的橫越區域、其源極隨耦電晶體之閘極與此第二區域間的橫越區域、和其選擇電晶體之閘極與此第二區域間的橫越區域，係以此一順序佈置在一離開上述第一端部之方向中，其一内圖素接線，可使上述第一端側上面之重置電晶體的雜質擴散區域，與此圖素之源極隨耦電晶體的閘極相互連接；其一重置電壓供應線，係使連接至該等重置電晶體和源極隨耦電晶體之閘極間的雜質擴散區域，以及係供有一可施加一初始反向偏壓給其光二極體之重置電壓；其一重置信號線，可施加一重置信號，給其重置電晶體之閘極，每一列之圖素，係佈置有一選擇信號線，此選擇信

64 200406914 ίο 15 20 唬線，可施加一選擇信號，給一對應列中之圖素的選擇電晶體之閘極；每一订之圖素，係佈置有一信號讀取線，彼等係使連接至-對應行中之圖素的選擇電晶體在一與上述第 -端部相對之-側上面的雜質擴散區域；其一些上部閘極保護性薄膜，可覆蓋該等重置電晶體、源極隨輕電晶體、和選擇電晶體閘極之上表面；其一些側部閘極保護性薄膜，可覆蓋該等重置電晶體、源極隨耦電晶體、和選擇電晶體閘極之側壁；其形成穿過其半導體基體之中間層絕緣薄膜，可覆盍该等選擇電晶體、源極隨耦電晶體、和選擇電晶體；其一第一轉接通孔，係使形成穿過此中間層絕緣薄膜’上述第m面之重置電晶體的雜f擴散區域之上表面，係出現在此第-轉接通孔之底部上面；其-第二轉接通孔，係使形成穿過此中間層絕緣薄膜，該等重置電晶體和源極_電晶體之閘極間的雜質擴散區域之上表面’係出現在此第二轉接通孔之底部上面；以及其一第三轉接通孔，係使形成穿過此中間層絕緣薄艇’其一與上述第—端侧相對之側部上面的選擇電晶體之雜質擴散區域的上表面，係出現在此第三轉接通孔之底部上面，其中之每-第-轉接通孔、第二轉接通孔、和第三轉接通孔，係具有自我排齊之結構。

65