TW200406900A - Electric circuit device and method for making the same - Google Patents
Electric circuit device and method for making the same Download PDFInfo
- Publication number
- TW200406900A TW200406900A TW092122214A TW92122214A TW200406900A TW 200406900 A TW200406900 A TW 200406900A TW 092122214 A TW092122214 A TW 092122214A TW 92122214 A TW92122214 A TW 92122214A TW 200406900 A TW200406900 A TW 200406900A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- conductive
- manufacturing
- conductive film
- film
- Prior art date
Links
Classifications
-
- H10W72/00—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- H10W70/60—
-
- H10W70/611—
-
- H10W72/0198—
-
- H10W74/017—
-
- H10W74/117—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
- H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H10W72/5449—
-
- H10W72/5522—
-
- H10W72/884—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
- Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
V V 200406900 玖、發明說明: 【發明所屬之技術領域】 本發明乃關於電路裝置之制、止 ^ ^ 衣置之衣造方法,尤其是關於,採 用了於周圍具備逆傾斜面之導命 一 Tt 心V兒配線層,且該周圍具有支 撐(anchor)效果之薄型的電路裝置之製造方法。 【先前技術】 —近年來,於1c封裝當中,用於攜帶型機器或小型. .高密度封裝機器之進展迅速,而使以往的IC封I及其封裝 概念產生極大變化。例如於日本特開2000_133678號公報 所述者。此乃關於採用可撓式薄板之聚亞醯胺(p〇】yimide) 樹脂薄板,來做為絕緣樹脂薄板之一例之半導體裝置之技 術。 弟10圖至弟12圖為採用可撓式薄板50來做為内插 板(imerp0ser)基板之圖式。而於各個圖式的上方所顯示 的圖面為平面圖,於各個圖式的下方所顯示的圖自為 線的剖面圖。 如百先於第10圖所示之可撓式薄板50上,備有介以黏 著劑來貼合的銅洛佈線圖案(pattern)5】。於此鋼结佈線圖 木5 1备中,雖然裝設的半導體元件乃因電晶體、1C ,而使 佈線圖案有所不同,但是一般而言,均形成了銲墊(Bonding Pad) 51A及轉接島(Island) 51B。此外,符號52為用於 從可撓式薄板50的内側取出電極的開口部,而上述銅箔佈 線圖案5 1從此開口部暴露出。 接下來,如第Π.圖所示般,此可撓式薄板50被運送 31495] 200406900 至銲片機(Die Bonder),並裝設半導體元件53。之後,此 可撓式薄板50被運送至銲線機(wire Bonder),並以金屬 細線54,與銲墊5丨a及半導體元件53的襯墊進行電性的 連接。 最後,如第12圖(A )所示般,於可撓式薄板5〇的 表面上設置密封樹脂55來加以密封。在此,進行轉注模壓 成形(Transfer Mold)來包覆住銲墊51A及轉接島5ib、 籲及半導體元件53、及金屬細線54。 之後,如第1 2圖(B )所示般,設置銲錫或是錫球等 連接裝置56,藉由通過回銲爐,介以開口部52來形成與 在于墊5 1A融合之球狀銲錫56。並且於可撓式薄板上形 成矩陣狀的半導體元件53,因此如第12 @所示般,進行^ 切割而個別分離。
1兩面上,形成51A及51D來做為電極。一般而言,此可 撓式薄板50乃在兩面上進行佈線圖案化之後再由製造 處來供應。 ° ^ (專利文獻1 ) 美國專利第59769U號說明書(第23攔第4 24攔第9行,第22圖a至第22圖g) 【發明内容】 採用上述可撓式薄板50的半導體裝置,因為 眾所皆知之金屬引線架,因此具有可實現極小型且為薄刑 的封裝構造之優點然而實際上僅以設置於可撓式薄板二 31495] 200406900 白、、面之I層的銅笛佈線圖幸 撓式薄板較為羊 八耒進灯配、泉。這是因為3
扭曲,於層於導電膜的佈線圖案形成前後會產生 1的層間的位置偏移I 造當中會具有不適用之問題點而於多層配線構 弋薄:p制薄板的歪斜並提升支撐強度,有必要使了择 化的目的。 子又而無法達到薄型 再者,於製造方法中,於上述製造裝置 機、銲線機、鉍、士 y ^ 例如於銲片 拎主权壓成形裝置、回銲爐等當 撓式薄板50,並妒#力 運迗可 之部分上。”為平口 (邮)或是承載台(table) 然而,做為可撓式薄板50的基礎之絕 =:5° 一右的話,則形成於表面之銅辕二 亦薄到9至3一的情況下,則存在如第13圖 所不般之翹曲,其運送困難度增高,此外對平台或是承第 台之裝設性亦惡化。這可視為絕緣樹脂本身非常薄而造成 翹曲,以及銅落佈線圖案5丨與絕緣樹脂之間的熱膨脹係數 的差所導致之勉曲。 此外,亦可能是因為開口部52的部分於模壓成形之 際是由上方來加® ’因此產生將銲墊51 A的周圍往上翹曲 的力量,而使銲墊5 1 A的黏著性惡化。 此外,構成可撓式薄板5 0的樹脂材料本身不具備可 撓性,或是為了提高熱傳導性而加入添加材料(fill er)而使 可撓式薄板變硬。於此狀態下’一旦於銲線機内進行焊接 31495] 200406900 的話,則有可能於焊接的部分上產生 模塵成形之際,與模具抵接的 ^。此外,於轉注 情形若是在如第u圖所示般::二可能產生裂開。此 著。 70曲的h況下,則更為顯 到目前為止所說明的可 電極者,但是亦可如第12圖乃未於内側形成 5 0的内側上形成電極n D。此時,^ 5 =撓式薄板 造裝置抵接,或是與此製造 ^為电極仙與上述製 抵接,因此有可能於電極 s的運达機構之運送面 於存在此刮傷的狀態下形成電傷,問題。由 5舌,有可能使電極51D 後旦加熱的 主機板進行鮮錫連接之際,產點’以及在與 此外,峰鲜錫,文入性降低的問題。 板5。及銅落佈線圖案51=了:產生可挽式薄 法者相P'彖树月日的點著性镇纟柄 法,'現足夠的封裝構造之問題點。 &弱,而無 做為本發明之用 X乃 < 用以解決課題之手 電路裝置之製造方法的 第1’本發明之 導帝B替B A 试為’具備用於準備# A 了# : 覆該第]導電膜的-個主要面Γϋ?1 基板之製程;及 5弟2 V電膜之 且女/ 所布望的佈線圖案’並且以於鬥 具有傾斜的斜面之 且以方;開口部上 程;及於上、十、# ^ ’ 乂包覆上述第2導電膜之掣 及方' 上述先阻層的開口部上 衣 層,並於該導電配崎岛从 ㈣的形成導電配線 以上述導+两 的周圍上設置逆傾斜面之製程·及 萨 .兒線層做為光罩,來去除上述第^導千, 稜;及將半逡俨 乐〜V电膜之製 …件固定於上述第1導電膜上,並電性連 31495] 200406900 接上述半導·娜-μ 肢兀件的電極及預定 程;及以密封樹脂層包覆上述半導〜^配、,泉層之製 配線層之上述逆傾 ' " 亚以上述導電 效果之製程;及去r上::於上述密封樹脂層上產生支撐 層及位於上述導心:弟1導電膜,並使上述密封樹脂 製程。尤其是之上述第2導電膜暴露出之 配線層的周圍上形赤、、1门㈤的斜面,於導電 上$成埂傾斜面,俊且右 效果為其特徵。 使,、有在封樹脂層之支撐 第9 : 2 ’本發明之電路裝置之製造方法的特fi A …電膜乃藉由銀的電鍍來形成。 仏政為,上述 弟3 本發明之命"iWr ·ασ .βΒ ^ 兒路裝置之製造方法的特《 i 先阻層於顯像之後進彳^^ # & 0彳寸欲為,上述 傾斜面。 仃加熱處理,以於上述開口部上形成 正创14 ’本發明之電路裝置之製造方法的特fi a ;型光阻層來做為上述光阻層,並採用於t 用 的惡:程度’於上述開口部上形成傾斜面“之解析度 弟5 ’本發明之兩 導電配線層以上述第I導:置之製造方法的特徵為,上述 , 導電膜做為電極,祐# 1 來形成於上述開口部。 I精由銅的電鍍 第6,本發明之雷 第9+ 路羞置之製造方法的特n & …電膜的姓刻溶液為蛾系之溶液。、攻為,上述 ^ 本&月之電路裝置之製造方法的^ :上述第1導電膜之後所殘留的上述第2導:為,以钱 封樹脂層,來做為蝕刻停止層。 、兔犋及上述密 31495] 9 200406900 第8,本發明之電路裝置制主 包含氯化鋼或是氯化鐵:之製造方法的特徵為,使用 液。 …夜,來做為進行上述餘刻之溶 第9,本發明之電路穿置制 壤材於殘留的上述第〜之仏方法的特徵為,附著 【實施方式】 兒馭來形成外部電極。 關於本發明的電路裝置 9圖加以說明。 衣以方法’麥照第1圖至第 本發明的電路裝置之 導電膜11及包覆該第i導電' 二是:’準備層疊了第1 電膜12之基板10 $ 、的一個主要面的第2導 以於開…3上星二 *以所希望的佈線圖案,並且
It卜、f 9、、. /、有傾斜的斜面138之光阻層PR,來勺 仪上达第2導電膜12之 FR末包 部13上,選遅地衣%,及灰上述光阻層PR的開口 、擇性的形成導電配線層14’ 層Η的周圍上設置逆傾斜面 、〜配線 配線層"做為先罜“ 之…及以上述導電 及將半導观二 來去除上述第2導電膜12之製程; 將丰¥月豆7L件i 7固定 連拯卜、+、主、# u疋方、上述弟1導電膜11上,並電性 J 4 . 、兒極及所疋的上述導電配線層 衣 '王’及以岔封樹脂層21包覆上述半導體元7, ::;:靖電配線層…述逆傾斜面"R,使於上述密 胺丨月曰層21上產生支撐效果之製程;及去除上述第1導電 内Μ ’並使上述密封樹脂層21及位於上述導電配線層14 面之上述第2導電膜12暴露出之製程所構成。以下 上逑各製程。 314951 10 如弟1圖所示般, 第1導電膜11及包考…^月的第1製程為,準備層疊了 2導電膜12之基板广4罘1導電膜11的-個主要面的第 … 暴板10之製程。 乐 弟1導電膜1 i告柄 上,並且於第1導電膜^上係形成於層疊板1 〇的全表面 第1導電膜1 1最好是1的表面上形成第2導電膜丨2。 眾所皆知的引線架、、為主要材料來構成,或者是由 導電膜12可由鍍敷法1來構成。第1導電膜11及第2 藉由壓延法或鍍…热鍍法或是濺鍍法來形成,或是以 第1導電膜u 而形成之金屬箱來貼附亦可,此外,
、可由 Al、Fe、F B 引線架的材料等來構成 1 5疋由+所皆知的 弟2導電腺1, 膜U之際所使用的=:采用,不會被去除第丨導電 2導電膜12的内例,:=所崎材料。此外’因為於第 因此亦需考慮到外部it 等所組成的外部電極24, 導電膜12的材料可V;由二的附著性。具體而言,第2 成之導電材料。㈣由金、銀、所組 ^ 了機械14的支撐全體,第1導電膜11的厚度形成 、乂旱斤其厚度大約在35至15〇em。第2導電膜12具有 在蝕刻弟1導電膜1 1之際之阻障層的功能,並形成2至 一〇" m :厚度。因此,藉由形成較厚的第1導電膜]1,可 維持層豐板10的平坦性,並可提升之後的製程的運作性。 此外,在經過許多製程之後,會使第1導電膜1 ]產 生到1W然而,因為第].導電膜u在之後的製程會加以去 J1 3)495] 200406900 · 除,因此可防止在完成品的電路裝置上留下刮傷。此外, 因為Y 一方面維持平坦性一方面硬化密封樹脂,因此也可 使封裝的内側平坦化,亦可平坦地配置形成於層疊板 内側的外部電極。因此,將封裝基板上的電極與層疊板10 的内側的電極抵接,可防止銲錫的不良。 接下來$,針對上述的層疊板10的具體性製造方法加 以敫述。層登板10可藉由依據電鍍之層疊或是壓延接合來 製邊。於藉由電鍍來製造声晶 _ 層$板10的情況下,首先先準備 弟1 毛月果1 1。缺德於裳 ^丄 设方、乐1導電膜11的内側設置電極, 並籍由電化學鍍敷法來層疊 + 製造層疊板的情況下 弟“膜12。於藉由廢延來 “ 、預先準備好的板狀第1導電膜11 〜I膜1 2 ’藉由礼輕匕等來施加塵力以進行接合。 請Γ圖所示般,本發明的第2製程為,以所希望的 佈線圖案,並且以於開口 π王7 PR,,包覆第2導電膜之製程 的斜面之光阻層 第2導電膜田上中,如广1圖所示般,以光阻層PR包覆 形成開。部]::俊’為了以所希望的配線圖案形狀來 ]3而進行曝弁顯後 、, 開口部〗3 Μ卹\ 先”'、員像’亚以顯像液來去除對應於 的部分之光阻層PR。 接下來,如第2圖 上形成傾斜面^般,於光阻層叹的開口部】3
加熱處理至⑶至贼二將顯像後的光阻層PR 出。第二種方法為,藉方傾斜之傾斜面 層PR,並形士 里光阻材料來做為光阻 成’由於解析度不佳而於顯像之際可往上方擴 314951 12 200406900 散傾斜之傾斜面1 3 S。 如第3圖至第4圖所示般, 上述光阻層PR的開口部13上, ’並於該導電配線層14的 製程。 本發明的第3製程 選擇性的形成導電 圍上設置逆傾斜面 為,於 配線層 14R之
…、设Μ弟1導電膜1丄做A „ ^ ^ 钓共通電極,於光阻厚PR 6 開口部13上選擇性的進行鋼層⑴ 後声:U ο A 士 〕电化學鑛敷’來形成導電g
、,杲居14。此時,光阻層PR m Λ Λ 光罩的功月b ’且導雷邮Μ 層14以所希望的佈線圖 — W配勒 2導電…。此導電配線層口部13之, 形成,倭埴入μ丄. 4以大約2〇 β m的厚度濟 Μ 14 μ ^ ub ^ 邛1 ,而在與導電配綠 涫μ的先阻層PR抵接之 φ 13S A ^圍上,以與開口部13的傾斜 匈13$為逆傾斜的方式,形成 導電配_ 指⑽。此外,在此 此外P 形成’但亦可採用金、銀、纪等。 此外’如弟4圖所示| H hh ^ 又方;$電配線層14上,選擇 杜的形成由第3導電膜15 l擇 命啦技已 、,’成的親塾1 5 A。除了形成導 电配線層μ的概㈣輯之外, 1 = 以錄的底層鑛敷之後,進行今…層PR包復,亚施 成_執Μ Λ 仃孟或疋銀的電化學鍍敷,而形 战襯墊15Α。此時,第1邕带 η , 、兒1 1的内面以光阻層PR或 疋外敷層樹脂包覆,以防止襯墊的形成。 二VA"斤示般,本發明的第4製程為,以導電配線 曰 為先罩’來去除上述第2導電膜12之製程。 於本製程當中,去险本阳昆^ 做 矛'先阻層PR,並以導電配線層14 马光罩,來選擇性&為 的蝕刻去除第2導電膜12。在此所使 314951 13 200406900 . 用之蝕刻液,可採用可蝕刻第2導電膜 、, 導電配線声丨4去. 、 亚且不會蝕刻 汞層14者。亦即、於導電配線芦 體的材料來形成,且第2導電膜12為:::… 藉由槔用埃系之餘刻液,來僅僅去除第月況下,可 以“來形成襯*15A情況下,因為 ^膜12。而在 有义要包復先阻層PR(未圖示)來加以保護。 在此所殘留的第2導電膜12, 使用。 了做為外部電極24來 如罘6圖所示般,本發明的第5製程 件17固定於第i導電膜 、,千 為將+ ¥體元 年毛胰11上,亚電性連接半導體 的電極及所定的導電配線層14之製程。 兀件17 半導體元件17在裰、 隹稞日日(Bare Chlp)的狀態下,以 緣性黏著樹脂1 8黏著於第〗導電膜〗1上。 、 、此外,半導體元件η的各個電極襯墊乃藉由輝線19, 連接於設置在位於各個雷代^日# , 们电極襯墊的周邊之導電配線層14
的所定區域之襯墊15 A ]·。二士# A 八上。而+導體元件17亦可藉由朝 下(Face Down ) 方式來裝設。於此情況下,於半導體 元件17的各個電極襯塾表面上設置銲球或是料,並於層 豐1 0的表面卜設晋,访? r^~ 直與對應銲球的位置之部分上由導# 配線層14所組成的銲墊相同的電極。 " 接下來敘述關於採用銲線之際的層疊板! 〇之優點。 般 時 J 7 只Ί /百 %卞人上υ 百度玍 旦於此狀熊下公,、,β 〜 j έ于頭來加慶於層璧板1 〇的話 於進行焊接Au線之際,乃加熱至2〇〇U 3〇〇。〇。此 ,旦第1導電膜11較薄的話,則層疊板〗〇會產生翹 曲,而 14 31495] 200406900 則有可能使層疊板10產生損害。然而,若是可使第i導電 膜本身形成的較厚的話,則可解決這些問題。 如弟7圖所示般,本發明的第6製程為,以密封樹脂 "1匕復半導體兀件1 7,並以導電配線層14之逆傾斜面 1 4R使方;在、封樹脂層2 i上產生支撐效果之製程。 層且板1 〇被设置於成形裝置上,來進行樹脂成形。 f形方法,可採用轉注模壓成形、射出成形、塗佈、 /叉入等。然而,就量 射出成形較為適合。末考慮的洁,則轉注模壓成形及 方;本製転當中,以密封樹脂層21進行 從封樹脂層21填入於,形成於第i導電膜 ^將 導電配線層14之逆傾钭& q ^ 1 、、表面上之 導*…14 R中,由於密封樹脂層2!與 今电配線層1 4之έ 士八,二θ丄_ 之〜。,而具有使支撐效果增 此外,於本製程當中,有必要使層疊板1〇二: 接於模穴一ldcavity)的下方模具上,而較厚 - “
U則具有此功能。並且在從模穴 于弟二W 樹脂層21的收縮完全結束為止之前 出 '後,在密封 ::來維持封“平坦性。亦即,於本製":之 機械性支禮的功能,是由帛1導電膜U來^ 如第s圖所示般,本發明的第7 f虽。 電膜n,並使密封樹脂層21及位於導電配為,去除第1導 第2導電膜12暴露出之製程。 、,泉層14内面之 於本製程當中,以無光罩來全面去除 的方式來進行蝕刻。此蝕刻可 ¥電胺11 為知用乳化銅或是氯化鐵之 31495.1 15 200406900 , 化學鍅刻,來令而 ^ ^ 除第1導電膜11。藉由i、+、^ …電膜η,可使殘留的第2 :由上述全面去除 21當中暴露出。如± 卜 兒朕12從密封樹脂層 那上所述,第2導命 曰 不會被蝕刻第】導兩 ^ 2的材料是由, ,,.. ,电肤11之際所使用的蝕列、、六y 材料所組成,因此於本製程當中,第二^所餘刻之 刻。 弟2導電膜12不會被蝕 本製程的特徵在於,於藉由钱刻來 之際’即使設採用光罩,密封樹脂層21及第2、”膜11 亦具有阻障層之功能,而 ¥電膜12 及第2導電膜12 %, 1 —的形成由在、封樹脂層21 12所組成的内面。因為第i導, 由蝕刻而被全面去除 ' 甩馭11乃藉 導電膜亦二::刻的最終階段當中,第2 刀曰接觸到蝕刻液。如上所, 的材料是由,不合被^ ‘電膜1 2 卜田破蝕刻由Cu所構成的筮 際所使用的氯化鋼D戈是氣化超“弟1導電膜11弋 此,於第之材料所組成。因 、包fe 1 2的下面姓刻會停 導電膜1 2呈古a a a τ止進订’所以第2 膜12具有蝕刻的阻障層之功能。而於 錯由密她旨層21來進行全體的機械性支:…後’乃 陣列:;:(9L圖戶:Γ’本發明的最後製程為形成基板柵格 陣歹m衣(LandGridArray)或是球柵陣列封
Arra>0構造之製程。 、all Gud 於基板柵格陣列封裝構造的情況 莫兩&王面去除第1 U後的前製程開始,除了 k 、 q 7丨口丨包極24的部分之 :以外敷層樹脂23來覆蓋住第2導電膜12,並切㈣ 封祕脂層21及外敷層樹脂23,而 。山 刀雕马各個電路裝置。 314951 16 200406900 於球柵陣列封裝構造的情況下,針對第2導電膜丨2, 將形成外部電極24的部分暴露出,並以藉由溶劑來溶化後 之裱氧樹脂等來進行網版印刷(ScreenPrinting),然後以 外敷層樹脂23來覆蓋住大部分。接下來,藉由銲錫流的網 版印刷及銲錫Θ焊,於此暴露出的部分上形成外部電極 24:。接下來,因為於層疊板1〇上形成多數之矩陣狀的電 路裳置’因此切割密封樹脂層22及外敷層樹脂23, ^ 離為各個電路裝置。 刀 方;本製程當中,阳炎# 口為可精由切割密封樹脂層21及外 放層树脂23,來分離久& ^ σ個黾路裝置,因此可降低於切宝j之 際所產生的切割器的損耗。 刀。】之 【發明之效果】 ;$成導電配線層的举 φ 光阻層的傾斜面而於恭 、 错由利 拇始道千沉\ 、电配線層上形成逆傾斜面,而叮 曰強V包配線層與密封 而可 樹脂層與導電配線層3、曰曰之間的支撐效果,強化密 點。 妾合,而具實現優良封裝狀態的 此外,藉由以導恭 進行過量蝕刻,可以自辦次層做為光罩,來對第2導電膜 的周圍部分内凹之支,2準$方式,來形成於第2導電膜 際,填入此支撐部,轉卩之後在以密封樹脂層來包覆之 層的接著緊密的優點。由此,可使密封樹脂層與導電配線 再者,於全面去除 封樹脂層具有蝕刻的1 ¥電膜之際’帛2導電膜及密 $層之功能,因此可達到以無光罩 3]495] 17 的方式來去除第 v ^ 令电膜之優點。 ,弟2導電膜與密封 可採用基板柵格陣列封式B 、層形成平垣的内面,所以 殘留的第3導電膜本身二:球栅陣列封楚構•,而具有 優點。 本身可構成外部電極的全部或-部分之 ,說明本發明的電 ,說明本發明的電 ,說明本發明的電 ,說明本發明的電 ’說明本發明的電 ,說明本發明的電 ,說明本發明的電 ,說明本發明的電 ,說明本發明的電 【圖式簡單說明】 第1圖係顯示 剖面圖。 弟2圖係顯示 剖面圖。 弟3圖係顯示 剖面圖。 弟4圖係顯示 剖面圖。 弟5圖係顯示 剖面圖。 第6圖係顯示 剖面圖。 弟7圖係顯示 剖面圖。 第8圖係顯示 剖面圖。 弟9圖係顯示 路裝置的製造方法之 路裝置的製造方法之 路裝置的製造方法之 路裝置的製造方法之 路裝置的製造方法之 路裝置的製造方法之 路裝置的製造方法之 路裝置的製造方法之 路裝置的製造方法之 314951 18 200406900 剖面圖。 第1 0圖係顯示,說明以往的半導體裝置的製造方法 之圖式。 第11圖係顯示,說明以往的半導體裝置的製造方法 之圖式。 第12圖(A)至(C)係顯示,說明以往的半導體裝置的製 造方法之圖式。 第1 3圖係顯示,說明以往的可撓式薄板之圖式·。 10 層疊板 11 第1導電膜 12 第2導電膜 13 開口部 13S 傾斜面 14 導電配線層 14R 逆傾斜面 15 第3導電膜 15A 襯墊 16 支撐部 17 半導體元件 18 絕緣性黏著樹脂 19 銲線 21 密封樹脂層 23 外敷層樹脂 24 外部電極 50 可撓式薄板 5 1 銅箔佈線圖案 5 1 A 銲墊 51B 轉接島 51D 電極 52 開口部 53 半導體元件 54 金屬細線 56 球狀銲錫 PR 光阻層 ]9 314951
Claims (1)
- 200406900 拾 、申請專利範圍: 二包路^置之製造方法,係具備:用於準備層疊 膜及包覆該請電膜的-個主要面的第2導電 之基板之製程;及 斜面斤u佈、、泉圖案’亚且以於開口部具有傾斜的 斜面之光阻層,來包覆第2導電膜上之製 於上述光阻層的開口部,選擇性的形成導電配線 运,亚於該導電配線層的周 " 门圍叹置逆傾斜面之製程,·及 处¥迅配線層做為光罩,來 膜之製程;及 木云除上述弟2導電 將半導體元件固定於上述第丨 、, 接卜*、普 守兒膜上’並電性遠 接上述+導體元件的電極及所連 製程;及 上述V笔配線層之 以在、封樹脂層包覆上述 、, 配線層之上述 > 傾嵙; ¥紅兀件,亚以上述導電 效果之製程;及 山封树知層產生支撐 去除上述第1導電膜,並使上述宓 上述導電配線層内面之 ^树月曰層及位於 程。 弟 V电馭暴露出之製 2、 如申請專利範圍f i 上述第2盡+ 之电路叙置之製造方法,其中, k弟2導電膜乃藉 ,、Y 3、 如申請專利r π, 來形成。 巳圍弟1項之電路裝 上述弁阳〈衣造方法,其中, 阻層於顯像之後進行加熱處理,….、 形成傾斜面。 亚表上述開口部 3Η951 20 如申請專利範 採用正型光p且 解析度的不良 如申請專利範 上述導電配線 的電鍍來形成 如申請專利範 上述第2導電 如申請專利範 以姓刻上述第 上述密封樹脂 如申請專利範 使用包含氯化 刻之溶液。 =1項之電路裝置之製造方法,其中, 故為上述光阻層’並利用於顯像時之 f,於上述開口部形成傾斜面。 圍弟1項之雷故爿: a ' 电路ι置之製造方法,其中, 層以上述第1 ¥包胰做為電極,並藉由銅 方;上述開口部。 圍弟1項之雷敗姑m 电路裝置之製造方法,复中, 膜的蝕刻溶液為碘系之溶液。 圍第1項之電路裝置之製造方法,其中, 1導電膜之際所殘留的上述第2導電膜 層,來做為蝕刻停止層。 、汉 圍第6項之電路裝置之製造方法,, 銅或是氯化鐵之溶液,來做為進行2述蝕 、如申請專利範圍第1項之電 附著蠟材於殘留的上述第2 路裝置之製造方法 導電膜來形成外部 ’其中 電極。 H95) 2]
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002281887A JP4052915B2 (ja) | 2002-09-26 | 2002-09-26 | 回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200406900A true TW200406900A (en) | 2004-05-01 |
| TWI224388B TWI224388B (en) | 2004-11-21 |
Family
ID=32276217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092122214A TWI224388B (en) | 2002-09-26 | 2003-08-13 | Electric circuit device and method for making the same |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6949470B2 (zh) |
| JP (1) | JP4052915B2 (zh) |
| KR (1) | KR100639736B1 (zh) |
| CN (1) | CN1254859C (zh) |
| TW (1) | TWI224388B (zh) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004119726A (ja) * | 2002-09-26 | 2004-04-15 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
| JP2004119727A (ja) * | 2002-09-26 | 2004-04-15 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
| JP2004119729A (ja) * | 2002-09-26 | 2004-04-15 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
| JP4086607B2 (ja) | 2002-09-26 | 2008-05-14 | 三洋電機株式会社 | 回路装置の製造方法 |
| JP4115228B2 (ja) * | 2002-09-27 | 2008-07-09 | 三洋電機株式会社 | 回路装置の製造方法 |
| US6992376B2 (en) * | 2003-07-17 | 2006-01-31 | Intel Corporation | Electronic package having a folded package substrate |
| JP3886513B2 (ja) * | 2004-02-02 | 2007-02-28 | 松下電器産業株式会社 | フィルム基板およびその製造方法 |
| FI117814B (fi) * | 2004-06-15 | 2007-02-28 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi |
| US7358119B2 (en) * | 2005-01-12 | 2008-04-15 | Asat Ltd. | Thin array plastic package without die attach pad and process for fabricating the same |
| FI122128B (fi) * | 2005-06-16 | 2011-08-31 | Imbera Electronics Oy | Menetelmä piirilevyrakenteen valmistamiseksi |
| FI119714B (fi) * | 2005-06-16 | 2009-02-13 | Imbera Electronics Oy | Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi |
| US7556984B2 (en) * | 2005-06-17 | 2009-07-07 | Boardtek Electronics Corp. | Package structure of chip and the package method thereof |
| US20070216033A1 (en) * | 2006-03-20 | 2007-09-20 | Corisis David J | Carrierless chip package for integrated circuit devices, and methods of making same |
| US8051557B2 (en) * | 2006-03-31 | 2011-11-08 | Princo Corp. | Substrate with multi-layer interconnection structure and method of manufacturing the same |
| JP5629969B2 (ja) * | 2008-09-29 | 2014-11-26 | 凸版印刷株式会社 | リードフレーム型基板の製造方法と半導体装置の製造方法 |
| US7830024B2 (en) * | 2008-10-02 | 2010-11-09 | Advanced Semiconductor Engineering, Inc. | Package and fabricating method thereof |
| JP4811520B2 (ja) * | 2009-02-20 | 2011-11-09 | 住友金属鉱山株式会社 | 半導体装置用基板の製造方法、半導体装置の製造方法、半導体装置用基板及び半導体装置 |
| JP5672652B2 (ja) * | 2009-03-17 | 2015-02-18 | 凸版印刷株式会社 | 半導体素子用基板の製造方法および半導体装置 |
| US9177832B2 (en) * | 2011-09-16 | 2015-11-03 | Stats Chippac, Ltd. | Semiconductor device and method of forming a reconfigured stackable wafer level package with vertical interconnect |
| JP5979495B2 (ja) * | 2013-03-19 | 2016-08-24 | Shマテリアル株式会社 | 半導体素子搭載用基板の製造方法 |
| CN104157583B (zh) * | 2014-08-28 | 2017-01-25 | 山东华芯半导体有限公司 | 一种芯片封装方法及模具 |
| CN104283524B (zh) * | 2014-10-22 | 2017-07-14 | 应达利电子股份有限公司 | 一种压电石英晶体谐振器及其制作方法 |
| JP6524533B2 (ja) * | 2016-02-25 | 2019-06-05 | 大口マテリアル株式会社 | 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法 |
| JP6615654B2 (ja) * | 2016-03-14 | 2019-12-04 | 大口マテリアル株式会社 | 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法 |
| TWI668821B (zh) * | 2016-10-25 | 2019-08-11 | Tdk Corporation | 電子零件模組及其製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5258649A (en) * | 1989-05-20 | 1993-11-02 | Hitachi, Ltd. | Semiconductor device and electronic apparatus using semiconductor device |
| US5135606A (en) * | 1989-12-08 | 1992-08-04 | Canon Kabushiki Kaisha | Process for preparing electrical connecting member |
| EP2287897A3 (en) * | 1996-05-27 | 2011-11-02 | Dai Nippon Printing Co., Ltd. | Circuit member for semiconductor device, semiconductor device using the same, and process for producing said circuit member and said semiconductor device |
| JP2004119727A (ja) | 2002-09-26 | 2004-04-15 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
| JP2004119726A (ja) | 2002-09-26 | 2004-04-15 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
| JP4086607B2 (ja) | 2002-09-26 | 2008-05-14 | 三洋電機株式会社 | 回路装置の製造方法 |
| JP2004119729A (ja) | 2002-09-26 | 2004-04-15 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
| JP4115228B2 (ja) | 2002-09-27 | 2008-07-09 | 三洋電機株式会社 | 回路装置の製造方法 |
-
2002
- 2002-09-26 JP JP2002281887A patent/JP4052915B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-13 TW TW092122214A patent/TWI224388B/zh not_active IP Right Cessation
- 2003-09-17 US US10/664,333 patent/US6949470B2/en not_active Expired - Lifetime
- 2003-09-18 KR KR1020030064688A patent/KR100639736B1/ko not_active Expired - Fee Related
- 2003-09-26 CN CNB031603327A patent/CN1254859C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004119728A (ja) | 2004-04-15 |
| TWI224388B (en) | 2004-11-21 |
| JP4052915B2 (ja) | 2008-02-27 |
| CN1254859C (zh) | 2006-05-03 |
| US6949470B2 (en) | 2005-09-27 |
| CN1497690A (zh) | 2004-05-19 |
| KR20040030300A (ko) | 2004-04-09 |
| US20040097086A1 (en) | 2004-05-20 |
| KR100639736B1 (ko) | 2006-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200406900A (en) | Electric circuit device and method for making the same | |
| TWI226092B (en) | Method for making a circuit device | |
| TWI258175B (en) | Wiring board, method of manufacturing the same, and semiconductor device | |
| TWI359630B (en) | Wiring board manufacturing method | |
| JP4146864B2 (ja) | 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法 | |
| TW200847370A (en) | Semiconductor device and method of manufacturing the same | |
| TWI365020B (en) | Method of fabricating package substrate having semiconductor component embedded therein | |
| CN101677066B (zh) | 增层线路板的制作方法 | |
| TWI270329B (en) | Method for fabricating conducting bump structures of circuit board | |
| TWI248183B (en) | Method of manufacturing circuit device | |
| TW200807588A (en) | Semiconductor device, built-up type semiconductor device using the same, base substrate, and manufacturing method of semiconductor device | |
| WO2022156321A1 (zh) | 一种用于制作高密度互连线路板的方法 | |
| TWI264253B (en) | Method for fabricating conductive connection structure of circuit board | |
| TW200837910A (en) | Semiconductor package substrate structure and fabrication method thereof | |
| TWI234259B (en) | Method for making an electric circuit device | |
| TW202410220A (zh) | 一種嵌埋倒裝晶片封裝基板及其製作方法 | |
| TW540148B (en) | Method for making circuit device | |
| TW201208510A (en) | Circuit board with anchored underfill | |
| TW548813B (en) | Method for producing circuit device | |
| TWI228813B (en) | Method for manufacturing circuit device | |
| TWI360214B (en) | Package substrate and method for fabricating the s | |
| JP7679686B2 (ja) | 多層配線基板 | |
| TW200950038A (en) | Method of fabricating package substrate | |
| TW201030904A (en) | Package substrate with a cavity, semiconductor package and fabrication method thereof | |
| CN115513066A (zh) | 一种用于嵌埋器件的基板口框制作方法及带口框的基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |