[go: up one dir, main page]

SU966686A2 - Information output device - Google Patents

Information output device Download PDF

Info

Publication number
SU966686A2
SU966686A2 SU792822647A SU2822647A SU966686A2 SU 966686 A2 SU966686 A2 SU 966686A2 SU 792822647 A SU792822647 A SU 792822647A SU 2822647 A SU2822647 A SU 2822647A SU 966686 A2 SU966686 A2 SU 966686A2
Authority
SU
USSR - Soviet Union
Prior art keywords
output
group
read
unit
output device
Prior art date
Application number
SU792822647A
Other languages
Russian (ru)
Inventor
Евгений Николаевич Борисов
Владимир Гаврилович Дорохов
Виктор Павлович Жилин
Александр Иванович Иванов
Original Assignee
Войсковая Часть 44388-Р/П
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая Часть 44388-Р/П filed Critical Войсковая Часть 44388-Р/П
Priority to SU792822647A priority Critical patent/SU966686A2/en
Application granted granted Critical
Publication of SU966686A2 publication Critical patent/SU966686A2/en

Links

Landscapes

  • Multi Processors (AREA)

Description

Изобретение относитс  к вичислительной технике и предназначено дл  вывода информации из электронных вычисшительных машин. По основному авт. св.. № 746489 известно устройство, содержатеа блок согласовани , блоки сопр жени , формирователи импульсов записи и считывани , регистр, блок сравнени , блок управлени , блок коммутации и обеспе чивающее вывод по каналу пр мого управлени  ЭВМ .информации на внешние устройства или каналы св зи 1. Однако известное устройство характеризуетс  недостаточным быстродействием . Цель изобретени  - увеличение быстродействи  устройства. Поставленна  цель достигаетс  тем, что в устройство дополнительно введены элемент задержки и группа реги ров, выходы которых-соединены с входам блоков сопр жени , выход формировател  импульсов записи через элемент задержки соединен с BTOPIJM входом блока коммутации, выходы которого соединены с первыми входами регистров группы, вторые входы которых соединены с выходами формировател  импульсов считывани , дополнительный выход блока согласовани  соединен с третьими входами регистров группы.: На чертеже представлена блок-схема устройства. Устройство содержит блок 1 согласовани , формирователь 2 импульсов считывани , элемент 3 задержки, формирователь импульсов записи 4, блок сравнени  5, блок 6 коммутации, блок 7 управлени , блоки 8 сопр жени , и группу регистров 9. Устройство работает следующим образом . При исполнении процессором операции вывода управл юща  команда в виде информационного байта считываетс  из ОЗУ ЭВМ, поступает в блок пр мого управлени  и далее через блок согласовани  1 в виде потенциалов посто нного тока поступает на входы группы регистров 9. Управл ющий сигнал разрешени  записи , задержанный по отношению ко времени выдачи байта информации из блока пр мого управлени  поступает на вход,блока 1 согласовани . С выхода блока сигнал поступает в формирователь 4 импульсов записи, который осуществл ет формирование импульса записи. Импульс записи задерживаетс The invention relates to computer technology and is intended to output information from electronic computers. According to the main author. No. 746489 a device is known, which contains a matching unit, interface blocks, write and read pulse shapers, a register, a comparison unit, a control unit, a switching unit, and a computer supplying information on external devices or channels zi 1. However, the known device is characterized by insufficient speed. The purpose of the invention is to increase the speed of the device. The goal is achieved by adding a delay element and a group of registers to the device, the outputs of which are connected to the inputs of the interface blocks, the output of the write pulse generator is connected to the BTOPIJM input of the switching unit via the delay element, the second inputs of which are connected to the outputs of the read pulse driver, the auxiliary output of the matching unit is connected to the third inputs of the group registers .: The drawing shows the block diagram of the device. The device comprises a matching unit 1, a read pulse shaper 2, a delay element 3, a write pulse shaper 4, a compare block 5, a switching block 6, a control block 7, an interface 8 blocks, and a group of registers 9. The device operates as follows. When the processor executes the output operation, the control command in the form of the information byte is read from the computer RAM, enters the direct control unit and then through the matching unit 1 in the form of direct current potentials enters the inputs of the register group 9. relation to the time of issuing a byte of information from the direct control block is fed to the input of block 1 of agreement. From the output of the block, the signal enters the shaper of 4 write pulses, which performs the formation of a write pulse. Write pulse delayed

элементом 3 задержки и поступает на вход блока коммутации 6.element 3 delay and enters the input of the switching unit 6.

При исполнении операции вывода блок пр мого управлени  формирует кодовый синхросигнал (код синхронизации всегда присутствует в коде команды ), совпадающий по времени с сигналом управлени . Синхросигнал через блок 1 согласовани  поступает в блок 5 сравнени , который определ ет в какой из каналов необходимо выдавать информационный байт и выдает соответствующий сигнал в блок управлени  7.When executing an output operation, the forward control unit generates a code sync signal (the synchronization code is always present in the command code), which coincides in time with the control signal. The clock signal through the matching unit 1 enters the comparison unit 5, which determines which channel to send the information byte and outputs the corresponding signal to the control unit 7.

При поступлении с выхода блока сравнени  5 соответствующего сигнала блок управлени  7 формирует управл ющие сигналы и выдает их в блок коммутации б, который обеспечивает выдачу импульса в записи на вход того или иного регистра 9 группы. Код ко манды записываетс  в соответствующий регистр 9 группы. Блок управлени  7 имеет в своем составе генератор тактовых последовательностей импульсов. По окончании записи команды в один из регистров группы 9 блок управлеНИН 7 выдает в формирователь импульсов считывани  2 ту или иную последовательность тактовых импульсов. Формирователь импульсов считывани  2 формирует и выдает в соответствующий регистр группы 9 необходимое число импульсов считывани  (сдвига), которые , считывают записанную в нем управл ю чую команду. Управл юща  команда через соответствуюрдий блок сопр жени  8 в последовательном коде поступает на выход устройства.When the corresponding signal arrives from the output of the comparator unit 5, the control unit 7 generates control signals and outputs them to the switching unit b, which provides a pulse in the recording to the input of a particular register 9 of the group. The command code is recorded in the corresponding register 9 of the group. The control unit 7 is composed of a pulse clock generator. When the writing of a command into one of the registers of group 9 is completed, the control unit 7 sends to the shaper of read pulses 2 a particular sequence of clock pulses. The read pulse 2 pulse shaper generates and sends to the corresponding register of group 9 the required number of read pulses (shears), which, read the control command written in it. The control command through the corresponding conjugation block 8 in the sequential code arrives at the output of the device.

После завершени  записи очередного информационного байта команды в соответствуюьдий регистр груп.пы 9 процессором осуществл етс  операци  вывода управл ющей команды на другое внешнее устройство или канал св зи. Запись управл ющей команды в регистр группы 9 осуществл етс  аналогично. Далее, блок управлени  7, не дожида сь завершени  считывани  предыдущего информационного байта из соответствующего регистра 9 группы, выдает в формирователь 2 импульсов считывани  еще одну тактовую последовательность импульсов. Формирователь 2, продолжа  считывать предьщущую команду, формирует по соответствующему выходу новую последовательность импульсов считывани  и обеспечивает вывод информации на второе внешнее устройство или во второй канал св зи одновременно с выводом по первому каналу.After completing the recording of the next information byte of the command in the corresponding register of group 9, the processor performs the output of the control command to another external device or communication channel. The control command is written to the register of group 9 in a similar way. Further, the control unit 7, not waiting for the readout of the previous information byte from the corresponding register 9 of the group, sends to the shaper 2 read pulses one more clock sequence of pulses. The shaper 2, continuing to read the previous command, generates a new sequence of read pulses at the corresponding output and provides information output to the second external device or to the second communication channel simultaneously with the output through the first channel.

Таким образом, предлагаемое устройство по сравнению с известным сокрахчает врем  вывода информации из ЭВМ на внешние устройства или в каналы св зи. При этом положительный эффект - сокращение .времени вывода тем больше, чем больше количество подключенных внешних устройств или , каналов св зи и чем меньше, их пропускна  способность.Thus, the proposed device, as compared with the known, limits the time for outputting information from a computer to external devices or to communication channels. At the same time, the positive effect is the reduction of the output time, the more, the greater the number of connected external devices or communication channels and the smaller their capacity.

Claims (1)

1. Авторское свидетельство СССР № 746489, кл. G 06 F 3/04, 1978 (прототип).1. USSR author's certificate No. 746489, cl. G 06 F 3/04, 1978 (prototype). От Лгома fy /tftoeo j paf/rfftiveFrom Fy / tftoeo j paf / rfftive К MOffaaan t/jfi/ Sffearffff ycmpff cmffa/fTo MOffaaan t / jfi / Sffearffff ycmpff cmffa / f
SU792822647A 1979-09-28 1979-09-28 Information output device SU966686A2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792822647A SU966686A2 (en) 1979-09-28 1979-09-28 Information output device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792822647A SU966686A2 (en) 1979-09-28 1979-09-28 Information output device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU746489 Addition

Publications (1)

Publication Number Publication Date
SU966686A2 true SU966686A2 (en) 1982-10-15

Family

ID=20851873

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792822647A SU966686A2 (en) 1979-09-28 1979-09-28 Information output device

Country Status (1)

Country Link
SU (1) SU966686A2 (en)

Similar Documents

Publication Publication Date Title
SU966686A2 (en) Information output device
JPS5557951A (en) Read control system of control memory unit
JPS57130150A (en) Register control system
JPS5538604A (en) Memory device
SU1550524A1 (en) Device for interfacing processor and external unit
SU746733A1 (en) Semipermanent storage
SU822175A2 (en) Series-to-parallel code converter
SU603136A1 (en) Device for synchronization of asynchronous pulses at information recording and reading-out
SU943697A2 (en) Device for data input
SU1148039A1 (en) Device for converting signals for tactile information perception
SU1695508A1 (en) Binary code-to-frequency converter
SU911509A1 (en) Device for determining extremum numbers
SU712943A1 (en) Device for control of register cell
SU583424A1 (en) Interface
SU860045A1 (en) Interfacing device
SU828391A1 (en) Device for controllable delay of pulses
SU877594A1 (en) Commutator
SU580633A1 (en) Pulse shaper
SU622172A1 (en) Dynamic storage
SU598066A1 (en) Decoder
SU1451698A1 (en) Device for shaping remainder from number by arbitrary modulo
SU560228A1 (en) Device for transferring information from main memory to input / output channels
SU1575297A1 (en) Device for checking pulse sequence
SU561954A1 (en) Device to enter information from sensors
SU1129598A1 (en) Information output device