[go: up one dir, main page]

SU1735852A1 - Устройство дл предсказани сигналов четности при сдвигах двоичных кодов - Google Patents

Устройство дл предсказани сигналов четности при сдвигах двоичных кодов Download PDF

Info

Publication number
SU1735852A1
SU1735852A1 SU894772774A SU4772774A SU1735852A1 SU 1735852 A1 SU1735852 A1 SU 1735852A1 SU 894772774 A SU894772774 A SU 894772774A SU 4772774 A SU4772774 A SU 4772774A SU 1735852 A1 SU1735852 A1 SU 1735852A1
Authority
SU
USSR - Soviet Union
Prior art keywords
parity
group
input
nodes
convolution
Prior art date
Application number
SU894772774A
Other languages
English (en)
Inventor
Анатолий Алексеевич Самусев
Александр Антонович Шостак
Леонард Орестович Шпаков
Original Assignee
Научно-исследовательский институт электронных вычислительных машин
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-исследовательский институт электронных вычислительных машин filed Critical Научно-исследовательский институт электронных вычислительных машин
Priority to SU894772774A priority Critical patent/SU1735852A1/ru
Application granted granted Critical
Publication of SU1735852A1 publication Critical patent/SU1735852A1/ru

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в системах сдвига информации с контролем по четности. Цель изобретени  - повышение быстродействи  устройства. Устройство содержит группу 1 блоков элементов И, группу 2 узлов формировани  сигнале в четности и группу 3 узлов свертки по модулю два, Информационное слово поступает на информационный вход Ь устройства, С помощью сигналов на входе 7 задани  блока маски устройства в блоках элементов И группы 1 происходит выделение разр дов, выдвигаемых за пределы байте. Узлы формировани  сигналов четности группы 2 формируют сигналы четности выдвигаемых разр дов на выходе 15 и остающихс  разр дов на выходе 1. Узлы свертки по модулю два группы 3 Формируют на выходе 6 устройства новые контрольные разр ды, k ил. а Ј

Description

СО СП
оо ел
Фиг.1
Изобретение относитс  к вычисли- тельной технике и может быть использовано в системах сдвига информации с контролем по четности.
Целью изобретени   вл етс  ловы- шение быстродействи  устройства.
На фиг.1 приведена функциональна  схема устройства дл  случа  п 4 (п - число блоков элементов И), на фиг.2 - функциональна  схема узла формировани  сигналов четности группы} на фиг.З - функциональна  схема формировател  свертки по модулю два узла формировани  сигналов четности группы; на фиг, - функциональна  схема узла свертки по модулю два группы.
Устройство содержит группу 1 блоков элементов И, группу 2 узлов формировани  сигналов четности, группу узлов свертки по модулю два, информационный вход 4 и вход 5 контрольных разр дов устройства, выход б контрольных разр дов устройства, вход 7 задани  кода маски и вход 8 задани  направлени  сдвига устройства, входы 9 и 10 признака четности устройства , выходы 11 и 12 признака четности устройства, вход 13 информационных разр дов узла формировани  сигналов четности группы 2, выход 14 четности остающихс  разр дов и выход 15 признака четности узла формировани  сигналов четности группы 2 (фиг. 1),
Узел формировани  сигналов четности группы 2 содержит формирователи 16 - 21.свертки по модулю два. Формирователь 16 свертки по модулю два содержит Элементы И-НЕ 22-25 и элемент И 26 с пр мым и инверсным выходами . Узел свертки по модулю два группы 3 содержит элементы И-НЕ
27-31.
Устройство предназначено дл  сдвига на величину не больше, чем К - 1, где К - число информационных разр дов , подключаемых к блоку элементов И группы 1.
Устройство работает следующим образом.
На- входы 4 и 5 устройства поступают соответственно информационное слово, состо щее из четырех байтов, и контрольные разр ды информационных байтов.
Пор управлением информации о величине сдвига, поступающей на вход
1735852 5
0
задани  кода маски устройства, блоки элементов И груг1пы J выдел ют в каждом байте информационные разр ды, ко «
торые выдвигаютс  за пределы байта. Блоки элементов И группы 1 могут быть построены, например, в виде восьми элементов И, на первые входы которых поступают информационные раз0 РЯДЫ, а на вторые - разр ды кода с входа 7 задани  кода маски устройства . I
Выделенные информационные разр ды поступают на входы 13 информационных разр дов соответствующих узлов формировани  сигналов четности группы 2, которые свертывают эти разр ды по модулю два и формируют на выходе 15 признака четности узла сигнал четности выдвигаемых разр дов. На выходах Ik узлов группы 2 формируютс  сигналы четности остающихс  разр дов , которые образовываютс  путем
5 сложени  по модулю два выдвигаемых информационных разр дов и контрольного разр да байта.
На входы каждого i-ro узла свертки по модулю два группы 3 поступают сигнал с выхода И 1-го узла группы 2 и сигналы с выходов 15 (i-l)-ro и (i+1)-ro узлов группы 2 (). В зависимости от сигнала на входе 8 задани  направлени  сдвига устройства узлы группы 3 формируют пред5 сказанные сигналы четности байтов путем сложени  по модулю два сигнала с выхода 14 соответствующего узла группы 2 с сигналом с выхода 15 одного из соседних узлов группы 2.
0 Результирующие сигналы поступают на выход 6 устройства.
С помощью входов 9 и 10 и выходов 11 и 12 устройства имеетс  возможность объединени  нескольких
S устройств дл  увеличени  разр дности контролируемого слова, f
Незадействованные входы 9 и 10
устройства подключаютс  к шине нулевого потенциала устройства.
6

Claims (1)

  1. Формула из-обрете и 
    Устройство дл  предсказани  сигналов четности при сдвигах двоичных кодов, содержащее группу блоков элементов И, причем первые входы блоков элементов И группы подключены к соответствующим разр дам информацией51
    ного входа устройства, вторые входы блоков элементов И группы подключены к входу задани  кода маски устройства , отличающеес  тем, что, с целью повышени  быстродействи  устройства, в него введены группа узлов формировани  сигналов четности и группа узлов свертки по модулю два, причем выход 1-го блока элементов И группы соединен с входом информационных разр дов 1-го узла формировани  сигналов четности группы (lЈiЈn), где п - число блоков элементов И группы, вход контрольного разр да 1-го узла формировани  сигналов четности группы подключен к i-му разр ду входа контрольных разр дов устройства, выход четности остающихс  разр дов 1-го узла формировани  сигналов четности подключен к первому информационному входу 1-го узла свертки по модулю два группы, выход признака четности каждого j-ro узла формировани  сигналов четности группы соединен с вторым информаци358526
    онным входом (j-HJ-ro узла свертки , по модулю два группы (lfejgn-1), выход признака четности каждого Кто узла формировани  сигналов четности группы соединен с третьим информационным входом (К-1)-го узла свертки по модулю два группы (), выходы признака четности первого и
    JQ последнего узлов формировани  сигналов четности группы подключены соответственно к первому и второму выходам признака четности устройства, второй информационный вход первого
    U и третий информационный вход последнего узлов свертки по модулю два группы подключены соответственно к первому и второму входам признака четности устройства соответственно, вхо
    20 ды задани  режима работы узлов свертки по модулю два группы подключены к .- входу задани  направлени  сдвига уст- . ройства, выходы узлов свертки по MO-L дулю два группы образуют выход конт25 РОЛЬНЫХ разр дов устройства.
    Фаг. 2
    ФигЗ
SU894772774A 1989-12-25 1989-12-25 Устройство дл предсказани сигналов четности при сдвигах двоичных кодов SU1735852A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894772774A SU1735852A1 (ru) 1989-12-25 1989-12-25 Устройство дл предсказани сигналов четности при сдвигах двоичных кодов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894772774A SU1735852A1 (ru) 1989-12-25 1989-12-25 Устройство дл предсказани сигналов четности при сдвигах двоичных кодов

Publications (1)

Publication Number Publication Date
SU1735852A1 true SU1735852A1 (ru) 1992-05-23

Family

ID=21486508

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894772774A SU1735852A1 (ru) 1989-12-25 1989-12-25 Устройство дл предсказани сигналов четности при сдвигах двоичных кодов

Country Status (1)

Country Link
SU (1) SU1735852A1 (ru)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2158970C2 (ru) * 1994-03-01 2000-11-10 Сони Корпорейшн Способ кодирования цифрового сигнала и устройство для его осуществления, носитель записи цифрового сигнала, способ декодирования цифрового сигнала и устройство для его осуществления
RU2193276C2 (ru) * 1997-07-30 2002-11-20 Самсунг Электроникс Ко., Лтд. Способ адаптивного канального кодирования и устройство для его осуществления

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № , кл. G Об F 11/00, 1985. Авторское свидетельство СССР № 1580368, кл. G Об F 11/10, 1988, ( УСТРОЙСТВО ДЛЯ ПРЕДСКА АНИЯ СИГНАЛОВ ЧЕТНОСТИ ПРИ СДВИГАХ ДВОИЧНЫХ КОДОВ *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2158970C2 (ru) * 1994-03-01 2000-11-10 Сони Корпорейшн Способ кодирования цифрового сигнала и устройство для его осуществления, носитель записи цифрового сигнала, способ декодирования цифрового сигнала и устройство для его осуществления
RU2193276C2 (ru) * 1997-07-30 2002-11-20 Самсунг Электроникс Ко., Лтд. Способ адаптивного канального кодирования и устройство для его осуществления

Similar Documents

Publication Publication Date Title
KR870007460A (ko) 캐리선견가산기와 캐리전송방법
IT1031724B (it) Generatore di parita longitudinale per memorie di unita di governo centrale
SU1735852A1 (ru) Устройство дл предсказани сигналов четности при сдвигах двоичных кодов
DE69502243D1 (de) Vorwärts-Rückwärts-Zähleinrichtung
KR100246999B1 (ko) Ds-1e급 신호의 다중화를 위한 프레임 발생장치
SU1736018A1 (ru) Отказоустойчива вычислительна система
CN105353649B (zh) 基于mmc的直流输电仿真系统及仿真方法
SU708387A1 (ru) Устройство дл адресного управлени коммутацией сообщений
SU1633391A1 (ru) Устройство дл сдвига операндов
SU403073A1 (ru) Двухтактный двоичный счетчик
SU1527641A1 (ru) Устройство дл формировани маршрута сообщени
SU1488967A1 (ru) Преобразователь кода
SU1487043A1 (ru) Устройство для формирования предсказанного сигнала четности при ‘ сдвигах двоичных кодов
SU1083385A1 (ru) Устройство дл кодировани циклических кодов
SU1298748A1 (ru) Многоканальное устройство приоритета
SU1695513A1 (ru) Устройство дл контрол Р-кода Фибоначчи
SU1675876A1 (ru) Логический модуль
SU1251054A1 (ru) Генератор функций Уолша
SU510782A1 (ru) Устройство кодировани циклических кодов
SU792253A2 (ru) Устройство дл последовательного опроса источников информации
SU983699A1 (ru) Устройство св зи дл вычислительной системы
SU780203A1 (ru) Счетное устройство
SU365849A1 (ru) УСТРОЙСТВО дл ОПРОСА АБОНЕНТОВ
JPH04138800A (ja) クロスコネクト装置
SU1278850A1 (ru) Устройство дл контрол генератора М-последовательностей