[go: up one dir, main page]

SU1689950A1 - Многоканальное устройство диспетчеризации - Google Patents

Многоканальное устройство диспетчеризации Download PDF

Info

Publication number
SU1689950A1
SU1689950A1 SU894753861A SU4753861A SU1689950A1 SU 1689950 A1 SU1689950 A1 SU 1689950A1 SU 894753861 A SU894753861 A SU 894753861A SU 4753861 A SU4753861 A SU 4753861A SU 1689950 A1 SU1689950 A1 SU 1689950A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
input
output
channel
trigger
Prior art date
Application number
SU894753861A
Other languages
English (en)
Inventor
Сергей Михайлович Баженов
Виктор Алексеевич Титов
Original Assignee
Военная академия им.Ф.Э.Дзержинского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военная академия им.Ф.Э.Дзержинского filed Critical Военная академия им.Ф.Э.Дзержинского
Priority to SU894753861A priority Critical patent/SU1689950A1/ru
Application granted granted Critical
Publication of SU1689950A1 publication Critical patent/SU1689950A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  управлени  обработкой за вок в вычислительных системах реального времени и систем массового обслуживани , построенных на базе одной ЭВМ. Цель изобретени  - повышение быстродействи , Устройство содержит блок выбора максимального кода, блок управлени , регистр, узел приоритета, а в каждом канале-счетчик, три триггера , два элемента К. В устройстве выбор наиболее приоритетной за вки абонента осуществл етс  с учетом скорости изменени  приоритета в потоках за вок. 3 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  управлени  обработки за вок в вычислительных системах реального времени, построенных на базе многопрограммной ЭВМ.
Цель изобретени  - повышение быстродействи  устройства.
На фиг.1 представлена структурна  схема устройства} на фиг.2 - структурна  схема блока выбора максимального кода; на фиг.З - структурна  схема счетчика, по сн юща  принцип его работы.
Устройство (фиг.1) содержит триггеры 1, 2, элементы И 3 и 4, счетчики 5, триггеры 6, блок 7 выбора мак- ,симального кода, сигнальные входы 8 устройства, узел 9 приоритета, ре- гистр 10, блок 11 управлени , в сос- тав которого вход т элемент И 12,
элемент НЕ 13, формирователь 14 им- ,пульса, элемент ШШ 15, элемент И 16, генератор 17 импульсов, запросные входы 18, выходы 19, вход 20 запуска, сигнальный выход 21.
Блок 7 (фиг.2) содержит узлы 22 поразр дного переноса, которые включают в себ  узлы 28 анализа разр дов, которые состо т из элементов И 24 п элементов ИЛИ 25, элементы ИЛИ-НЕ 2i i, входы 27, выходы 28. Блок 7 выполнен по авт.св. № 950083. Структурна  схема счетчика (фиг.З) содер- жит счетные триггеры со счетными входами 29, элементы ИЛИ 30 и 31, элемент И 32, счетные входы 33, 34, вход 35 сброса, информационные выходы 36, выход 37 переполнени .
В исходном состо нии триггеры 1, 2, 6, а также регистр 10 наход тс  в нулевом положении (входы принуди (Л
С
о
ОЭ
ч
4W о
тельной установки на чертеже не показаны ) . Абонент, вступающий в работу, по входу 17 устанавливает -в единичное состо ние соответствующий триггер 2 и, в зависимости от приоритета абонента , может установить триггер 1 по входу 8 (в случае единичного состо ни  триггера 1 на каждом такте работы устройства к содержимому счетчика 5 прибавл етс  число два. Единица прибавл етс  к второму разр ду счетчика 5 - в противном случае она прибавл етс  к младшему разр ду).
Если за вок на обработку нет, на входе 20 устанавливаетс  нулевой потенциал , который поступает на вход формировател  14 и элемента НЕ 13. С элемента НЕ 13 единичный потенциал поступает на элемент И 12, который первоначально закрыт нулевым потенциалом с элемента ИЛИ 15.
С поступлением за вки от абонента устанавливаетс  в единичное состо ние соответствующий триггер 2, с выхода которого через элемент ИЛИ 15 открываетс  элемент И 12, и тактовые импульсы с генератора 11 поступают на соответствующий счетчик 5. Одновременно единичный сигнал поступает на вход элемента И 16 и на выход 21, сигнализиру  о наличии за вки на обработку. По этому сигналу формируетс  единичный импульс, длительность которого определ етс  временем выбор очередной за вки на обработку. По данному сигналу через элемент НЕ 13 закрываетс  элемент И 12, и счетчик 5 прекращает счет, формирователь 14 импульса вырабатывает единичный импульс (с задержкой на врем  переходных процессов в цепи: счетчик 5, триггер 6, блок 7, узел 9), по которому через элемент И 16 открываетс  узел 9, после чего позиционный номер абонента записываетс  в регистр 10. С выхода узла 9 устанавливаетс  в нулевое состо ние соответствующие ему триггеры 1, 2, 6 и счетчик 5.
По окончании обработки за вки абонента, при наличии за вок от данного или другого абонента. ЭВМ выдае очередной единичный импульс, и на обработку выбираетс  за вка, имеюща  наивысший приоритет.
Работу устройства дл  общего случа  рассмотрим на примере обработки двух потоков за вок. Пусть триггеры 2 ц и 2 установлены в единичное сос
5
0
5
0
5
0
5
0
5
то ние и пусть триггер 1 ,. установлен в единичное состо ние, а триггер 1 - в нулевое. Триггеры 2 остальных абонентов установлены в нулевое состо ние .
По входу 20 от ЭВМ поступает нулевой потенциал (пусть она зан та обработкой за вки k-ro абонента). Элемент И 12 открыт, и счетчики 5 и Ьл ведут счет.
Элемент И 16 закрыт нулевым потенциалом с выхода формировател  14. На управл ющий вход регистра 10 поступает нулевой потенциал, запреща  прием кода на него.
На третьи входы элементов К 3, 3(2. 4-f 4 поступает единичный потенциал с триггеров 24 и 2. На первый вход элемента 3f поступает единичный потенциал с пр мого выхода триггера 1, а с инверсного выхода нулевой потенциал поступает на первый вход элемента И 4, поэтому элемент И 4/( закрыт, а элемент К 3 открыт. Аналогично закрыт элемент И 3, а элемент И 4,2. открыт. Тактовые импульсы с генератора 17 через открытый элемент И 12 поступают на вторые входы всех элементов И 3 и 4. Эти импульсы через открытые элементы И 3/ и 4 поступают соответственно на второй вход счетчика 5х и первый вход счетчика 5g (см. фиг.З). Содержимое счетчика 5/ „измен етс  на две единицы по каждому такту, а счетчика 5% .- на единицу с приходом каждого тактового импульса. Коды с данных счетчиков поступают на первую и вторую группы входов блока 7.
Пусть на данный момент времени максимальный код поступает на первые входы блока 7, тогда единичный уровень сформируетс  на его первом выходе . Этот сигнал поступает на вход узла 9. Таким образом, в случае когда на выходах блока 7 сформируетс  несколько сигналов единичного уровн , единичный потенциал оказываетс  на одном выходе только узла 9. Но окончании обработки очередной за вки процессор устанавливает единичный потенциал на входе 20 устройства. По этому сигналу закрываетс  элемент И 12, и счетчики 5 прекращают счет.
Но окончании переходных процессов единичный потенциал поступает с формировател  14 на элемент К 16.
Единичный потенциал с узла 9 поступает на третий вход сброса счетчика 5, устанавлива  его в нулевое состо ние, и на вход сброса в нуль триггера 6„ Кроме того, этот сигнал устанавливает в единичное состо ние соответствующий разр д регистра 10. На выходе 19 формируетс  единичный потенциал, свидетельствующий о том, что процессор должен выбрать на обработку очередную за вку.
Если в процессе работы устройства содержимое какого-либо счетчика 5 переполн етс , сигнал переполнени  (выход 37 на фиг.З) устанавливает соответствующий триггер 6 в единичное состо ние. Единичный потенциал с этого триггера b поступает на первый (в старший разр д) вход группы блока 7. Счетчик 5 продолжает счет тактовых импульсов. Его содержимое определ ет врем  ожидани  после переполнени  счетчика. По сигналу готовности от процессора в этом случае на обработку выбираетс  за вка из данного потока.
Если в процессе работы устройства содержимое нескольких счетчиков переполн етс , на обработку выбираетс  за вка из потока с большим временем ожидани , а при их равенстве - с мейьшим позиционным номером. По мере выбора на обслуживание за вок из данных потоков с соответствующего выхода узла 9 устанавливаютс  в нуль соответствующие счетчик 5 и триггеры 1, 2, 6. Если ЭВМ свободна и нет за вок на обработку, с триггеров 2 на элемент ИЛИ 15 подаютс  нулевые потенциалы , а с его выхода нулевой потенциал поступает на элементы И 12 и 16. По входу 20 от ЭВМ также поступает сигнал нулевого уровн . В этом случае элементы 12 и 16 закрыты.

Claims (1)

  1. Формула изобретени 
    Многоканальное устройство диспетчеризации , содержащее блок управлени , регистр, а в каждом канале - два триггера, счетчик и два элемента И, блок управлени  содержит первый элемент И, элемент КЕ и генератор импульсов, причем в блоке управлени  выход генератора импульсов соединен с первым входом первого элемента И$ второй вход которого через элемент НЕ соединен с входом запуска устройства,
    15
    20
    6899506
    единичный вход первого триггера каждого канала  вл етс  запросным входом устройства, выходы регистра  вл с ютс  группой информационных входов устройства, отличающеес  тем, что, с целью повышени  быстродействи , оно содержит блок выбора максимального кода, узла приоритета,
    Ю в каждом канале - третий триггер, в блоке управлени  - второй элемент И, элемент ИЛИ и формирователь импульсов, причем в каждом канале счетчик содержит счетные триггеры по числу разр дов , два элемента ИЛИ и элемент К, первый счетный вход каждого счетчика соединен со счетным входом триггера первого разр да счетчика, выход триггера первого разр да счетчика соединен с первыми входами первого и второго элементов ИЛИ счетчика, второй счетный вход счетчика соединен с вторым входом первого элемента ИЛИ счетчика, выход первого элемента ИЛИ
    25 счетчика соединен со счетным входом триггера второго разр да счетчика, выход второго разр да счетчика соединен со счетным входом триггера третьего разр да счетчика и с вторым вхо30 дом второго элемента ИЛИ счетчика, выход второго элемента ИЛИ счетчика и выходы разр дов счетчика, начина  с третьего,  вл ютс  информационными выходами счетчика и соединены с вхо-
    ,г дами элемента И счетчика, выход которого  вл етс  выходом переполнени  счетчика, выход триггера каждого разр да счетчика, начина  с третьего, соединен со счетным входом триггера
    40 следующего разр да счетчика, входы сброса триггеров счетчика соединены с входом сброса счетчика, в блоке управлени  выход элемента ИЛИ соединен с третьим входом первого элемента
    45 И, первым входом второго элемента И и  вл етс  сигнальным выходом устройства , вход запуска которого соединен г входом формировател  импульсов с пока управлени , выход которого сое50 динен с вторым входом второго элемента И блока управлени  и тактовым входом регистра, информационны входы которого соединены с выходами узла приоритета, входы которого соеди-
    55 нены с выходами блока выбора максимального кода, старики разр д каждой группы входов блока выбора максималь- . ного кода соединен с выходом второго триггера одноименного канала, остальные входы данной группы входов блока выбора максимального кода соединены с информационными выходами счетчика одноименного канала, единичный вход третьего триггера каждого канала соединен с одноименным сигнальным входом устройства, пр мые выходы первого и второго триггеров в каждом канале соединены соответственно с Первым и вторым входами первого элемента И своего канала, пр мой выход первого триггера и инверсный выход второго триггера канала соединены соответственно с первым и вторым вхо- дами второго элемента И своего канала , третьи входы первого и второго элементов И каналов соединены с выходом первого элемента И блока управлени , выход первого элемента И Е каждом канале соединен с вторым счетным входом счетчика, первый счетный вход которого соединен с выходом второго элемента И своего канала, выход переполнени  счетчика соединен с единичным входом второго триггера своего канала, каждый выход узла приоритета соединен с входами сброса счетчика и первого, второго и третьего триггеров одноименного канала, выходы первых триггеров каналов соединены с входами элемента ИЛИ блока управлени , выход второго элемента И которого соединен с управл ющим входом узла приоритета.
    8,
    фиг
    20 27
    Шаг.1
    X, 36Z
    36т
SU894753861A 1989-10-26 1989-10-26 Многоканальное устройство диспетчеризации SU1689950A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894753861A SU1689950A1 (ru) 1989-10-26 1989-10-26 Многоканальное устройство диспетчеризации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894753861A SU1689950A1 (ru) 1989-10-26 1989-10-26 Многоканальное устройство диспетчеризации

Publications (1)

Publication Number Publication Date
SU1689950A1 true SU1689950A1 (ru) 1991-11-07

Family

ID=21476902

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894753861A SU1689950A1 (ru) 1989-10-26 1989-10-26 Многоканальное устройство диспетчеризации

Country Status (1)

Country Link
SU (1) SU1689950A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 959083, кл. Г, 06 F 9/46, 1980. Авторское свидетельство СССР № 1030802, кло G 06 F 9/46, 1982. *

Similar Documents

Publication Publication Date Title
SU1689950A1 (ru) Многоканальное устройство диспетчеризации
SU898435A1 (ru) Устройство дл обслуживани запросов
RU1837288C (ru) Устройство динамического приоритета
SU1495793A1 (ru) Устройство динамического приоритета
SU1562913A1 (ru) Устройство дл обслуживани группы запросов
SU1193676A1 (ru) Устройство приоритета с шифрацией номера абонента
SU1539779A1 (ru) Устройство дл обслуживани запросов
SU1599916A1 (ru) Преобразователь кодов
SU1084794A1 (ru) Устройство дл обслуживани запросов в пор дке поступлени
RU2207615C2 (ru) Устройство приоритетного обслуживания запросов
SU1434431A2 (ru) Устройство дл организации очереди
SU1345193A1 (ru) Многоканальное устройство дл подключени абонентов к общей магистрали
SU1168943A1 (ru) Устройство переменного приоритета
SU1327105A1 (ru) Многоканальное устройство приоритета дл распределени за вок по процессорам
SU1070551A1 (ru) Устройство дл группового обслуживани запросов
SU1417000A2 (ru) Устройство переменного приоритета
SU1062683A1 (ru) Устройство дл ввода информации
SU1728975A1 (ru) Устройство выбора каналов
RU1777140C (ru) Устройство дл обслуживани запросов
SU1234837A1 (ru) Устройство переменного приоритета с шифрацией адреса
SU1591025A1 (ru) Устройство для управления выборкой блоков памяти
SU1290344A1 (ru) Устройство дл моделировани систем массового обслуживани
SU1383352A1 (ru) Многоканальное устройство дл подключени абонентов к общей магистрали
SU1488801A1 (ru) Устройство для приоритетного обслуживания заявок
SU1140122A1 (ru) Многоканальное устройство дл обслуживани запросов в вычислительной системе