Изобретение относитс к вычислительной технике, в частности к системам сбора данных, и может быть широко использовано в системах управлени реконфигурацией многомодульных вычислительных систем, например, дл определени модулей, подлежащих выводу в ремонтную конфигурацию, а также дл сбора статистических данных о работе модулей в различных режимах. Известно устройство дл выбора информации , содержащее блоки пам ти, блок сравнени , блок счетчиков, регистры, распределитель импульсов, шифратор, блок синхронизации, элементы И, элементы ИЛИ и элементы НЕ. В устройство поступает поток измеритель ной информации, из которого производитс выбор и переиндексаци данньсх;, соответствующих адресам измерени Cl Недостатками устройства вл ютс его сложность и невозможность выбора фиксированного количества измеренных данных, соответствующих заданному порогу и происшедших в течение определенного времени. Наиболее близким по технической сущности к изобретению вл етс устройство дл сбора информации, содержащее коммутаторы несовместимых и совместимых параметров, регистр, дешифратор , группу счетчиков, элемент ИЛИ и элементы И. I Коммутаторы несовместимых и совмес тимых параметров (на один вход) содержат дешифратор, элементы И и ИЛИ. Информационные входы коммутатора нecoв ecтимыx параметров вл ютс информационными входами устройства, управл ющий вход подключен к первому выходу регистра выбора группы, а выход соединен с информационны входом коммутатора совместимых параметров, управл ющий вход которого подключен к второму вькоду регистра выбора группы. Выход элемента ИЖ вл етс выходом запросов прерывани устройства , а входы соединены соответственно с выходами переполнени счетчиков группы, информационные выходы которых вл ютс информационньми выходами устройства. Управл ющие входы счетчиков группы подключены к соответствующим выходам дешифратора, соединенного входом с управл ющим входом устройства , а счетные входы - к выходу коммутатора совместимых параметров Cz. Недостатком известного устройства вл етс невозможность сбора данных о наступлении определенного количества событий за конкретное врем , что не позвол ет своевременно прин ть решение на изменение.структурной конфигурации многомодульных ЭВМ. Цель изобретени - увеличение быстродействи устройства. .Поставленна цель достигаетс тем, что в устройство дл опроса датчиков, содержащее первый коммутатор, входы группы которого вл ютс входами группы устройства, а выход соединен с первым входом второго коммутатора, второй вход которого и вход первого коммутатора соединены с соответствующими выходами первого регистра, вход которого вл етс первым входом устройства , счетчик, элемент ИЛИ, выход которого вл етс выходом устройства, первьй, второй, третий, четвертьй и п тый элементы И, введены второй и третий регистры, блок пам ти, блоки элементов И,, блок элементов ИЛИ, сумматор, блок сравнени и таймер, выходы которого соединены с входами . группы счетчика, первьш вход которого и вход блока пам ти вл ютс вторым входом устройства, выходы группы счетчика соединены с входами группы блока пам ти и входами первой группы сумматора , входы второй группы которого соединены с выходами блока элементов ИЛИ, входы которого соединены с выходами блоков элементов И, входы которых соединены с соответствзтощими вькодами .блока пам ти и с выходами группы второго регистра,первый выход которого соединен с первым входом первого элемента И, второй вход которого соединен с первыми входами второго и третьего элементов И и выходом второго коммутатора , второй вход второго элемента И соединен с вторым выходом второго регистра и первым входом четвертого элемента И, второй вход которого соединен с выходом блока сравнени , входы первой группы которого соединены с выходами сумматора, а входы второй группы соединены с выходами третьего регистра, первый вход которого вл етс третьим входом устройства, первьй вход второго регистра - четвертым входом устройства, вторые входы второго и третьего регистров вл ютс п тым входом устройства , третий выход второго регистра соединен с вторым входом третьего , элемента И и первым входом п того элемента И, второй вход которого сое динен с выходом счетчика, второй и третий входы которого соединены с соответствующими выходами второго и третьего элементов И,- выходы первого четвертого и п того элементов И соединены с соответствующими входами элемента ИЛИ. На фиг. 1 представлена функционал на схема устройства дл опроса датчиков; на фиг. 2 - схема первого (вт рого) коммутатора. Устройство содержит первый коммутатор 1 , второй коммутатор 2, первый регистр 3, таймер 4, выход 5, третий регистр 6, второй регистр 7, третий элемент И 8, второй элемент И 9, п тьй элемент И 10, чеТвер тый элемент И 11, первый элемент И 12 счетчик 13, блок 14 пам ти, блоки элементов И 15, блок элементов ИЛИ 16 сумматор 17, блок 18 сравнени , элемент ИЛИ 19, входы 20 группы, первый вход 21, второй вход 22, п тый вход 23, четвертый вход 24, третий вход 25. . Первый (второй) коммутатор 1 (2) (фиг. 2) содержит дешифратор 26, элементы И 27 w элемент ИЛИ 28. Устройство работает следующим образом. По сигналу, поступающему на вход 2 устройства, осуществл етс обнуление блока 14 пам ти (магазинного запоминающего устройства) и всех разр дов счетчика 13 за исключением самого старшего, в которьш записываетс 1 Под действием сигнала, поступающего на вход 23 устройства, в регистры 6 и 7 заноситс соответственно код временного интервала и код однопозиционньй порога. Порог определ ет koлйчecтвo событий (сбоев, отказов и т.д.) происход щих за фиксированный интервал вре мени, код которого хранитс в регист ре 6. Одновременно с записью кодов поро га и временного интервала в регистры 7 и 6 на регистр 3 через управл ющие входы 21 устройства записываетс код адресов коммутации. Устройство далее может работать в двух режимах: определени количест ва совершившихс событий без учета времени, в течение которого они произошли ., определени количества совершившихс событий за строго фиксированный промежуток времени. Дл задани режимов работы устройства в регистре 7 отведен- один из разр дов (самьш младший), в который одновременно с записью в старшие разр ды кода порогов заноситс код режима работы (1 или О). Код О соответствует первому, а код 1 второму режимам работы. В первом режиме работы с 2 го и z-1-го выходов регистра 7 (с пр мат го и инверсного выходов разр да режима ) на вторые э|1ементов И 8 и 9, действуют соответственно нулевой и единичньй сигналы. Регистр 3 через коммутаторы 1 и 2 коммутирует К-й информационный вход из входов 20 устройства (, ..., N , где N количество информационных входов устройства ) , к которому подключена опрашиваема контрольна точка, на первые входы элементов И 8 и 9 и на второй вход элемента И 12. Под действием единичного сигнала с z-ro выхода (Z - количество выходов регистра 7) регистра открываетс третий 8 и п тьй 10 элементы И. Поступивший при этом с контрольной точки сигнал проходит через открытый элемент И 8, действу на второй (счетный) вход счетчика 13, которьй осуществл ет их суммирование. При переполнении счетчика 13 сигнал через открытьй элемент И 10, элемент ИЛИ 19 и выход 5 устройства поступает в блок прерываний управл ющего процессора, по которому осуществл етс прерывание и передача управлени программе учета статистической информации. При поступлении очередного сигнала на |второй (счетньй) вход счетчика 13 работа устройства аналогична рассмотренной . Во втором режиме работы в разр де режима находитс код 1. Поэтому на выходе регистра 7 действует нулевой, а на 2-1-м выходе - единичньй сигналы. Регистр 3 через комутаторы 1 и 2, как и в первом режие , коммутирует k-й информационный вход из входов 20 устройства, к котоому подключена опрашиваема контольна точка, на входы элементов И 810 . Во втором режиме работы устройст- ва возможны три случа : однопозицион5 .11 ный код порога Ъ; хран щийс в регистре 7, не равен единице и с контррльной точки поступил j-й сигнал, номер которого меньше порога ( j Ь ) однопозиционный код порога Ъ не равен единице ( Ъ 2, ..., i- 2), и с контрольной точки поступил сигнал, номер которого больше или равен порогу (j Ь ), однопозиционный код порога , хран ющийс в регистре 7, равен единице (Ь 1). В первом случае второго режима единицы наход тс в двух разр дах регистра 7; в разр де режима и в разр де , номер которого определ етс заданньм однопозиционным кодом порога (Ъ 2, ..., t - 2) . Поэтому единичным сигналом,, действующим с t -1го выхода регистра 7, открываетс второй 9 и четвертый 11 элементы И. К0оме того, единичным сигналом, действующим с -го (Р Ъ) выхода того же регистра открываютс элементы И I-го ( Ъ- 1) блока 15. Элементы И остальных блоков 15 оста .ютс закрытыми, так как на вторых их входах нулевые сигнал1 1 с соответствующих выходов регистра 7. Поступивший сигнал с контрольной точки.проходит открытый элемент И 9 и действует на третий (стробирующий) вход счетчика 13, котррьй в этом режиме работает как регистр. При наличи сигнала на третьем входе код текущего времени с таймера 4 записьшаетс в счетчик 13. Таким образом в счет ,чике 13 будет зафиксирован момент прихода j-ro (j b ) сигнала с контрольной точки. Кроме того, j-й Jtlt.:lJ4 ХЛ, jT.-fc«ieJ.i. сигнал с контрольной точки осуществл ет перепись кода времени поступлени j-1-го сигнала со счетчика 13 в первую чейку блока 14 пам ти. Но до поступлени j-ro ( j b) сигнала с контрольной точки в г-й (г Ь-1) чейке блока 14 пам ти информации. нет (хранитс код О), поэтому и на выходах элементов И i-го блока 15 действуют нулевые сигналы, несмотр на то, что на их вторых входах деист1-го выховуют единичные сигналы с да регистра 7. На сумматоре 17 осуществл етс определение разности между наход щимс в счётчике 13 кодом времени поступпени j-ro сигнала с контрольной точки и кодом времени, хран щимс в одной из чеек блока. 14 пам ти (ЭТУ - .. 2 . 6 разность в дальнейшем будем называть разностным временем), Следовательно, в сумматоре 17 при поступлении j-ro ( j Ь ) сигнала с контрольной точки определ етс разность между кодом времени, наход щимс в счетчике 13, и кодом времени, равным нулю (так как на выходах элементов ИЛИ блока 16 нулевые сигналы) , С сумматора 17 код разностного времени (при У Ь - это собственно код времени поступлени j-ro сигнала с контрольной точки) поступает на первую группу входов блока 18 сравнени . Последний, в общем случае, осуществ- л ет сравнение кода заданного интервала времени, поступающего с регистpa 6 на входы второй его группы, с разностным кодом времени поступлени j-ro сигнала .с контрольной точки . Если код разностного времени j-ro сигнала равен или меньше кода заданного юттервала времени, то на выходе блока 18 сравнени будет деиствовать единичньй сигнал. Б первом случае второго режима единичный сигнал на выходе блока 18 сравнени может возникнуть и при поступлении j-ro (j Ь) сигнала с контрольной точки. Это происходит когда разность между кодом времени поступлени j-ro (J : b ) сигнала с контрольной точки времени, хран щимс в - чейке блока 14 пам ти г-и чейке которого до поступле « J сигнала -хран тс нули), меньше или равна коду заданного интерВала времени. Но этот сигнал будет ложньм, поскольку в действительности «1J/, 14 поступил только . j-и ( j Ь ) сигнал с контрольной точки, т.е. условие, что поступил j-й сигнал с номером, Равным Ь , еще не вьшолнилось. искл-.очени этой ситуации в дополнительный разр д счетчика 13 записываетс 1..В этом случае код разностного времени всегда будет больше кода заданного интервала времени (так как в старшем разр де регистра 6 всегда находитс О) и на выходе блока 18 сравнени , а следовательно, и на выходе 5 устройствавложного единичного сигнала не будет. Во втором случае второго режима при поступлении j-ro ( j : Ь ) сигнала с контрольной точки в г-й ( ) чейки блока 14 пам ти окажетс код времени поступлени i-t + 1-го J ; сигнала. Этот код времени через Ьткрытые элементы И |--го блока 15 (так как на вторых входах этих элементов действует единичный сигнал с Р-го выхода регистра 7) и элементы ИЛИ блока 16 поступает нА входы второй группы входов сумматора 17. В послед нем определ етс разностное врем j-ro ( j/b ) сигнала с контрольной точки, код времени поступлени котор го хранитс в счетчике 13 и j-b+1го сигнала, код времени поступлени которого хранитс в --й() чейке блока 14 пам ти. При определении разностного времени j-ro (j Ъ ) и j 1-го сигналов с контрольных точек единицы,добавлен ные к коду времени их поступлени , за счет записи единицы в старший . разр д счётчика 13 вычитаютс . Таким образом, на выходе сумматора 17 в этом случае будет получено действительное разностное врем j-ro (j7,ь) и j-b+ 1-го сигналов с контрольной точки. Блок 18 сравнени , как и в предьщущем слзгчае, осуществл ет срав нение разностного кода времени j-ro (/Ъ)и j-b + 1-го сигналовс кодом заданного интервала времени. Если разностный код времени j-ro ( j Ь ) и j - 1-го сигналов равен или меньше кода заданного интервала времени, то на выходе блока 18 сравнени , а следовательно, и на выходе 5 устройства будет действовать единичный сигнал, свчцетедьствующий о поступлении j -го ( j - Ь ) сигнала в заданном интервале времени В третьем случае второго режима единичный сигнал на выходе 5 устройства должен по витьс каждый раз, как только пришел сигнал с контрольной точки (без учета временного интервала ) . . Поэтому в регистр 6 одновременно с записью в регистр 7 порога, равного 1 (b - 1), заноситс код временного интервала, равньй О. При. коде порога, равном 1 (-Ь 1), единичный сигнал действует только на первом выходе регистра 7, а соответственно , и на первом входе элемента И 12. Поступивший при этом сигнал с контрольной точки действует на второй вход элемента И 12, что приводит к по влению на выходе устройства единичного сигнала. Таким образом, предлагаемое устройство позвол ет по количеству событий, поступивших в заданном интервале времени, определить начало воздействи на вычислительную систему внешних интенсивных мешающих факторов (например, помех), наиболее подверженные этим мешающим факторам модули ЭВМ, и осуществить их своевременньй вывод в ремонтную конфигурацию , а также на основе определени и анализа различных групп событий оценить эффективность использовани оборудовани , причина его просто и перегрузок с целью рационального распределени ресурсов в вычислительной системе., Использование предлагаемого устройства в системах управлени реконфигурацией в многомодульных вычислительных системах позвол ет значительно аденьшить количество ложных выводов в ремонтную конфигурацию.The invention relates to computing technology, in particular, to data acquisition systems, and can be widely used in reconfiguration management systems of multi-module computing systems, for example, to determine the modules to be output to the repair configuration, as well as to collect statistical data on the operation of the modules in various modes. . A device for selecting information is known, comprising memory blocks, a comparison unit, a block of counters, registers, a pulse distributor, an encoder, a synchronization unit, AND elements, OR elements and NOT elements. The device receives a stream of measurement information, from which the data is selected and reindexed; corresponding to the measurement addresses Cl The disadvantages of the device are its complexity and the impossibility of selecting a fixed amount of measured data corresponding to a given threshold and occurring during a certain time. The closest in technical essence to the invention is a device for collecting information containing switches of incompatible and compatible parameters, a register, a decoder, a group of counters, an OR element and elements I. I Switches of incompatible and compatible parameters (one input) contain a decoder, elements And and or. The information inputs of the switch of the optimal parameters are the information inputs of the device, the control input is connected to the first output of the group selection register, and the output is connected to the information input of the switch of compatible parameters, the control input of which is connected to the second group register register. The output of the IL element is the output of the device interrupt requests, and the inputs are connected respectively to the overflow outputs of the group of counters whose information outputs are the information outputs of the device. The control inputs of the group counters are connected to the corresponding outputs of the decoder connected by the input to the control input of the device, and the counting inputs to the output of the switch of compatible parameters Cz. A disadvantage of the known device is the impossibility of collecting data on the occurrence of a certain number of events at a specific time, which does not allow for a timely decision to change the structural configuration of multi-module computers. The purpose of the invention is to increase the speed of the device. The goal is achieved by the fact that the device for interrogating sensors, containing the first switch, whose group inputs are the device group inputs, and the output is connected to the first input of the second switch, the second input of which and the input of the first switch are connected to the corresponding outputs of the first register, which is the first input of the device, the counter, the OR element, the output of which is the output of the device, the first, second, third, fourth and fifth AND elements, entered the second and third registers, memory block, block and elements AND ,, block of elements OR, adder, comparison unit and timer, the outputs of which are connected to the inputs. the group of the counter whose first input and the input of the memory block are the second input of the device, the outputs of the group of the counter are connected to the inputs of the group of the memory block and the inputs of the first group of the adder, the inputs of the second group of which are connected to the outputs of the block of OR elements whose inputs are connected to the outputs of the blocks And elements whose inputs are connected to the corresponding codes of the memory block and to the outputs of the second register group, the first output of which is connected to the first input of the first element I, the second input of which is connected to the first inputs second and third elements And the output of the second switch, the second input of the second element And connected to the second output of the second register and the first input of the fourth element And, the second input of which is connected to the output of the comparison unit, the inputs of the first group of which are connected to the outputs of the adder, and the inputs of the second group connected to the outputs of the third register, the first input of which is the third input of the device, the first input of the second register — the fourth input of the device, the second inputs of the second and third registers are the fifth input; The third output of the second register is connected to the second input of the third element I and the first input of the fifth element I, the second input of which is connected to the output of the counter, the second and third inputs of which are connected to the corresponding outputs of the second and third elements I, the outputs of the first fourth and the fifth element And are connected to the corresponding inputs of the element OR. FIG. 1 shows the functional scheme of the device for polling sensors; in fig. 2 is a diagram of the first (second) switch. The device contains the first switch 1, the second switch 2, the first register 3, the timer 4, the output 5, the third register 6, the second register 7, the third element AND 8, the second element AND 9, the five element And 10, the fourth element And 11, first element AND 12 counter 13, memory block 14, blocks of elements AND 15, block of elements OR 16 adder 17, block 18 comparison, element OR 19, inputs 20 of the group, first input 21, second input 22, fifth input 23, fourth entrance 24, third entrance 25.. The first (second) switch 1 (2) (Fig. 2) contains the decoder 26, the elements AND 27 w element OR 28. The device works as follows. The signal received at input 2 of the device clears the memory block 14 (the magazine storage device) and all bits of the counter 13, except for the oldest one, which is written 1 Under the action of the signal input at the device 23, into registers 6 and 7, the time slot code and the one-position threshold code are entered respectively. The threshold determines the number of events (failures, failures, etc.) occurring during a fixed time interval, the code of which is stored in register 6. Simultaneously with the recording of the threshold codes and time interval in registers 7 and 6 to register 3 through the control The device inputs 21 records the switching address code. The device can further operate in two modes: determining the number of events that occurred without taking into account the time during which they occurred, determining the number of events that occurred during a strictly fixed period of time. To set the device operation modes in register 7, one of the bits (the youngest one) is retracted, into which, simultaneously with the entry of the threshold code to the upper bits, the mode code of operation (1 or O) is entered. Code O corresponds to the first, and code 1 to the second mode of operation. In the first mode of operation, from the 2nd and z-1st outputs of the register 7 (from the direct and inverse outputs of the mode discharge) to the second e | 1 of the terminals 8 and 9, the zero and single signals act respectively. Register 3 through switches 1 and 2 switches the K th information input from the device inputs 20 (, ..., N, where N is the number of information inputs of the device) to which the polled control point is connected, to the first inputs of the And 8 and 9 elements and the second input element AND 12. Under the action of a single signal from the z-ro output (Z is the number of outputs of the register 7) of the register, the third 8 and five of the 10 I elements open. the second (counting) input of the counter 13, which is carried out is their summation. When counter 13 overflows, the signal through the open element AND 10, the element OR 19 and the output 5 of the device enters the interrupt block of the control processor, through which the interruption and transfer of control to the statistical information accounting program is carried out. When the next signal arrives at the | second (countable) input of the counter 13, the operation of the device is similar to that considered. In the second mode of operation, code 1 is in the mode mode. Therefore, the output of register 7 is zero, and the 2-1th output is a single signal. Register 3 through switches 1 and 2, as in the first mode, switches the k-th information input from the inputs 20 of the device, to which the control point is polled, to the inputs of the And elements 810. In the second mode of operation of the device, three cases are possible: the single position 5 .11 threshold code b; stored in register 7 is not equal to one and from the control point the j-th signal arrived, the number of which is less than the threshold (j b) the single-position code of the threshold b is not equal to one (b 2, ..., i-2), and from the control the point received a signal whose number is greater than or equal to the threshold (j b), the one-position threshold code stored in register 7 is equal to one (b 1). In the first case of the second mode, the units are in two bits of register 7; in the mode bit and in the bit whose number is determined by a given single-position threshold code (b 2, ..., t - 2). Therefore, the second 9 and fourth 11 elements of the I input opens with a single signal acting from the t -1th output of the register 7. Moreover, the I signal of the I register go to the single signal acting from the ith (P b) output of the same register 1) of block 15. Elements AND of the remaining blocks 15 remain closed, since at their second inputs there are zero signals1 1 from the corresponding outputs of register 7. The incoming signal comes from the test point. An open element AND 9 passes through and acts on the third (strobe) input of the counter 13, the counter in this mode works as a register. With the presence of a signal at the third input, the current time code from timer 4 is recorded in counter 13. Thus, the moment of arrival of the j-ro (j b) signal from the control point will be recorded in count 13. In addition, the j-th Jtlt.:lJ4 CL, jT.-fc “ieJ.i. the signal from the checkpoint is performed by overwriting the time code of the j-1-th signal from counter 13 to the first cell of memory block 14. But before the arrival of the j-ro (j b) signal from the control point in the rth (r l-1) cell of the information storage block 14. no (code O is stored), therefore, zero signals act on the outputs of the elements of the i-th block 15, despite the fact that at their second inputs of the deist block there are single signals from yes register 7. At the adder 17 the difference between The time code of the arrival of the j-ro signal from the control point and the time code stored in one of the cells of the block in the counter 13. 14 memory (THIS - 2. 2. 6, the difference will be referred to as difference time), Therefore, in adder 17, when the j-ro (j b) signal is received from the control point, the difference between the time code in the counter 13 is determined. , and a time code equal to zero (since the outputs of the elements of OR of block 16 are zero), From adder 17, the difference time code (for Y b is the actual time code of the arrival of the j-ro signal from the control point) goes to the first group of block inputs 18 comparisons. The latter, in the general case, compares the code of a given time interval coming from register 6 to the inputs of its second group with the difference code of the arrival time of the j-ro signal from the control point. If the difference time code of the j-ro signal is equal to or less than the code of the specified time interval, then a single signal will be output at the output of the comparison unit 18. In the first case of the second mode, a single signal at the output of the comparator unit 18 may also arise when the j-ro (j b) signal is received from the control point. This occurs when the difference between the arrival time code j-ro (J: b) of the signal from the time reference point stored in the cell of memory unit 14 of memory g-and whose cell until the arrival of the "J signal-stored zeros) is less than or equal to code of the specified interVal of time. But this signal will be false, since in reality “1J /, 14 has entered only. j-and (j b) signal from the control point, i.e. the condition that the jth signal with the number, Equal to b, arrived, was not yet fulfilled. exclusion of this situation in the extra bit of the counter 13 is recorded 1. In this case, the difference time code will always be greater than the code of the specified time interval (since in the high order register of the register 6 is always O) and at the output of the comparison unit 18, therefore, at the output 5 of the device, there will be no single unit signal. In the second case of the second mode, when the j-ro (j: b) signal arrives from the control point in the rth () cell of the memory block 14, the arrival time code i-t + 1-st J appears; signal. This time code through the open elements of the AND | - block 15 (since the second inputs of these elements are acted upon by a single signal from the Pth output of the register 7) and the elements of OR of the block 16 enter the inputs of the second group of inputs of the adder 17. In the last The difference time j-ro (j / b) of the signal from the control point, the arrival time code is stored in the counter 13 and the j-b + 1st signal, the arrival time code of which is stored in the (th) cell of the memory block 14. When determining the difference time j-ro (j) and j of the 1st signal from the control points of the unit, added to the time-of-arrival code, by recording the unit to the highest one. The discharge of counter 13 is subtracted. Thus, at the output of the adder 17 in this case, the actual difference time j-ro (j7, b) and j-b + 1-th signals from the control point will be obtained. Comparison unit 18, as in the previous section, compares the difference time code j-ro (/ b) and j-b + 1-th signal with the code of a given time interval. If the difference time code j-ro (j b) and j - 1-th signal is equal to or less than the code of the specified time interval, then at the output of the comparison unit 18, and consequently, the output 5 of the device will have a single signal that receives j th (j - b) signal in a given time interval In the third case of the second mode, a single signal at the output 5 of the device should appear each time the signal from the control point came (without taking into account the time interval). . Therefore, in the register 6 simultaneously with the entry in the register 7 of the threshold equal to 1 (b - 1), the code of the time interval is entered, equal to O. At. code threshold equal to 1 (-L 1), a single signal acts only on the first output of the register 7, and accordingly, on the first input of the element And 12. The signal received from the control point acts on the second input of the element 12, which leads to appearance of a single signal at the device output. Thus, the proposed device allows, by the number of events received in a given time interval, to determine the beginning of the impact on the computing system of external intensive interfering factors (for example, interference), computer modules most affected by these interfering factors, and to carry out their timely output to the repair configuration, as well as on the basis of determining and analyzing various groups of events, evaluate the effectiveness of using the equipment, the reason for it is simple and overloading with the aim of rational distribution of rsov the computing system. Use of the proposed device in the reconfiguration control systems multimodule computer systems allows considerably adenshit false conclusions repair configuration.
Фue.fFue.f