SU1151971A1

SU1151971A1 - Device for specifying tests

Info

Publication number: SU1151971A1
Application number: SU833538730A
Authority: SU
Inventors: Николай Федорович Каммозев; Сергей Николаевич Никулин; Владимир Федорович Тютерев
Original assignee: Рижское Высшее Военно-Политическое Краснознаменное Училище Им.Бирюзова С.С.
Priority date: 1983-01-12
Filing date: 1983-01-12
Publication date: 1985-04-23

Abstract

1. УСТРОЙСТВО ДЛЯ ЗАДАНИЯ ТЕСТОВ, содержащее генерато.р импульсов , два элемента И, два элемента ИЛИ, счетчик, причем выход генератора импульсов соединен с первым входом первого элемента И, выход которого соединен со счетным входом счетчика, выход второго элемента И соединен с первым.входом первого элемента ИЛИ, вьосод второго элемента ИЛИ соединен с вторым входом первого элемента И, отличающеес тем, что, с целью повьппени достоверности контрол , в него введены регистр сдвига, группа элементов ИЛИ, триггер , коммутатор, причем выход генератора импульсов соединен с синхровходом триггера, информационный вход которого соединен с выходом второго элемента ИЛИ и вл етс управл ющим выходом устройства, группа информапэнонных выходов которого соединена с выходами элементов ИЛИ группы , первые входы которых соединены с инверсным выходом триггера, с первым входом группы информационных входов коммутатора, выходы которого соединены соответственно с вторыми входами элементов ИЛИ группы, вход запуска устройства соединен с STO- рым входом первого элемента ИЛИ и с информационным входом первого разр да регистра сдвига, управл ющий вход которого соединен с выходом первого элемента ИЛИ, выходы счетчика соединены с пepвы iи входами второго элемента Икс входами с второго по П -и (где и - число входов провер емого узла) группы информационных входов коммутатора, группа управл кнцшс входов которого соединена с выходами регистра сдвига и (Л с входами второго элемента ИЛИ. 2. Устройство по п. 1, отличающеес тем, что коммутаjop содержит h групп из п элементов И,и элементов ИЛИ, причем т-й вход группы информационных входов коммутатора соединен с первым входом СП . К-го элемента И группы, 1 где m К 1 1 при К +f -2 и m К + е - rt-1 при К + Р -2 2 п , управл ниЕсие входы коммзгтатора соединены соответственно с вторыми входами элементов И соответствующих . групп, выходы элементов И каждой группь соединены с входами соответствующих элементов ИЛИ, выходы которых вл ютс выходами коммутатора .1. A DEVICE FOR SETTING TESTS containing a pulse generator, two elements AND two elements OR, a counter, the output of the pulse generator connected to the first input of the first element AND whose output is connected to the counter input of the counter, the output of the second element AND connected to the first .the input of the first element OR, the second element OR is connected to the second input of the first element AND, characterized in that, in order to verify the control, a shift register, a group of elements OR, a trigger, a switch, and an output the pulse generator is connected to the trigger synchronization input, the information input of which is connected to the output of the second OR element and is the control output of the device, the information output outputs group of which is connected to the outputs of the OR elements of the group, the first inputs of which are connected to the inverse output of the trigger, switch, the outputs of which are connected respectively to the second inputs of the elements of the OR group, the device start input is connected to the STO input of the first element OR and the first input of the shift register, the control input of which is connected to the output of the first OR element, the counter outputs are connected to the first and second inputs of the second element X inputs from the second to P - (where and is the number of inputs of the tested node) group of information inputs of the switch , a group of control inputs of which is connected to the outputs of the shift register and (L with the inputs of the second element OR. 2. The device according to claim 1, characterized in that the switch jop contains h groups of n elements AND, and OR elements, the mth input of the group of information inputs of the switch connected to the first input of the SP. K-th element And the group, 1 where m K 1 1 when K + f -2 and m K + e - rt-1 when K + P -2 2 n, control the inputs of the commuter, are connected respectively to the second inputs of the elements And corresponding. the groups, the outputs of the elements AND each group are connected to the inputs of the corresponding elements OR, the outputs of which are the outputs of the switch.

Description

Изобретение относитс к автомати ке и вычислительной технике и может быть использовано дл подачи тестов сигналов на входы провер емых узлов при контроле и испытани х. Известно устройство дл диагност ки дискретных блоков, генератор тес тов которого содержит задающий гене ратор,, счетчик, выходы которого через блок коммутации соединены с входами диагностируемого и эталонного блоков lj . Тесты поступают в виде комбинации сигналов в пор дке возрастани двоичных чисел. При этом на каждом входе провер емого узла не обеспе .чиваетс максимальна частота смены сигналов, т.е. задаютс не одина ковые динамические режимы подачи те товых сигналов. Наиболее близким по технической сущности и достигаемому эффекту к изобретению вл етс устройство дл формировани последовательности импульсов , содерйсащее генератор импульсов , два элемента И, два элемен та ИЛИ, счетчик, причем генератора импульсов соединен с первьт входом первого элемента И, выход которого соединен со счетньм входом счетчика, выход второго элемента И соединен с первым входом первого элемента ИЛИ, вькод второго элемента ИЛИ соединен с вторым входом первого элемента И 2j . Недостатком 1нзвестного устройств вл етс невозможность обеспечени одинаковости динамических режимов подачи тестовых сигналов на входы контролируемой схемы, что снижает достоверность контрол . Цель изобретени - повьшение достоверности контрол . Поставленна цель достигаетс тем, что в устройство дл задани тестов, содержащее генератор импульсов , два элемента И, два элемента ИЛИ, ечетчик, причем выход генератора импульсов соединен с пер вым входом первого «элемента И, выхо которого соединен со счетным входом счетчика, В1лсод второго элемента И соединен с первым входом первого элемента ИЛИ, выход второго элемента ИЛИ соединен с вторым входЬм первого элемента И, введены регистр сдвига , группа элементов ШШ, тригг коммутатор, причем вьпсрд генератора импульсов соединен с синхровходом триггера, информационный вход которого соединен с выходом второго элемента ИЛИ и вл етс управл ющим выходом устройства, группа информационных выходов которого соединена с выходами элементов ИЛИ группы, первые входы которых соединены с инверсным выходом триггера, с первым входом группы информационных входов коммзггатора, выходы которого соединены соответственно с вторыми входами элементов ИЛИ группы, вход запуска устройства соединен с вторым входом первого элемента ШШ и с информационным входом первого разр да регистра сдвига, управл ющий вход которого соединен с выходом первого элемента ИЛИ, выходы счетчика соединены с первь1ми входами второго элемента И и с входами с второго по И -и (где Г}- число входов провер емого узла) группы информационных входов коммутатора, группа управл кицих входов которого соединена с выходами регистра сдвига и с входами второго элемента ИЛИ. Кроме TorOj коммутатор содержит и групп из И элементов И, h элементов ИЛИ, причем )п -и вход группы информационных входов коммутатора соединен с первым входом К-го элемента И t группы, где m К + F -1 при К + С -2 - И. m К + 6- п- при K+6-2 n, управл ющие входа коммутатора соединены соответственно с вторыми входами элементов И соответствующих групп, выходы элементов И каждой группы соединены с входами соответствующих элементов ШШ, выходы которых вл ютс выходами коммутатора. На фиг. t представлена схема предлагаемого устройства, на фиг. 2 пример схемы коммутатора дл четырех выходов. Устройство содержит генератор:. 1 импульсов, элемент И 2, счетчик 3 импульсов, элемент НА, элемент ИЛИ 5, .регистр 6 сдвига, элемент ИЛИ 7, коммутатор 8, триггер 9, элементы ИЛИ 10, группу информационных выходов 11 устройства, вход 12 запуска устройства, управл ющий выход 13, первый вход 14 группы информационных входов коммутатора, провер емый 3 узел 15, Коммутатор 8 содержит шины 16 и 17 группы 18 элементов И 19, элементы ИЛИ 20. Устройство работает следующим образом. ... После подачи питани счетчик 3, регистр 6 и триггер 9 устанавливаютс в нулевое состо ние (цепи установки в О на чертеже не показаны ) . Генератор импульсов выдает так тирующий сигнал на тактовый второй вход триггера 9. Так как на инфор мационном первом входе триггера 9 сигнал отсутствует, то на инверсном выходе устанавливаетс логическа единица, котора через группу элементов ИЛИ 10 поступает на все входы провер емого узла 15, обеспечива их максимальной потенциальной нагрузкой дл одновременной статической проверки входов провер емого узла, а также на первый вход t4 Группы информационных входов коммутатора 8. При этом нулева комбинаци сигналов с выходов регистра 6 посту пает на входы элемента ИЛИ 7, с вых да которого нулевой сигнал поступа .ет на второй вход элемента И 2 и запрещает подачу импульсов с выхода генератора 1 на счетный вход счетчи ка 3. На управл ющие входы коммутатора 8 поступают нулевые сигналы и на его выходах устанавливаетс также нулева комбинаци . После подачи на вход 12 запуска импульса запуска в первый разр д регистра 6 записываетс единица и с его вькодов на управл ющие входы коммутатора 8 поступают нулевые сигналы. Сигнал Y, 1 через элемен ИЛИ 7 поступает на информационный первый вход триггера 9 и перебрасывает его в нулевое состо ние. При этом с инверсного вькода логический ноль подаетс на первый вход 14 коммутатора 8 и на первые входы группы элементов ШШ 10. Одновременно сигнал Ч, 1 через элемент ИЛИ 7 поступает на второй вход элемента И 2 и разрешает подачу импуль сов с выхода генератора 1 на счетны вход счетчика 3, Счетчик 3 начинает подсчитывать импульсы генератора 1 с его выходов поступают последовательности Сигналов, 714 Выходы коммутатора 8 с учетом того, что с триггера 9 подан логический ноль, в этом случае реализуют следующие функции: 2, 0, , in-X. На выходы группы выходов 11 через группу элементов ШШ 10 поступает тестова последовательность с максимальной частотой смены сигналов, равной частоте генератора 1. Поэтому вход провер емого узла 15, подключенный к этому выходу, находитс в наиболее т желом динамическом режиме. После обнулени счетчика 3 импульс с выхода элемента И 4 через элемент ИЛИ 5 поступает на тактовый вход регистра 6, При этом происходит сдвиг единицы из первого разр да регистра 6 во второй, С второго выхода регистра 6 единичный сигнал поступает на второй управл ющий выход коммутатора 8. С выхода коммутатора 8 поступают сигналы , 1 Z,X,, n-i ° n . В этом случае .максимальна частота смены сигналов будет на (1-1)-м выходе группы выходов 11, т.е, теперь в наиболее т желом динамическом ре- ; жиме находитс (п--1.)-й вход провер емого узла 15. Таким образом, по мере продвижени логической единицы в регистре 6 поочередно на каждый из выходов группы 11 в пор дке «, (п-1),,,,,2,1 подаетс тестова последовательность сигналов с частотой смены значени сигнала, равной частоте генератора 1, После того, как единица, записанна в регистре 6, сдвинетс из его последнего разр да (регистр 6 обнулитс ), на выход элемента ШШ 7 поступает нулевой сигнал,KOTopi запрещает прохождение импульсов с выхода генератора 1 через элемент И 2 на счетный вход счетчика 3, Нулевой сигнал с выхода элемента ИЛИ 7 поступает также на управл ющий выход 13 устройства и это свидетельствует обThe invention relates to automation and computer technology and can be used to supply test signals to the inputs of the nodes to be checked during monitoring and testing. A device for diagnosing discrete blocks is known, the test generator of which contains a master generator, a counter, the outputs of which are connected to the inputs of the diagnosed and reference blocks lj via a switching unit. Tests come in the form of a combination of signals in order of increasing binary numbers. In this case, at each input of the tested node, the maximum frequency of signal changes is not provided, i.e. There are not identical dynamic modes for supplying test signals. The closest in technical essence and effect achieved to the invention is a device for forming a sequence of pulses containing a pulse generator, two AND elements, two OR elements, a counter, the pulse generator being connected to the first input of the first And element, the output of which is connected to a countable input the counter, the output of the second element AND is connected to the first input of the first element OR, the code of the second element OR is connected to the second input of the first element AND 2j. The disadvantage of the first known device is the impossibility of ensuring the uniformity of the dynamic modes of supplying test signals to the inputs of the controlled circuit, which reduces the reliability of the control. The purpose of the invention is to increase the reliability of the control. The goal is achieved by the fact that a test generator comprising a pulse generator, two AND elements, two OR elements, and a detector, the pulse generator output connected to the first input of the first AND element, the output of which is connected to the counter input of the counter, element AND is connected to the first input of the first element OR, the output of the second element OR is connected to the second input of the first element AND, a shift register, a group of elements SH, trigger switch are entered, and the pulse generator is connected to ohm flip-flop, the information input of which is connected to the output of the second element OR, and is the control output of the device, the group of information outputs of which is connected to the outputs of the elements of the OR group, the first inputs of which are connected to the inverse output of the trigger, to the first input of the group of information inputs of the commulator, the outputs of which are connected respectively to the second inputs of the OR elements of the group, the device start input is connected to the second input of the first SHS element and to the information input of the first digit of the dv register ha, the control input of which is connected to the output of the first element OR, the counter outputs are connected to the first inputs of the second element AND and to the inputs from the second to AND (where G} is the number of inputs of the tested node) of the group of information inputs of the switch, the control group whose inputs are connected to the outputs of the shift register and the inputs of the second element OR. In addition to the TorOj, the switchboard also contains groups of AND elements AND, h OR elements, and) n is the input of the group of information inputs of the switch connected to the first input of the K-th element AND t group, where m K + F -1 when K + C -2 - I. m К + 6- п- when K + 6-2 n, the control inputs of the switch are connected respectively to the second inputs of the elements AND of the respective groups, the outputs of the elements AND of each group are connected to the inputs of the corresponding elements of SHS, the outputs of which are the outputs of the switch . FIG. t is a diagram of the proposed device; FIG. 2 is an example of a switch circuit for four outputs. The device contains a generator :. 1 pulse, AND 2 element, pulse counter 3, HA element, OR 5 element, shift register 6, OR 7 element, switch 8, trigger 9, OR 10 elements, device information output group 11, device start input 12, controlling output 13, the first input 14 of the group of information inputs of the switch, the 3 node 15 being tested, the switch 8 contains buses 16 and 17 of the group 18 of the elements AND 19, the elements OR 20. The device works as follows. ... After energization, the counter 3, the register 6 and the trigger 9 are set to the zero state (the setting circuits in O are not shown in the drawing). The pulse generator outputs a clock signal to the second clock input of trigger 9. Since there is no signal at the informational first input of trigger 9, a logical unit is installed at the inverse output, which through the group of elements OR 10 is fed to all inputs of the tested node 15, ensuring maximum potential load for simultaneous static checking of the inputs of the tested node, as well as to the first input t4 of the Information input groups of the switch 8. At the same time, the zero combination of signals from the outputs of register 6 to steps to the inputs of the element OR 7, from the output of which the zero signal arrives at the second input of the element AND 2 and prohibits the supply of pulses from the output of the generator 1 to the counting input of the counter 3. The control inputs of the switch 8 receive zero signals and The outputs are also set to a null combination. After the trigger pulse has been fed to the trigger input 12 at the first digit of register 6, a unit is recorded and zero signals are sent from the control codes to the control inputs of the switch 8. The signal Y, 1 through the element OR 7 enters the information first input of the trigger 9 and throws it to the zero state. At the same time, from the inverse code, a logical zero is fed to the first input 14 of the switch 8 and to the first inputs of the group of elements SHSh 10. At the same time, the signal H, 1 through the element OR 7 goes to the second input of the element 2 and allows the pulses from the generator 1 to be sent to the input of the counter 3, the counter 3 begins to count the pulses of the generator 1 from its outputs receive a sequence of signals, 714 The outputs of the switch 8, taking into account the fact that the trigger 9 is fed a logical zero, in this case, the following functions: 2, 0, in-X. The outputs of the group of outputs 11 through the group of elements SHSh 10 receive a test sequence with a maximum signal switching frequency equal to the frequency of generator 1. Therefore, the input of the tested node 15 connected to this output is in the most dynamic mode. After zeroing the counter 3, the pulse from the output of the element AND 4 through the element OR 5 enters the clock input of register 6, this shifts the unit from the first bit of register 6 to the second, From the second output of register 6, a single signal goes to the second control output of switch 8 The output of the switch 8 receives signals, 1 Z, X ,, ni ° n. In this case, the maximal frequency of the signal change will be at the (1-1) -th output of the group of outputs 11, i.e., now in the heaviest dynamic regeneration; the press is (n - 1.) - input of the tested node 15. Thus, as the logical unit in register 6 advances alternately on each of the outputs of group 11 in the order ", (n-1) ,,,,, 2.1 a test sequence of signals with a frequency of changing the signal value equal to the oscillator frequency 1 is applied. After the unit recorded in register 6 is shifted from its last bit (register 6 is zeroed), the output of element SHIII 7 receives a zero signal, KOTopi prohibits the passage of pulses from the output of the generator 1 through the element AND 2 to the counting input of counter 3, Zero The signal from the output of the element OR 7 is also fed to the control output 13 of the device and this indicates

окончании генерации теста. При этом триггер 9 устанавливаетс в нулевое состо ние.the end of test generation. In this case, the trigger 9 is set to the zero state.

Таким образом, предлагаемое устройство позвол ет поочередно обеспечивать смену сигналов с частотой, задаваемой генератором импульсов.Thus, the proposed device allows alternately ensuring the change of signals with a frequency specified by a pulse generator.

1151971611519716

что обеспечивает одинаковые динамические режимы смены сигналов на входах контролируемого узла. Кроме того, в момент включени генератора триггер через группу элементов ИЛИ обеспечивает максимальную нагрузку (логическую единицу) на все входы провер емого узла.that provides the same dynamic modes of change of signals at the inputs of the monitored node. In addition, when the generator is turned on, a trigger through a group of elements OR provides the maximum load (logical unit) to all inputs of the node being checked.

XiXtXjX y y/yjyXiXtXjX y y / yjy

Claims

1. DEVICE FOR TESTING TESTS, comprising a pulse generator, two AND elements, two OR elements, a counter, the output of the pulse generator being connected to the first input of the first AND element, the output of which is connected to the counter input of the counter, the output of the second AND element is connected to the first. the input of the first OR element, the output of the second OR element is connected to the second input of the first AND element, characterized in that, in order to increase the reliability of the control, a shift register, a group of OR elements, a trigger, a switch are entered into it, and the output is generator a pulse train is connected to a trigger sync input, the information input of which is connected to the output of the second OR element and is the control output of the device, the group of information outputs of which is connected to the outputs of the OR elements of the group, the first inputs of which are connected to the inverse output of the trigger, with the first input of the switch information inputs group, the outputs of which are connected respectively to the second inputs of the OR elements of the group, the device start-up input is connected to the second input of the first OR element and to the information input the first category of the shift register, the control input of which is connected to the output of the first OR element, the outputs of the counter are connected to the first inputs of the second AND element and to the inputs from the second to the hth (where and is the number of inputs of the node being checked) of the group of information inputs of the switch, group the control inputs of which are connected to the outputs of the shift register and to the inputs of the second OR element.

2. The device according to π. 1, characterized in that the switchboard contains h groups of η AND elements, and YPI elements, and the nth input of the group of information inputs of the switch is connected to the first input. K-th element And 8 groups, where m К. K. ♦ t - 1 at K + f -2 <n m = K + 8 - P-1 at K + 8 -2 2 η the control inputs of the switch are connected respectively to the second inputs the elements AND of the corresponding groups, the outputs of the AND elements of each group are connected to the inputs of the corresponding OR elements, the outputs of which are the outputs of the switch.

ί 1151971 2 'ί