RU2792012C1

RU2792012C1 - Digital frequency synthesizer

Info

Publication number: RU2792012C1
Application number: RU2022113863A
Authority: RU
Inventors: Вячеслав Юрьевич Капустин
Original assignee: Закрытое акционерное общество "ОКБ "РИТМ"
Filing date: 2022-05-23
Publication date: 2023-03-15

Abstract

FIELD: radio engineering.

SUBSTANCE: invention relates to radio engineering. To achieve the effect, a digital synthesizer of a variable frequency is proposed, which contains a series-connected address sensor of a periodic function 2, a periodic function calculation unit 9, a switch 10, a multiplier 11, an adder 12, a phase calculation unit 13, an amplitude calculation unit 14, a digital-to-analog converter 15 and a filter lower frequencies 16, as well as serially connected pseudo-random sequence length sensor 3 and a pseudo-random sequence generation unit 6, the output of which is connected to the second input of the switch 10, a signal duration code sensor 1 connected in series and a divider with a variable division factor 8, the output of which is connected to the clock inputs block for calculating a periodic function 9 and a block for generating a random sequence 6, connected in series with a frequency range code sensor 4, a frequency range calculation unit 7, the output of which is connected to the second input of the multiplier 11, an initial frequency code sensor 5, the output of which horo is connected to the second input of the adder 12.

EFFECT: automatic setting of the frequency range depending on the set value of the initial frequency of the output signal.

1 cl, 2 dwg

Description

Изобретение относится к радиотехнике и может использоваться для получения изменяющейся по произвольному закону частоты выходного сигнала, в том числе и по псевдослучайному, для измерения частоты Доплера в радиолокации и гидролокации, адаптивных широкополосных системах связи, для формирования тестовых и маскирующих сигналов в аудиометрах.The invention relates to radio engineering and can be used to obtain an output signal frequency varying according to an arbitrary law, including a pseudo-random one, to measure the Doppler frequency in radar and sonar, adaptive broadband communication systems, to generate test and masking signals in audiometers.

Известен цифровой синтезатор изменяющейся частоты (Авторское свидетельство СССР №1578800, кл. Н03В 23/00, 1990. Цифровой синтезатор изменяющейся частоты. В.Ю. Капустин, В.С. Григорьев и О.Л. Лапаухова), содержащий датчик кода длительности сигнала, датчик адреса функции, датчик кода диапазона частот, датчик кода начальной частоты, блок памяти, перемножитель, делитель частоты с переменным коэффициентом деления, накапливающий сумматор, сумматор, генератор тактовых импульсов, блок вычисления фазы, вычислитель амплитуды и цифроаналоговый преобразователь.Known digital synthesizer of variable frequency (USSR author's certificate No. 1578800, class H03V 23/00, 1990. Digital synthesizer of variable frequency. V.Yu. Kapustin, V.S. Grigoriev and O.L. Lapaukhova), containing a signal duration code sensor , function address sensor, frequency range code sensor, initial frequency code sensor, memory block, multiplier, frequency divider with variable division ratio, accumulator adder, adder, clock generator, phase calculation block, amplitude calculator and digital-to-analog converter.

Известен цифровой синтезатор изменяющейся частоты (Авторское свидетельство СССР №1298836, кл. Н03В 29/00, 1987. Цифровой синтезатор изменяющейся частоты. В.Ю. Капустин, В.С. Григорьев, С.В. Попов и Л.В. Иволга), содержащий датчик кода длительности сигнала, первый делитель частоты с переменным коэффициентом деления, датчик кода диапазона частот, первый делитель частоты с дробно-переменным коэффициентом деления, датчик кода начальной частоты, реверсивный счетчик, второй делитель частоты с дробно-переменным коэффициентом деления, счетчик приращения фазы, вычислитель амплитуд, цифроаналоговый преобразователь, задающий генератор, второй делитель частоты с переменным коэффициентом деления, счетчик, блок памяти и датчик адреса функции.Known digital synthesizer of variable frequency (USSR author's certificate No. 1298836, class H03V 29/00, 1987. Digital synthesizer of variable frequency. V.Yu. Kapustin, V.S. Grigoriev, S.V. Popov and L.V. Ivolga) , containing a signal duration code sensor, the first frequency divider with a variable division factor, a frequency range code sensor, the first frequency divider with a fractional variable division factor, an initial frequency code sensor, a reversible counter, a second frequency divider with a fractional variable division factor, an increment counter phases, amplitude calculator, digital-to-analog converter, master oscillator, second frequency divider with variable division ratio, counter, memory block and function address sensor.

Наиболее близким техническим решением (прототипом) к предлагаемому является цифровой синтезатор изменяющейся частоты (Патент на изобретение №2597670, кл. Н03В 23/00, 2016. Цифровой синтезатор изменяющейся частоты. В.Ю. Капустин), содержащий датчик кода длительности сигнала, датчик адреса периодической функции, датчик длины псевдослучайной последовательности, датчик кода диапазона частот, датчик кода начальной частоты, блока формирования случайной последовательности, перемножитель, сумматор, делитель частоты с переменным коэффициентом деления, блок вычисления периодической функции, коммутатор, генератор тактовых импульсов, блок вычисления фазы, блок вычисления амплитуды, цифро-аналоговый преобразователь и фильтр нижних частот.The closest technical solution (prototype) to the proposed one is a variable frequency digital synthesizer (Patent for invention No. 2597670, class H03V 23/00, 2016. Variable frequency digital synthesizer. V.Yu. Kapustin), containing a signal duration code sensor, an address sensor periodic function, pseudo-random sequence length sensor, frequency range code sensor, initial frequency code sensor, random sequence generation unit, multiplier, adder, frequency divider with variable division ratio, periodic function calculation unit, commutator, clock generator, phase calculation unit, unit amplitude calculations, digital-to-analog converter and low-pass filter.

Однако недостатком таких синтезаторов является невозможность автоматического изменения значения диапазона частот в зависимости от текущего значения частоты выходного сигнала, что ограничивает их применение, например, в аудиометрах, у которых диапазон частот частотно-модулированного сигнала и узкополосного шума привязана к значению частоты выходного сигнала.However, the disadvantage of such synthesizers is the inability to automatically change the value of the frequency range depending on the current value of the output signal frequency, which limits their use, for example, in audiometers, in which the frequency range of the frequency modulated signal and narrowband noise is tied to the value of the output signal frequency.

Цель изобретения - автоматическая установка диапазона частот выходного сигнала, в зависимости от установленного значения начальной (центральной) частоты выходного сигнала.The purpose of the invention is the automatic setting of the frequency range of the output signal, depending on the set value of the initial (center) frequency of the output signal.

Поставленная цель достигается тем, что в цифровой синтезатор изменяющейся частоты, содержащий последовательно соединенные датчик адреса периодической функции, блок вычисления периодической функции, коммутатор, перемножитель, сумматор, блок вычисления фазы, блок вычисления амплитуды, цифро-аналоговый преобразователь и фильтр нижних частот, последовательно соединенные датчик длины псевдослучайной последовательности и блок формирования псевдослучайной последовательности, выход которого соединен с вторым входом коммутатора, последовательно соединенные датчик кода длительности сигнала и делитель с переменным коэффициентом деления, выход которого соединен с тактовыми входами блока вычисления периодической функции и блока формирования случайной последовательности, датчик кода начальной частоты, выход которого соединен с вторым входом сумматора, датчик кода диапазона частот и генератор тактовых импульсов, выход которого соединен с тактовыми входами делителя с переменным коэффициентом деления и блока вычисления фазы, дополнительно введен блок вычисления диапазона частоты, первый вход соединен с выходом датчика кода диапазона частоты, второй вход соединен с выходом датчика кода начальной частоты, а выход которого соединен со вторым входом перемножителя.This goal is achieved by the fact that in a digital synthesizer of a variable frequency containing a series-connected periodic function address sensor, a periodic function calculation unit, a switch, a multiplier, an adder, a phase calculation unit, an amplitude calculation unit, a digital-to-analog converter and a low-pass filter, connected in series a pseudo-random sequence length sensor and a pseudo-random sequence generation unit, the output of which is connected to the second input of the switch, a signal duration code sensor connected in series and a divider with a variable division ratio, the output of which is connected to the clock inputs of the periodic function calculation unit and the random sequence formation unit, the code sensor of the initial frequency, the output of which is connected to the second input of the adder, the frequency range code sensor and the clock pulse generator, the output of which is connected to the clock inputs of the divider with a variable division ratio and a phase calculation block, a frequency range calculation block is additionally introduced, the first input is connected to the output of the frequency range code sensor, the second input is connected to the output of the initial frequency code sensor, and the output of which is connected to the second input of the multiplier.

На Фиг. 1 приведена структурная схема цифрового синтезатора частот изменяющейся частоты. На Фиг. 2 приведена структурная схема блока формирования псевдослучайной последовательности.On FIG. 1 shows a block diagram of a digital frequency synthesizer with a variable frequency. On FIG. Figure 2 shows a block diagram of the block for generating a pseudo-random sequence.

Цифровой синтезатор изменяющейся частоты содержит последовательно соединенные датчик адреса периодической функции 2, блок вычисления периодической функции 9, коммутатор 10, перемножитель 11, сумматор 12, блок вычисления фазы 13, блок вычисления амплитуды 14, цифро-аналоговый преобразователь 15 и фильтр нижних частот 16, а также последовательно соединенные датчик длины псевдослучайной последовательности 3 и блок формирования псевдослучайной последовательности 6, выход которого соединен с вторым входом коммутатора 10, последовательно соединенные датчик кода длительности сигнала 1 и делитель с переменным коэффициентом деления 8, выход которого соединен с тактовыми входами блока вычисления периодической функции 9 и блока формирования случайной последовательности 6, последовательно соединенные датчик кода диапазона частот 4 и блок вычисления диапазона частоты 7, выход которого соединен с вторым входом перемножителя 11, датчик кода начальной частоты 5, выход которого соединен с вторым входом сумматора 8 и вторым входом блока вычисления диапазона частоты 7, и генератор тактовых импульсов 17, выход которого соединен с тактовыми входами делителя с переменным коэффициентом деления 8 и блока вычисления фазы 13.The variable frequency digital synthesizer contains a serially connected periodic function address sensor 2, a periodic function calculation unit 9, a switch 10, a multiplier 11, an adder 12, a phase calculation unit 13, an amplitude calculation unit 14, a digital-to-analog converter 15 and a low-pass filter 16, and also connected in series is a pseudo-random sequence length sensor 3 and a pseudo-random sequence generation unit 6, the output of which is connected to the second input of the switch 10, a signal duration code sensor 1 and a variable divisor 8 are connected in series, the output of which is connected to the clock inputs of the periodic function calculation unit 9 and a random sequence generation unit 6, a frequency range code sensor 4 and a frequency range calculation unit 7 connected in series, the output of which is connected to the second input of the multiplier 11, the initial frequency code sensor 5, the output of which is connected to the second input adder 8 and the second input of the frequency range calculation unit 7, and a clock pulse generator 17, the output of which is connected to the clock inputs of the divider with a variable division ratio 8 and the phase calculation unit 13.

Цифровой синтезатор изменяющейся частоты работает следующим образом.Digital synthesizer variable frequency works as follows.

С помощью датчиков 1 - 5 устанавливают необходимые значения длительности сигнала Т_с, адреса требуемой функции изменения частоты или длины формируемой М-последовательности, диапазона D изменения частоты и начальной частоты F₀. В зависимости от того, какой выбран закон изменения частоты, регулярный или псевдослучайный, на выход коммутатора 10 будет поступать код q_i закона изменения частоты либо с выхода блока вычисления периодической функции 9, либо с выхода блока формирования псевдослучайной последовательности 6. По каждому импульсу с выхода делителя с переменным коэффициентом деления 8 на вход перемножителя 11 будет поступать новое значение кода q_j изменения частоты. Делитель с переменным коэффициентом деления 8 обеспечивает отработку необходимой длительности закона изменения частоты Т_ч=K*Т_мин.Using sensors 1 - 5 set the required values of the duration of the signal T _with the address of the desired function of the frequency change or the length of the generated M-sequence, the range D of the frequency change and the initial frequency F ₀ . Depending on which law of frequency change is chosen, regular or pseudo-random, the code q _i of the law of frequency change will be sent to the output of the switch 10 either from the output of the block for calculating the periodic function 9, or from the output of the block for generating a pseudo-random sequence 6. For each pulse from the output divider with a variable division factor 8 to the input of the multiplier 11 will receive a new value of the code q _j frequency change. The divider with a variable division factor 8 ensures the development of the required duration of the law of frequency change T _h =K*T _min .

С помощью датчика кода диапазона частот 4 устанавливается код, который определяет степень зависимости величины диапазона частоты от установленного значения начальной частоты, например, 10% от значения начальной частоты. Установленные значения кодов диапазона частоты и начальной частоты поступают на входы блока вычисления диапазона частоты 7, который на основе поступающих данных формирует код диапазона частоты D.Using the frequency range code sensor 4, a code is set that determines the degree of dependence of the frequency range value on the set value of the initial frequency, for example, 10% of the value of the initial frequency. The set values of the frequency range and initial frequency codes are fed to the inputs of the frequency range calculation unit 7, which, based on the incoming data, generates the frequency range code D.

Отработка диапазона D изменения частоты обеспечивается перемножителем 11, в котором код q_i умножается на величину D и далее полученный код суммируется сумматором 12 с кодом начальной частоты F₀. Полученный код Q поступает на вход блока вычисления фазы 13, т.е.Working out the range D of the frequency change is provided by the multiplier 11, in which the code q _i is multiplied by the value D and then the resulting code is summed by the adder 12 with the code of the initial frequency F ₀ . The received code Q is fed to the input of the phase calculation block 13, i.e.

Q=F₀+D*q_j.Q=F ₀ +D*q _j .

Где, диапазон частоты D, например, может являться линейной функцией начальной частоты:Where, the frequency range D, for example, can be a linear function of the start frequency:

Q=F₀+k*F₀*q_j.Q=F ₀ +k*F ₀ *q _j .

Или в общем случае:Or in general:

Q=F₀+f(F₀)*q_j.Q=F ₀ +f(F ₀ )*q _j .

Блок вычисления фазы 13 и блок вычисления амплитуды 14 обеспечивают формирование выходной синусоидальной функции с частотой, определяемой выражением:The phase calculation block 13 and the amplitude calculation block 14 provide the formation of an output sinusoidal function with a frequency determined by the expression:

F_вых=F_с*Q/2^m=(F₀+f(F₀)*q_j)*F_c/2^m,F _out \u003d F _c * Q / 2 ^m \u003d (F ₀ + f (F ₀ ) * q _j ) * F _c / 2 ^m ,

где, m - разрядность блока вычисления фазы 13.where, m is the capacity of the phase calculation block 13.

При условии, что F_c численно равна 2^m, имеем F_вых, численно равную Q. Таким образом величина Q полностью определяет значение выходной частоты. При установленном диапазоне изменения частот, равным нулю, частота выходного сигнала будет фиксированной и равной значению кода F₀, т.е. на выходе мы получим тональный сигнал. Если в качестве периодической функции изменения частоты будет использована какая-либо монотонная возрастающая функция, например, линейная, то частоты выходного сигнала будет меняться от значения F₀ до F₀+D и, наоборот, если будет использована монотонная ниспадающая функция, то частота выходного сигнала будет изменяться от величины F₀ - D до F₀. При использовании в качестве периодической функции изменения частоты знакопеременной функции, например, синусоидальной, то частота выходного сигнала будет колебаться от значения F₀ - D до значения F₀+D. Таким образом видно, что величина F₀, в зависимости от используемой функции изменения частоты может быть значением начальной частоты, конечной частоты и средней частоты. Точно также, при использовании в качестве функции изменения выходной частоты псевдослучайной М-последовательности, можно получить в качестве выходного сигнала узкополосный шум с центральной частотой F₀ полосой от F₀ - D до F₀+D и при фиксированном знаковом разряде, плюсовом или минусовом, получим соответственно полосовой шум в диапазоне от F₀ до F₀+D или от F₀ - D до F₀.Provided that F _c is numerically equal to 2 ^m , we have F _out numerically equal to Q. Thus, the value of Q completely determines the value of the output frequency. When the frequency range is set to zero, the frequency of the output signal will be fixed and equal to the value of the code F ₀ , i.e. at the output we will receive a tone signal. If any monotonic increasing function, for example, a linear one, is used as a periodic function of the frequency change, then the output signal frequency will change from the value F ₀ to F ₀ +D and, conversely, if a monotonic descending function is used, then the frequency of the output signal will vary from F ₀ - D to F ₀ . When used as a periodic function of changing the frequency of a sign-changing function, for example, a sinusoidal, the frequency of the output signal will fluctuate from the value of F ₀ - D to the value of F ₀ +D. Thus, it can be seen that the value of F ₀ , depending on the frequency change function used, can be the value of the start frequency, end frequency and center frequency. Similarly, when using a pseudo-random M-sequence as a function of changing the output frequency, one can obtain narrow-band noise as an output signal with a center frequency F ₀ band from F ₀ - D to F ₀ + D and with a fixed sign bit, plus or minus, we obtain, respectively, bandpass noise in the range from F ₀ to F ₀ +D or from F ₀ - D to F ₀ .

В качестве блока вычисления периодической функции 9 может быть использовано постоянное запоминающее устройства, в которые заранее прошиты значения используемой функции изменения частоты, или любое другое вычислительное устройство, например, микропроцессор, который обеспечивает вычисления функции изменения частоты по заранее определенному алгоритму. Блок формирования псевдослучайной последовательности 6 может представлять собой обычный генератор М-последовательности, один из вариантов реализации, которого представлен на фиг. 2.As a block for calculating the periodic function 9, a ROM can be used, in which the values of the used frequency change function are pre-written, or any other computing device, for example, a microprocessor, which provides calculation of the frequency change function according to a predetermined algorithm. The pseudo-random sequence generation unit 6 may be a conventional M-sequence generator, one of the embodiments of which is shown in FIG. 2.

Такой генератор состоит из сдвигающего регистра 20 с блоком сумматоров 18 по модулю два и коммутатором 19 в цепи обратной связи. Длина М-последовательности и соответственно разрядность сдвигающего регистра 20 определяется выходным кодом датчика длины псевдослучайной последовательности. Этот код обеспечивает подключение необходимых выходов блока сумматоров 18 по модулю два с помощью коммутатора 19 к последовательному входу регистра сдвига 20. Этот же код одновременно поступает на вход преобразователя кодов 21, который преобразует входной двоичный код в выходной позиционный, в результате на его младших разрядах появятся разрешающие сигналы. Количество разрядов разрешающих сигналов соответствует разрядности регистра сдвига 20. Эти сигналы пропускают через второй коммутатор 22 на выход блока формирования псевдослучайной последовательности только те разряды регистра сдвига 20, которые участвуют в формировании псевдослучайной последовательности.Such a generator consists of a shift register 20 with a block of adders 18 modulo two and a switch 19 in the feedback circuit. The length of the M-sequence and, accordingly, the bit width of the shift register 20 is determined by the output code of the pseudo-random sequence length sensor. This code connects the necessary outputs of the adder block 18 modulo two using the switch 19 to the serial input of the shift register 20. The same code is simultaneously fed to the input of the code converter 21, which converts the input binary code into the output positional code, as a result, its least significant digits will appear permission signals. The number of bits of the enable signals corresponds to the bit width of the shift register 20. These signals are passed through the second switch 22 to the output of the pseudo-random sequence generation unit only those bits of the shift register 20 that are involved in the formation of the pseudo-random sequence.

Реализован блок формирования псевдослучайной последовательности 6 может быть также с использованием микропроцессора.Implemented block generating pseudo-random sequence 6 can also be using a microprocessor.

Блок вычисления диапазона частоты 7 в простейшем варианте может представлять собой постоянное запоминающее устройство, на адресные входы которого подаются коды с выходов датчика кода диапазона частот и датчика кода начальной частоты, и в которое заранее занесены необходимые значения кодов диапазона частот. В случае, когда диапазон изменения частоты определяется процентным отношением к начальной частоте, то в качестве блока вычисления диапазона частот может использоваться перемножитель кодов, на один из входов которого подается код с выхода датчика кода начальной частоты, а на второй - величина процента. Для реализации более сложных зависимостей диапазона частоты D от начальной частоты F₀, может быть использовано любое вычислительное устройство, например, микропроцессор.The frequency range calculation unit 7 in its simplest form can be a permanent storage device, to the address inputs of which codes are supplied from the outputs of the frequency range code sensor and the initial frequency code sensor, and in which the necessary values of the frequency range codes are pre-stored. In the case when the frequency range is determined by a percentage of the initial frequency, then a code multiplier can be used as a frequency range calculation unit, one of the inputs of which is supplied with a code from the output of the initial frequency code sensor, and the percentage value is fed to the second. To implement more complex dependences of the frequency range D on the initial frequency F ₀ , any computing device, for example, a microprocessor, can be used.

Перемножитель 11 представляет собой устройство умножения кода без знака, поступающего с датчика кода диапазона частот 4, на код со знаком, поступающего с выхода коммутатора 10. В качестве сумматора 12 используется обычный двоичный сумматор кодов со знаками. Блок вычисления фазы 13 представляет собой накопительный сумматор. В качестве блока вычисления амплитуды 14 может быть использовано постоянное запоминающее устройство, в которое заранее занесены значения выходного сигнала, например, синусоидального сигнала, либо любое вычислительное устройство, например, на основе микропроцессора. При выборе достаточно мощного и быстродействующего микропроцессора, цифровой синтезатор изменяющейся частоты может быть весь реализован на его основе.The multiplier 11 is a device for multiplying the unsigned code coming from the frequency band code sensor 4 by the signed code coming from the output of the switch 10. As the adder 12, a conventional binary adder of codes with signs is used. Phase calculation block 13 is a storage adder. The amplitude calculation unit 14 can be used as a permanent storage device, which contains the values of the output signal, for example, a sinusoidal signal, or any computing device, for example, based on a microprocessor. By choosing a sufficiently powerful and fast microprocessor, a variable frequency digital synthesizer can be completely implemented on its basis.

Таким образом, предлагаемый цифровой синтезатор изменяющейся частоты обеспечивает автоматическую установку диапазона частоты выходного сигнала, в зависимости от установленного значения начальной (центральной) частоты выходного сигнала.Thus, the proposed variable frequency digital synthesizer provides automatic setting of the output signal frequency range, depending on the set value of the initial (center) frequency of the output signal.

Claims

Variable frequency digital synthesizer containing a series-connected periodic function address sensor, a periodic function calculation unit, a switch, a first multiplier, an adder, a phase calculation unit, an amplitude calculation unit, a digital-to-analog converter and a low-pass filter, as well as a series-connected pseudo-random sequence length sensor and a pseudo-random sequence generation unit, the output of which is connected to the second input of the switch, a series-connected signal duration code sensor and a divider with a variable division ratio, the output of which is connected to the clock inputs of the periodic function calculation unit and the pseudo-random sequence generation unit, the initial frequency code sensor, the output of which connected to the second input of the adder, a clock pulse generator, the output of which is connected to the clock inputs of the divider with a variable division ratio and the phase calculation unit, and the frequency band code sensor stot, characterized in that in order to automatically set the frequency range of the output signal, depending on the set value of the initial frequency of the output signal, a frequency range calculation unit is introduced, the output of which is connected to the second input of the multiplier, the first input is connected to the output of the frequency range code sensor, the second the input is connected to the output of the initial frequency code sensor.