RU2015145289A - Полупроводниковое запоминающее устройство - Google Patents
Полупроводниковое запоминающее устройство Download PDFInfo
- Publication number
- RU2015145289A RU2015145289A RU2015145289A RU2015145289A RU2015145289A RU 2015145289 A RU2015145289 A RU 2015145289A RU 2015145289 A RU2015145289 A RU 2015145289A RU 2015145289 A RU2015145289 A RU 2015145289A RU 2015145289 A RU2015145289 A RU 2015145289A
- Authority
- RU
- Russia
- Prior art keywords
- address
- cells
- line
- storage device
- command
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims 3
- 239000011159 matrix material Substances 0.000 claims 4
- 230000004913 activation Effects 0.000 claims 2
- 238000000034 method Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 claims 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1657—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1693—Timing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
Claims (41)
1. Полупроводниковое запоминающее устройство, содержащее:
матрицу ячеек запоминающего устройства, содержащую ячейки запоминающего устройства;
резервную область, содержащую резервные ячейки, которые используются вместо сбойных ячеек в матрице ячеек запоминающего устройства;
первые числовые шины, подключенные к матрице ячеек запоминающего устройства;
вторые числовые шины, подключенные к резервной области;
первый декодер строк, выполненный с возможностью осуществлять выбор из первых числовых шин на основе адреса строки;
схему определения, выполненную с возможностью определять, требуется ли или нет операция замены резервной областью, на основе резервного адреса, включенного в адрес строки; и
второй декодер строк, выполненный с возможностью осуществлять выбор из вторых числовых шин на основе результата определения посредством схемы определения,
при этом адрес строки включает в себя первый адрес строки и второй адрес строки, вводимые по порядку способом разделения времени, и
первый адрес строки включает в себя весь резервный адрес.
2. Устройство по п. 1, в котором схема определения начинает операцию определения сразу после того, как вводится первый адрес строки.
3. Устройство по п. 1, дополнительно содержащее наборы плавких перемычек, выполненные с возможностью сохранять адреса сбоев, идентифицирующие числовые шины, подключенные к сбойным ячейкам в матрице ячеек запоминающего устройства,
при этом схема определения определяет, совпадает ли или нет резервный адрес с одним из адресов сбоев, сохраненных в наборах плавких перемычек.
4. Устройство по п. 1, в котором:
первый адрес строки вводится вместе с первой командой, и
второй адрес строки вводится вместе со второй командой.
5. Устройство по п. 4, в котором вторая команда представляет собой команду активации для считывания данных из группы ячеек запоминающего устройства, подключенных к числовой шине, соответствующей адресу строки.
6. Устройство по п. 1, в котором каждая из ячеек запоминающего устройства включает в себя элемент с магниторезистивным эффектом.
7. Полупроводниковое запоминающее устройство, содержащее:
матрицу ячеек запоминающего устройства, содержащую ячейки запоминающего устройства;
резервную область, содержащую резервные ячейки, которые используются вместо сбойных ячеек в матрице ячеек запоминающего устройства;
первые числовые шины, подключенные к матрице ячеек запоминающего устройства;
вторые числовые шины, подключенные к резервной области;
первый декодер строк, выполненный с возможностью осуществлять выбор из первых числовых шин на основе адреса строки;
схему определения, выполненную с возможностью определять, требуется ли или нет операция замены резервной областью, на основе резервного адреса, включенного в адрес строки; и
второй декодер строк, выполненный с возможностью осуществлять выбор из вторых числовых шин на основе результата определения посредством схемы определения,
при этом адрес строки включает в себя первый адрес строки и второй адрес строки, вводимые по порядку способом разделения времени, и
первый адрес строки включает в себя часть резервного адреса.
8. Устройство по п. 7, в котором схема определения начинает операцию определения сразу после того, как вводится первый адрес строки.
9. Устройство по п. 7, дополнительно содержащее наборы плавких перемычек, выполненные с возможностью сохранять адреса сбоев, идентифицирующие числовые шины, подключенные к сбойным
ячейкам в матрице ячеек запоминающего устройства,
при этом схема определения определяет, совпадает ли или нет резервный адрес с одним из адресов сбоев, сохраненных в наборах плавких перемычек.
10. Устройство по п. 9, в котором:
каждый из наборов плавких перемычек содержит элементы-плавкие перемычки,
первая группа элементов-плавких перемычек, включенная в наборы плавких перемычек и относящаяся к первому адресу строки, размещается на удалении от арифметической схемы, выполненной с возможностью определять соответствие между адресами, и
вторая группа элементов-плавких перемычек, включенная в наборы плавких перемычек и относящаяся ко второму адресу строки, размещается ближе к арифметической схеме, чем первая группа элементов-плавких перемычек.
11. Устройство по п. 7, в котором:
первый адрес строки вводится вместе с первой командой, и
второй адрес строки вводится вместе со второй командой.
12. Устройство по п. 11, в котором вторая команда представляет собой команду активации для считывания данных из группы ячеек запоминающего устройства, подключенных к числовой шине, соответствующей адресу строки.
13. Устройство по п. 7, в котором каждая из ячеек запоминающего устройства включает в себя элемент с магниторезистивным эффектом.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201361804548P | 2013-03-22 | 2013-03-22 | |
| US61/804,548 | 2013-03-22 | ||
| US14/014,183 US9111624B2 (en) | 2013-03-22 | 2013-08-29 | Semiconductor memory device |
| US14/014,183 | 2013-08-29 | ||
| PCT/JP2014/057025 WO2014148404A1 (en) | 2013-03-22 | 2014-03-11 | Semiconductor memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2015145289A true RU2015145289A (ru) | 2017-04-25 |
| RU2618368C2 RU2618368C2 (ru) | 2017-05-03 |
Family
ID=51569037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2015145289A RU2618368C2 (ru) | 2013-03-22 | 2014-03-11 | Полупроводниковое запоминающее устройство |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US9111624B2 (ru) |
| JP (1) | JP2016517126A (ru) |
| CN (2) | CN105378851B (ru) |
| RU (1) | RU2618368C2 (ru) |
| TW (2) | TWI590248B (ru) |
| WO (1) | WO2014148404A1 (ru) |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004056308A2 (en) | 2002-11-26 | 2004-07-08 | Protein Design Labs, Inc. | CHIMERIC AND HUMANIZED ANTIBODIES TO α5β1 INTEGRIN THAT MODULATE ANGIOGENESIS |
| US7312320B2 (en) | 2003-12-10 | 2007-12-25 | Novimmune Sa | Neutralizing antibodies and methods of use thereof |
| CA2708221C (en) | 2007-12-06 | 2017-07-25 | Wayne A. Marasco | Antibodies against influenza virus and methods of use thereof |
| EP3301116A1 (en) | 2008-08-25 | 2018-04-04 | Dana Farber Cancer Institute, Inc. | Conserved influenza hemagglutinin epitope and antibodies thereto |
| WO2011091272A1 (en) | 2010-01-21 | 2011-07-28 | Dana-Farber Cancer Institute, Inc. | Context specific genetic screen platform to aid in gene discovery and target validation |
| EP3578569A1 (en) | 2012-02-06 | 2019-12-11 | Inhibrx, Inc. | Cd47 antibodies and methods of use thereof |
| HK1207655A1 (en) | 2012-05-04 | 2016-02-05 | Dana-Farber Cancer Institute, Inc. | Affinity matured anti-ccr4 humanized monoclonal antibodies and methods of use |
| RU2019118257A (ru) | 2012-12-03 | 2019-06-24 | Новиммун С.А. | Анти-cd47 антитела и способы их применения |
| PE20151408A1 (es) | 2013-02-06 | 2015-10-15 | Inhibrx Llc | Anticuerpos cd47 que no agotan plaquetas ni globulos rojos y metodos de uso de los mismos |
| MX367668B (es) | 2013-03-15 | 2019-08-30 | Dana Farber Cancer Inst Inc | Anticuerpos neutralizadores de flavivirus y métodos de uso de los mismos. |
| WO2015023851A1 (en) | 2013-08-14 | 2015-02-19 | The Governing Council Of The University Of Toronto | Antibodies against frizzled proteins and methods of use thereof |
| AU2015231164B2 (en) | 2014-03-19 | 2020-04-09 | Dana-Farber Cancer Institute, Inc. | Immunogenetic restriction on elicitation of antibodies |
| KR20160145813A (ko) | 2014-04-25 | 2016-12-20 | 다나-파버 캔서 인스티튜트 인크. | 중동 호흡기 증후군 코로나바이러스 중화 항체 및 이의 사용 방법 |
| TWI695011B (zh) | 2014-06-18 | 2020-06-01 | 美商梅爾莎納醫療公司 | 抗ｈｅｒ２表位之單株抗體及其使用之方法 |
| US10675349B2 (en) | 2014-10-06 | 2020-06-09 | Dana-Farber Cancer Institute, Inc. | Humanized CC chemokine receptor 4 (CCR4) antibodies and methods of use thereof |
| EP3280730B1 (en) | 2015-04-08 | 2024-01-03 | Dana-Farber Cancer Institute, Inc. | Humanized influenza monoclonal antibodies and methods of use thereof |
| CN107849134B (zh) | 2015-05-01 | 2022-05-03 | 达纳－法伯癌症研究所公司 | 用抗ccr4抗体介导细胞因子表达的方法 |
| CN105609129A (zh) * | 2015-07-10 | 2016-05-25 | 上海磁宇信息科技有限公司 | 一种具有替换行或列的mram芯片及替换、读写方法 |
| KR20170055222A (ko) * | 2015-11-11 | 2017-05-19 | 삼성전자주식회사 | 리페어 단위 변경 기능을 가지는 메모리 장치 및 메모리 시스템 |
| EP3429693B1 (en) | 2016-03-15 | 2023-08-23 | Mersana Therapeutics, Inc. | Napi2b-targeted antibody-drug conjugates and methods of use thereof |
| CA3017776A1 (en) | 2016-03-15 | 2017-09-21 | Generon (Shanghai) Corporation Ltd. | Multispecific fab fusion proteins and use thereof |
| US9583211B1 (en) * | 2016-06-01 | 2017-02-28 | International Business Machines Coproration | Incorporating bit write capability with column interleave write enable and column redundancy steering |
| US11260117B2 (en) | 2017-05-26 | 2022-03-01 | Novimmune Sa | Anti-CD47 x anti-mesothelin antibodies and methods of use thereof |
| US10410710B2 (en) * | 2017-12-27 | 2019-09-10 | Micron Technology, Inc. | Systems and methods for performing row hammer refresh operations in redundant memory |
| AU2019235523B2 (en) | 2018-03-14 | 2025-12-18 | Novimmune Sa | Anti-CD3 epsilon antibodies and methods of use thereof |
| EP3803332A1 (en) | 2018-06-01 | 2021-04-14 | NanoView Biosciences, Inc. | Compositions, systems, and methods for enhanced label-free and fluorescence - based detection of nanoparticles |
| KR102760091B1 (ko) * | 2019-01-22 | 2025-01-24 | 에스케이하이닉스 주식회사 | 메모리 시스템 |
| SG11202108403UA (en) | 2019-02-11 | 2021-08-30 | Zumutor Biologics Inc | Anti-clec2d antibodies and methods of use thereof |
| WO2020169755A2 (en) | 2019-02-20 | 2020-08-27 | Harbour Antibodies Bv | Antibodies |
| CN112447222B (zh) * | 2019-09-03 | 2024-01-12 | 华邦电子股份有限公司 | 存储器装置及其更新方法 |
| GB202003632D0 (en) | 2020-03-12 | 2020-04-29 | Harbour Antibodies Bv | SARS-Cov-2 (SARS2, COVID-19) antibodies |
| US20240409617A1 (en) | 2020-07-03 | 2024-12-12 | Dana-Farber Cancer Institute, Inc. | Multispecific coronavirus antibodies |
| CA3212056A1 (en) | 2021-03-22 | 2022-09-29 | Xavier CHAUCHET | Bispecific antibodies targeting cd47 and pd-l1 and methods of use thereof |
| JP2024512574A (ja) | 2021-03-22 | 2024-03-19 | ノビミューン エスアー | Ｃｄ４７およびｐｄ－ｌ１を標的とする二重特異性抗体ならびにその使用方法 |
| WO2023036982A1 (en) | 2021-09-10 | 2023-03-16 | Harbour Antibodies Bv | Anti-sars2-s antibodies |
| GB202112935D0 (en) | 2021-09-10 | 2021-10-27 | Harbour Antibodies Bv | Sars-cov-2 (sars2, covid-19) heavy chain only antibodies |
| CA3237090A1 (en) | 2021-11-05 | 2023-05-11 | Dana-Farber Cancer Institute, Inc. | Human broadly crossreactive influenza monoclonal antibodies and methods of use thereof |
| KR20240123846A (ko) | 2021-11-24 | 2024-08-14 | 다나-파버 캔서 인스티튜트 인크. | Ctla-4에 대한 항체 및 이의 사용 방법 |
| US11954338B2 (en) * | 2021-12-07 | 2024-04-09 | Micron Technology, Inc. | Shared components in fuse match logic |
| US20250051472A1 (en) | 2021-12-17 | 2025-02-13 | Dana-Farber Cancer Institute, Inc. | Antibodies and uses thereof |
| EP4448575A2 (en) | 2021-12-17 | 2024-10-23 | Dana-Farber Cancer Institute, Inc. | Platform for antibody discovery |
| WO2023178357A1 (en) | 2022-03-18 | 2023-09-21 | Evolveimmune Therapeutics, Inc. | Bispecific antibody fusion molecules and methods of use thereof |
| CA3263665A1 (en) | 2022-08-15 | 2024-02-22 | Dana-Farber Cancer Institute, Inc. | Anti-CLDN4 antibodies and their methods of use |
| CA3263672A1 (en) | 2022-08-15 | 2024-02-22 | Dana-Farber Cancer Institute, Inc. | ANTI-MLSN ANTIBODIES AND THEIR METHODS OF USE |
| WO2024173607A2 (en) | 2023-02-14 | 2024-08-22 | Evolveimmune Therapeutics, Inc. | Combination of bispecific antibodies and chimeric antigen receptor t cells for treatment |
| WO2025059037A1 (en) | 2023-09-11 | 2025-03-20 | Evolveimmune Therapeutics, Inc. | Bispecific antibody fusion molecules targeting b7-h4 and cd3 and methods of use thereof |
| WO2025064885A1 (en) | 2023-09-20 | 2025-03-27 | Evolveimmune Therapeutics, Inc. | Multispecific antibodies that bind cd3 and cd2 and methods of use thereof |
| WO2025064890A1 (en) | 2023-09-20 | 2025-03-27 | Evolveimmune Therapeutics, Inc. | Bispecific antibody fusion molecules targeting cd180 and cd3 and methods of use thereof |
| US20250171537A1 (en) | 2023-11-28 | 2025-05-29 | Novimmune Sa | Method of treating disease using anti-cd47 x anti-mesothelin antibodies as a sole agent and in combination with anti-pd-1 antibodies |
Family Cites Families (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2567180B2 (ja) | 1992-03-23 | 1996-12-25 | 株式会社東芝 | 半導体メモリ |
| US5740114A (en) * | 1992-03-23 | 1998-04-14 | Matsushita Electric Industrial Co., Ltd. | Redundant memory cell selecting circuit having fuses coupled to memory cell group address and memory cell block address |
| JPH0696598A (ja) | 1992-07-10 | 1994-04-08 | Texas Instr Japan Ltd | 半導体メモリ装置及び欠陥メモリセル救済回路 |
| GB2292236A (en) | 1995-04-04 | 1996-02-14 | Memory Corp Plc | Improved partial memory engine |
| JP3979716B2 (ja) | 1998-01-06 | 2007-09-19 | 富士通株式会社 | クロック同期型メモリ装置及びそのスケジューラ回路 |
| JPH11317092A (ja) * | 1998-05-08 | 1999-11-16 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
| JP2000048567A (ja) | 1998-05-22 | 2000-02-18 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
| JP2000113695A (ja) * | 1998-10-01 | 2000-04-21 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
| RU2259604C2 (ru) * | 1999-12-28 | 2005-08-27 | Мацусита Электрик Индастриал Ко., Лтд. | Плата полупроводниковой памяти, устройство воспроизведения, устройство записи, способ воспроизведения, способ записи и считываемый посредством компьютера носитель информации |
| JP2001256795A (ja) | 2000-03-13 | 2001-09-21 | Toshiba Corp | 半導体記憶装置 |
| JP4535563B2 (ja) * | 2000-04-28 | 2010-09-01 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| JP4184586B2 (ja) * | 2000-09-28 | 2008-11-19 | 株式会社東芝 | 半導体記憶装置 |
| US6563743B2 (en) | 2000-11-27 | 2003-05-13 | Hitachi, Ltd. | Semiconductor device having dummy cells and semiconductor device having dummy cells for redundancy |
| JP4577334B2 (ja) * | 2000-11-27 | 2010-11-10 | 株式会社日立製作所 | 半導体装置 |
| JP2002216481A (ja) * | 2001-01-19 | 2002-08-02 | Hitachi Ltd | 半導体集積回路装置 |
| KR100388208B1 (ko) * | 2001-05-25 | 2003-06-19 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 리던던시 회로 |
| JP2004013961A (ja) * | 2002-06-04 | 2004-01-15 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
| US6888731B2 (en) * | 2002-11-29 | 2005-05-03 | Mosaid Technologies Incorporated | Method and apparatus for replacing defective rows in a semiconductor memory array |
| US7174477B2 (en) * | 2003-02-04 | 2007-02-06 | Micron Technology, Inc. | ROM redundancy in ROM embedded DRAM |
| JP2005276276A (ja) * | 2004-03-23 | 2005-10-06 | Toshiba Corp | 半導体集積回路装置 |
| JP4284247B2 (ja) * | 2004-08-13 | 2009-06-24 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| CN1787412B (zh) * | 2004-12-08 | 2010-05-05 | 中兴通讯股份有限公司 | 一种基于双端ram的时分复用的au指针解释器 |
| JP5018074B2 (ja) * | 2006-12-22 | 2012-09-05 | 富士通セミコンダクター株式会社 | メモリ装置，メモリコントローラ及びメモリシステム |
| US20080192543A1 (en) * | 2007-02-12 | 2008-08-14 | Qimonda North America Corp. | Method and Apparatus for Selecting Redundant Memory Cells |
| US7778070B2 (en) * | 2007-06-29 | 2010-08-17 | Qimonda Ag | Memory with dynamic redundancy configuration |
| JP2009043328A (ja) * | 2007-08-08 | 2009-02-26 | Toshiba Corp | 半導体集積回路 |
| US7609579B2 (en) * | 2007-11-21 | 2009-10-27 | Etron Technology Inc. | Memory module with failed memory cell repair function and method thereof |
| JP5449670B2 (ja) * | 2007-12-25 | 2014-03-19 | ピーエスフォー ルクスコ エスエイアールエル | 半導体記憶装置、および冗長領域のリフレッシュ方法 |
| JP5181698B2 (ja) * | 2008-01-30 | 2013-04-10 | 富士通セミコンダクター株式会社 | 半導体メモリおよび半導体メモリの製造方法 |
| JP2010198694A (ja) | 2009-02-26 | 2010-09-09 | Elpida Memory Inc | 半導体記憶装置及び半導体記憶装置における置換アドレスの判定方法 |
| JP5560463B2 (ja) * | 2010-05-21 | 2014-07-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2012109329A (ja) * | 2010-11-16 | 2012-06-07 | Elpida Memory Inc | 半導体装置及びその制御方法 |
| KR101180408B1 (ko) * | 2011-01-28 | 2012-09-10 | 에스케이하이닉스 주식회사 | 반도체 집적회로 및 그 제어 방법 |
| JP5737003B2 (ja) * | 2011-06-27 | 2015-06-17 | 富士通セミコンダクター株式会社 | 半導体メモリ、システムおよび半導体メモリの製造方法 |
| JP2013051016A (ja) * | 2011-08-31 | 2013-03-14 | Elpida Memory Inc | 半導体装置 |
| TW201327567A (zh) * | 2011-09-16 | 2013-07-01 | Mosaid Technologies Inc | 具有包含專用的冗餘區域之層之記憶體系統 |
| KR20130096493A (ko) * | 2012-02-22 | 2013-08-30 | 삼성전자주식회사 | 반도체 장치의 안티퓨즈 회로 및 그 안티퓨즈 회로의 내부 회로블록 테스팅 방법 |
| US8817560B2 (en) * | 2012-06-12 | 2014-08-26 | SK Hynix Inc. | Semiconductor memory device having redundant fuse circuit |
| KR20140026837A (ko) * | 2012-08-23 | 2014-03-06 | 에스케이하이닉스 주식회사 | 반도체 장치 |
-
2013
- 2013-08-29 US US14/014,183 patent/US9111624B2/en active Active
-
2014
- 2014-03-11 WO PCT/JP2014/057025 patent/WO2014148404A1/en not_active Ceased
- 2014-03-11 TW TW104144062A patent/TWI590248B/zh active
- 2014-03-11 RU RU2015145289A patent/RU2618368C2/ru active
- 2014-03-11 JP JP2016503912A patent/JP2016517126A/ja active Pending
- 2014-03-11 CN CN201480017098.XA patent/CN105378851B/zh active Active
- 2014-03-11 TW TW103108502A patent/TWI528365B/zh active
- 2014-03-11 CN CN201811189658.6A patent/CN109378029B/zh active Active
-
2015
- 2015-07-14 US US14/799,066 patent/US9502140B2/en not_active Ceased
-
2018
- 2018-11-20 US US16/196,885 patent/USRE48178E1/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US9502140B2 (en) | 2016-11-22 |
| TWI590248B (zh) | 2017-07-01 |
| USRE48178E1 (en) | 2020-08-25 |
| WO2014148404A1 (en) | 2014-09-25 |
| TW201503129A (zh) | 2015-01-16 |
| CN109378029B (zh) | 2022-08-16 |
| US20150318061A1 (en) | 2015-11-05 |
| JP2016517126A (ja) | 2016-06-09 |
| US20140286086A1 (en) | 2014-09-25 |
| TW201619964A (zh) | 2016-06-01 |
| CN109378029A (zh) | 2019-02-22 |
| CN105378851A (zh) | 2016-03-02 |
| RU2618368C2 (ru) | 2017-05-03 |
| TWI528365B (zh) | 2016-04-01 |
| US9111624B2 (en) | 2015-08-18 |
| CN105378851B (zh) | 2018-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2015145289A (ru) | Полупроводниковое запоминающее устройство | |
| US8015438B2 (en) | Memory circuit | |
| KR102117633B1 (ko) | 셀프 리페어 장치 | |
| CN106205730B (zh) | 智能自修复器件和方法 | |
| KR20160148347A (ko) | 셀프 리페어 장치 및 방법 | |
| US8913451B2 (en) | Memory device and test method thereof | |
| JP2006511904A5 (ru) | ||
| JP2006196157A (ja) | 保安リダンダンシーブロックを具備したｎａｎｄフラッシュメモリ装置及び保安ブロックをリペアする方法 | |
| CN101329918A (zh) | 存储器内建自修复系统及自修复方法 | |
| JP2008186460A (ja) | ダイナミックに修復可能なメモリに関する方法及びシステム | |
| US9136019B1 (en) | Built-in testing of unused element on chip | |
| JP2016512646A (ja) | 構成情報を記憶するための予備セクタを有するメモリセルアレイ | |
| US9965346B2 (en) | Handling repaired memory array elements in a memory of a computer system | |
| US8867288B2 (en) | Memory device and test method thereof | |
| US9001609B2 (en) | Hybrid latch and fuse scheme for memory repair | |
| US20150227461A1 (en) | Repairing a memory device | |
| US9589668B2 (en) | Semiconductor memory device for performing test operation of circuits related to repair scheme and operating method thereof | |
| US9003252B1 (en) | Method and system for memory test and repair | |
| US9093178B1 (en) | Integrated circuit with programmable storage cell array and boot-up operation method thereof | |
| US20150095564A1 (en) | Apparatus and method for selecting memory outside a memory array | |
| KR20150006167A (ko) | 반도체 시스템 및 그 리페어 방법 | |
| KR20150072043A (ko) | 반도체 장치 | |
| CN101405817A (zh) | 半导体存储器 | |
| KR20190062913A (ko) | 반도체 메모리 장치 | |
| KR20140081345A (ko) | 반도체 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PC41 | Official registration of the transfer of exclusive right |
Effective date: 20170904 |
|
| PC43 | Official registration of the transfer of the exclusive right without contract for inventions |
Effective date: 20220420 |