RU2011149894A

RU2011149894A - Система автоматического управления

Info

Publication number: RU2011149894A
Application number: RU2011149894/02A
Authority: RU
Inventors: Владимир Михайлович Антимиров; Сергей Федорович Дерюгин; Михаил Борисович Трапезников
Priority date: 2011-12-07
Filing date: 2011-12-07
Publication date: 2013-06-20
Also published as: RU2494006C2

Abstract

1. Система управления, содержащая три управляющих вычислителя, с подключенными к ним через блок сбора информации датчиками, аппаратурой спутниковой навигации, подсистемой инерциальной навигации, подсистемой оптической коррекции, содержащая формирователь синхроимпульсов, отличающаяся тем, что в ее состав введены переключатель каналов вычислителей, подключенный входами к вычислителям, а выходом - к исполнительным органам с датчиками обратной связи и формирователю синхроимпульсов, блок контроля и управления, подключенный входами к выходам вычислителей и их контрольных устройств, в выходами - к управляющему входу переключателя, причем выходы датчиков и датчиков обратной связи подключены к входам блока сбора информации, токовая шина которого последовательно проходит через датчики и датчики обратной связи исполнительных органов, а входы-выходы блока подключены к вычислителям.2. Система по п.1, отличающаяся тем, что блок сбора информации содержит буферные регистры и преобразователь информации, входы которых являются входами блока, а выходы через элементы гальванической развязки подключены к углу связи, входы-выходы которого являются входами-выходами блока, а управляющий выход подключен к управляющему входу преобразователя, токовая шина которого подключена последовательно к датчикам и датчикам обратной связи, после которых возвращается на вход блока.3. Система по п.1, отличающаяся тем, что управляющий вычислитель содержит процессор с подключенным к нему запоминающим устройством, причем входы-выходы процессора, его вход обнуления/пуска и блокирующий вход запоминающего устройства являются одновременными �

Claims

1. Система управления, содержащая три управляющих вычислителя, с подключенными к ним через блок сбора информации датчиками, аппаратурой спутниковой навигации, подсистемой инерциальной навигации, подсистемой оптической коррекции, содержащая формирователь синхроимпульсов, отличающаяся тем, что в ее состав введены переключатель каналов вычислителей, подключенный входами к вычислителям, а выходом - к исполнительным органам с датчиками обратной связи и формирователю синхроимпульсов, блок контроля и управления, подключенный входами к выходам вычислителей и их контрольных устройств, в выходами - к управляющему входу переключателя, причем выходы датчиков и датчиков обратной связи подключены к входам блока сбора информации, токовая шина которого последовательно проходит через датчики и датчики обратной связи исполнительных органов, а входы-выходы блока подключены к вычислителям.

2. Система по п.1, отличающаяся тем, что блок сбора информации содержит буферные регистры и преобразователь информации, входы которых являются входами блока, а выходы через элементы гальванической развязки подключены к углу связи, входы-выходы которого являются входами-выходами блока, а управляющий выход подключен к управляющему входу преобразователя, токовая шина которого подключена последовательно к датчикам и датчикам обратной связи, после которых возвращается на вход блока.

3. Система по п.1, отличающаяся тем, что управляющий вычислитель содержит процессор с подключенным к нему запоминающим устройством, причем входы-выходы процессора, его вход обнуления/пуска и блокирующий вход запоминающего устройства являются одновременными входами-выходами и входами вычислителя.

4. Система по п.1, отличающаяся тем, что формирователь синхроимпульсов содержит три генератора импульсов, управляющие входы которых являются входом формирователя, а выход каждого из которых подключен к своему блоку фазирования, фазирующий выход каждого из которых подключен к фазирующим входам двух других блоков и является тактовым выходом блока и формирователя, а выходы блоков подключены к мажоритарному элементу, выходы которого являются выходами формирователя.

5. Система по п.4, отличающаяся тем, что генератор импульсов содержит n последовательно соединенных инверторов, выходы которых подключены к входам мультиплексора, выход которого является выходом генератора и подключен к входам первого инвертора и счетчика частоты, выход которого подключен к первому входу схемы сравнения, к второму входу которой подключен выход регистра кода частоты, а инкрементный и декрементный выходы схемы сравнения подключены к одноименным входам счетчика кода частоты, вход которого и вход регистра кода частоты являются управляющим входом генератора.

6. Система по п.4, отличающаяся тем, что блок фазирования содержит элемент И, первый вход которого является входом формирователя, а выход подключен к сдвиговому регистру и счетчику, выходы которого подключены к первому и второму дешифраторам, причем выход первого дешифратора является выходом блока, а выход второго дешифратора подключен к запускающему входу триггера останова, выход которого является фазирующим выходом формирователя и подключен к второму входу элемента И и первому входу мажоритарного элемента, к второму и третьему входам которого подключены выходы триггеров привязки, входы которых являются фазирующими входами формирователя, а их синхронизирующий вход объединен с первым входом элемента И, а нечетные и четные выходы сдвигового регистра подключены к запускающим и сбрасывающим входам триггеров-формирователей, выходы которых являются синхронизирующими выходами блока.

7. Система по п.2, отличающаяся тем, что преобразователь содержит коммутатор, входы которого являются входами преобразователя, а выход подключен к преобразователю напряжения в частоту, выход которого подключен к узлу связи, входы-выходы которого являются входами-выходами преобразователя, а управляющий выход подключен к управляющему входу коммутатора, к дополнительным входам которого подключены выводы эталонного резистора, включенного в шину источника тока, которая выводится на выход и после прохождения внешних датчиков возвращается в источник тока.

8. Система по п.1, отличающаяся тем, что датчик внешнего воздействия реализован на основе блокинг-генератора, к базе транзистора которого у датчика ионизирующего воздействия подключен обратносмещенный диод, а у датчика электромагнитного воздействия - резонансный контур.

9. Система по п.1, отличающаяся тем, что формирователь сигналов содержит кварцевый задающий генератор, подключенный выходом к первому входу первого элемента И, выход которого подключен к входу реализованного на динамических триггерах счетчика тактов, выходы которого подключены к первому и второму счетным дешифраторам, причем выход первого дешифратора является выходом обнуления/пуска формирователя, а выход второго подключен к первому входу второго триггера, выход которого подключен к первому входу второго элемента И, выход которого является блокирующим выходом формирователя, управляющий вход которого является входом регистра управления, выход которого через дешифратор кода подключен к запрещающему входу второго элемента И, второй вход которого является датчиковым входом формирователя и объединен с вторым входом второго триггера и входом первого триггера, выход которого подключен к второму входу первого элемента И.

10. Система по п.9, отличающаяся тем, что динамический триггер реализован как транзисторный усилитель, к базе которого помимо задающего режим резисторного делителя подключена LC цепь, в качестве элемента памяти.

11. Система по п.2, отличающаяся тем, что источник импульсного питания содержит три параллельных цепи, в каждой из которых последовательно включены между силовой шиной и выходной два полевых транзистора, причем три управляющих тактовых сигнала подключены к затворам транзисторов таким образом, что каждый сигнал поступает на затворы двух транзисторов, находящихся в разных цепях, образуя, таким образом, на транзисторах выборку «2 из 3».