Claims (1)
Устройство контроля свободности рельсовой линии, содержащее путевой генератор, первый полосовой фильтр, первый и второй согласующие трансформаторы, три рельсовых линии, первый выпрямитель, первый и второй аналогово-цифровые преобразователи, программируемое постоянное запоминающее устройство, второй и третий компараторы, первый и второй логические элементы И, первый и второй триггеры, тактовой генератор, отличающееся тем, что оно дополнительно содержит кнопку восстановления, четвертую рельсовую линию, третий и четвертый согласующие трансформаторы, второй полосовой фильтр, датчик порогового сопротивления, стабилизатор напряжения, первый и второй сумматоры, первое и второе вычислительное устройство, второй и третий выпрямители, третий аналого-цифровой преобразователь, резистор, первый и второй стековые накопители, причем выход стабилизатора напряжения подключен через путевой генератор ко входу второго выпрямителя, через резистор ко входам первого выпрямителя и первого полосового фильтра, выходы первого и второго выпрямителей подключены ко входу первого вычислительного устройства через аналогово-цифровые преобразователи, выходы первого полосового фильтра подключены ко второму согласующему трансформатору и через второй полосовой фильтр ко входу третьего выпрямителя, выходы которого подключены к третьему аналогово-цифровому преобразователю, выходы которого подключены к первому стековому накопителю и третьему компаратору напрямую и через программируемое постоянное запоминающее устройство и второе вычислительное устройство, выходы первого стекового накопителя подключены к первому сумматору и через второй стековый накопитель ко второму сумматору, прямой выход первого триггера подключен ко входу программируемого постоянного запоминающего устройства, а инверсный - через первый логический элемент И к выходу схемы и через второй логический элемент И ко второму стековому накопителю, выход третьего компаратора подключен к входу R первого триггера, тактовый генератор через второй логический элемент И, второй стековый накопитель, второй сумматор, второй компаратор, второй триггер и первый логический элемент И подключен к выходу схемы.
A rail line free device comprising a track generator, a first bandpass filter, first and second matching transformers, three rail lines, a first rectifier, first and second analog-to-digital converters, programmable read-only memory, second and third comparators, first and second logic elements And, the first and second triggers, a clock, characterized in that it further comprises a restore button, a fourth rail line, a third and fourth matching t descriptors, a second bandpass filter, a threshold resistance sensor, a voltage stabilizer, the first and second adders, the first and second computing devices, the second and third rectifiers, the third analog-to-digital converter, a resistor, the first and second stack drives, and the voltage regulator output is connected through the track a generator to the input of the second rectifier, through a resistor to the inputs of the first rectifier and the first bandpass filter, the outputs of the first and second rectifiers are connected to the input of the first calculator device through analog-to-digital converters, the outputs of the first bandpass filter are connected to the second matching transformer and through the second bandpass filter to the input of the third rectifier, the outputs of which are connected to the third analog-to-digital converter, the outputs of which are connected to the first stack drive and the third comparator directly and through programmable read-only memory and a second computing device, the outputs of the first stack drive are connected to the first adder and through the second stack drive to the second adder, the direct output of the first trigger is connected to the input of the programmable read-only memory, and the inverse through the first logical element And to the output of the circuit and through the second logical element And to the second stack drive, the output of the third comparator is connected to the input R the first trigger, the clock through the second logical element And, the second stack drive, the second adder, the second comparator, the second trigger and the first logical element And connected to the output with Hems.