Claims (1)
Параллельный сумматор-вычитатель на нейронах со сквозным переносом, содержащий блок ввода чисел, блок компарации, блок регистра большего числа, блок сумматоров-вычитателей, блок регистра меньшего числа, блок блок регистра результата, блок управления, отличающийся тем, что дополнительно введены: схема определения сквозного переноса-заема, причем первый и второй информационные выходы блока ввода чисел соединены соответственно с первым и вторым информационными входами блока компарации, первый информационный выход которого соединен с первым информационным входом блока регистра большего числа, второй информационный вход которого соединен с третьим информационным выходом блока управления, третий, четвертый и пятый управляющие входы которого соединены соответственно с первым, вторым и третьим управляющими выходами блока компарации, второй информационный выход которого соединен с первым информационным входом блока регистра меньшего числа, второй информационный вход которого соединен со вторым информационным выходом блока управления, первый информационный выход которого соединен со вторым информационным входом блока регистра результата, управляющий вход которого соединен с четвертым управляющим выходом блока компарации, управляющий вход которого соединен с управляющим выходом блока ввода чисел и с управляющим входом схемы определения сквозного переноса-заема заема и с управляющим входом блока сумматоров-вычитателей и с шестым управляющим входом блока управления, седьмой управляющий вход которого соединен с управляющим выходом блока сумматоров-вычитателей, третий информационный вход которого соединен с информационным выходом блока регистра меньшего числа и со вторым информационным входом схемы определения сквозного переноса-заема, информационный выход которой соединен с первым информационным входом блока сумматоров-вычитателей, второй информационный вход которого соединен с первым информационным входом схемы определения сквозного переноса-заема и с информационным выходом блока регистра большего числа, первый и второй управляющие входы "СБРОС" и "ПУСК" блока управления являются внешними входами параллельного сумматора-вычитателя на нейронах со сквозным переносом.
A parallel adder-subtractor on neurons with end-to-end transfer, comprising a number input block, a comparator block, a register block of a larger number, an adder-subtracter block, a register register of a lower number, a block of a result register, a control block, characterized in that it is additionally introduced: determination circuit end-to-end loan transfer, wherein the first and second information outputs of the number input unit are connected respectively to the first and second information inputs of the comparation unit, the first information output of which is connected to the the information input of a larger register block, the second information input of which is connected to the third information output of the control unit, the third, fourth and fifth control inputs of which are connected respectively to the first, second and third control outputs of the comparation unit, the second information output of which is connected to the first information input less register block, the second information input of which is connected to the second information output of the control unit, the first information output of which the second is connected to the second information input of the result register block, the control input of which is connected to the fourth control output of the comparation block, the control input of which is connected to the control output of the number input block and to the control input of the loan transfer-loan determination circuit and to the control input of the adder-subtractor block and with the sixth control input of the control unit, the seventh control input of which is connected to the control output of the adder-subtractor unit, the third information input of which It is connected to the information output of the register block of a smaller number and to the second information input of the pass-through-loan determination circuit, the information output of which is connected to the first information input of the adder-subtractor block, the second information input of which is connected to the first information input of the pass-through-loan determination circuit and information output of the register block of a larger number, the first and second control inputs "RESET" and "START" of the control unit are external inputs of the parallel adder-in reader on neurons ripple.