[go: up one dir, main page]

RU2008144440A - UNIFORM DIGITAL SEQUENCE FORMER - Google Patents

UNIFORM DIGITAL SEQUENCE FORMER Download PDF

Info

Publication number
RU2008144440A
RU2008144440A RU2008144440/09A RU2008144440A RU2008144440A RU 2008144440 A RU2008144440 A RU 2008144440A RU 2008144440/09 A RU2008144440/09 A RU 2008144440/09A RU 2008144440 A RU2008144440 A RU 2008144440A RU 2008144440 A RU2008144440 A RU 2008144440A
Authority
RU
Russia
Prior art keywords
circuit
output
input
memory
series
Prior art date
Application number
RU2008144440/09A
Other languages
Russian (ru)
Other versions
RU2417406C2 (en
Inventor
Михаил Константинович Смирнов (RU)
Михаил Константинович Смирнов
Сергей Анатольевич Ерошкин (RU)
Сергей Анатольевич Ерошкин
Дмитрий Борисович Николаев (RU)
Дмитрий Борисович Николаев
Original Assignee
Российская Федерация, от имени коротой выступает Государственная корпорация по атомной энергии "Росатом" (RU)
Российская Федерация, от имени коротой выступает Государственная корпорация по атомной энергии "Росатом"
Федеральное государственное унитарное предприятие "Российский федеральный ядерный центр - Всероссийский научно-исследовательский инс
Федеральное государственное унитарное предприятие "Российский Федеральный ядерный центр - Всероссийский научно-исследовательский институт экспериментальной физики" (ФГУП "РФЯЦ-ВНИИЭФ")
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Российская Федерация, от имени коротой выступает Государственная корпорация по атомной энергии "Росатом" (RU), Российская Федерация, от имени коротой выступает Государственная корпорация по атомной энергии "Росатом", Федеральное государственное унитарное предприятие "Российский федеральный ядерный центр - Всероссийский научно-исследовательский инс, Федеральное государственное унитарное предприятие "Российский Федеральный ядерный центр - Всероссийский научно-исследовательский институт экспериментальной физики" (ФГУП "РФЯЦ-ВНИИЭФ") filed Critical Российская Федерация, от имени коротой выступает Государственная корпорация по атомной энергии "Росатом" (RU)
Priority to RU2008144440/08A priority Critical patent/RU2417406C2/en
Publication of RU2008144440A publication Critical patent/RU2008144440A/en
Application granted granted Critical
Publication of RU2417406C2 publication Critical patent/RU2417406C2/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Dram (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)

Abstract

Формирователь цифровой последовательности с равномерным распределением, содержащий генератор шумовых сигналов, счетный триггер и схему памяти, отличающийся тем, что дополнительно введены схема стабилизации режима, схема выравнивания, тактовый генератор и последовательно соединенные предварительный усилитель, схема выделения постоянной составляющей и схема преобразования, второй вход которой соединен с выходом предварительного усилителя, вход которого соединен с выходом генератора шумовых сигналов, вход которого соединен с выходом схемы стабилизации режима, причем схема преобразования, схема выравнивания и схема памяти соединены последовательно, выход схемы памяти является выходом формирователя, второй вход схемы памяти соединен с первым выходом тактового генератора, второй выход которого соединен со вторым входом схемы выравнивания. A uniformly distributed digital sequence generator comprising a noise generator, a counting trigger and a memory circuit, characterized in that a mode stabilization circuit, an equalization circuit, a clock generator and a series amplifier connected in series, a DC component extraction circuit and a conversion circuit are introduced, the second input of which connected to the output of the pre-amplifier, the input of which is connected to the output of the noise generator, the input of which is connected to the output stabilization mode circuit, the conversion circuit, the circuit diagram of a memory alignment and are connected in series, the output of memory circuit is the output of the second memory circuit input coupled to the first output clock, a second output is connected to a second input of equalization circuit.

Claims (1)

Формирователь цифровой последовательности с равномерным распределением, содержащий генератор шумовых сигналов, счетный триггер и схему памяти, отличающийся тем, что дополнительно введены схема стабилизации режима, схема выравнивания, тактовый генератор и последовательно соединенные предварительный усилитель, схема выделения постоянной составляющей и схема преобразования, второй вход которой соединен с выходом предварительного усилителя, вход которого соединен с выходом генератора шумовых сигналов, вход которого соединен с выходом схемы стабилизации режима, причем схема преобразования, схема выравнивания и схема памяти соединены последовательно, выход схемы памяти является выходом формирователя, второй вход схемы памяти соединен с первым выходом тактового генератора, второй выход которого соединен со вторым входом схемы выравнивания. A uniformly distributed digital sequence generator comprising a noise generator, a counting trigger and a memory circuit, characterized in that a mode stabilization circuit, an equalization circuit, a clock generator and a series amplifier connected in series, a DC component extraction circuit and a conversion circuit are introduced, the second input of which connected to the output of the pre-amplifier, the input of which is connected to the output of the noise generator, the input of which is connected to the output stabilization mode circuit, the conversion circuit, the circuit diagram of a memory alignment and are connected in series, the output of memory circuit is the output of the second memory circuit input coupled to the first output clock, a second output is connected to a second input of equalization circuit.
RU2008144440/08A 2008-11-10 2008-11-10 Digital sequence generator having uniform distribution RU2417406C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2008144440/08A RU2417406C2 (en) 2008-11-10 2008-11-10 Digital sequence generator having uniform distribution

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2008144440/08A RU2417406C2 (en) 2008-11-10 2008-11-10 Digital sequence generator having uniform distribution

Publications (2)

Publication Number Publication Date
RU2008144440A true RU2008144440A (en) 2010-05-20
RU2417406C2 RU2417406C2 (en) 2011-04-27

Family

ID=42675643

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2008144440/08A RU2417406C2 (en) 2008-11-10 2008-11-10 Digital sequence generator having uniform distribution

Country Status (1)

Country Link
RU (1) RU2417406C2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2642351C1 (en) * 2017-01-16 2018-01-24 Открытое Акционерное Общество "Информационные Технологии И Коммуникационные Системы" Method of selecting noise diodes using measuring device for generator of random numbers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1374221A1 (en) * 1986-05-05 1988-02-15 Харьковское Высшее Военное Авиационное Училище Радиоэлектроники Им.Ленинского Комсомола Украины Generator of random equally probable binary numbers
SU1566346A1 (en) * 1988-03-15 1990-05-23 Предприятие П/Я В-2445 Random number generator
RU2103725C1 (en) * 1994-11-23 1998-01-27 Хозрасчетный центр "Интеграл" Random number generator with uniform distribution
US7358821B2 (en) * 2006-07-11 2008-04-15 Leadtrend Technology Corp. Digital frequency jittering apparatus with random data generator and method thereof

Also Published As

Publication number Publication date
RU2417406C2 (en) 2011-04-27

Similar Documents

Publication Publication Date Title
JP2010166108A5 (en)
EP2566048A3 (en) Amplifier circuit
GB2451527B (en) Amplifier circuit
DE502008000252D1 (en) GENERATION OF DECORRELED SIGNALS
EP2592752A3 (en) Duty cycle distortion correction circuitry
WO2015163971A3 (en) Circuits for low noise amplifiers with interferer reflecting loops
TW200717215A (en) Voltage buffer circuit
RU2008144440A (en) UNIFORM DIGITAL SEQUENCE FORMER
RU2011115998A (en) PULSE ELECTRON-OPTICAL CONVERTER
JP2013521742A5 (en)
IN2014CN04111A (en)
JP2012049858A5 (en)
JP2014165759A (en) Operational amplification circuit
GB2481737A (en) Performing multiplication using an analog-to-digital converter
WO2011109056A8 (en) Amplifier offset and noise reduction in a multistage system
WO2008142968A1 (en) Imaging element and imaging device provided with the same
RU2010122360A (en) ZERO RADIOMETER
JP2010062537A5 (en)
RU2008113523A (en) KEY POWER AMPLIFIER
RU2008117296A (en) ADAPTIVE DIGITAL FOLDING DEVICE
RU2009146917A (en) DEVICE FOR WATER TREATMENT
RU2400010C2 (en) Amplifier with positive feedback
RU2008106562A (en) ROBUST MANAGEMENT SYSTEM
RU2012130692A (en) PRECISION AMPLIFIER OF HIGH POWER ANALOGUE SIGNALS WITH HIGH EFFICIENCY
TW200638681A (en) PWM generating circuit