[go: up one dir, main page]

RU2007119317A - Способ и устройство для переключения в вычислительной системе, включающей в себя по меньшей мере два исполнительных блока - Google Patents

Способ и устройство для переключения в вычислительной системе, включающей в себя по меньшей мере два исполнительных блока Download PDF

Info

Publication number
RU2007119317A
RU2007119317A RU2007119317/09A RU2007119317A RU2007119317A RU 2007119317 A RU2007119317 A RU 2007119317A RU 2007119317/09 A RU2007119317/09 A RU 2007119317/09A RU 2007119317 A RU2007119317 A RU 2007119317A RU 2007119317 A RU2007119317 A RU 2007119317A
Authority
RU
Russia
Prior art keywords
mode
internal bus
unit
switching
comparison
Prior art date
Application number
RU2007119317/09A
Other languages
English (en)
Inventor
Райнхард ВАЙБЕРЛЕ (DE)
Райнхард ВАЙБЕРЛЕ
Бернд МЮЛЛЕР (DE)
Бернд Мюллер
Ральф АНГЕРБАУЕР (DE)
Ральф АНГЕРБАУЕР
Йорк КОЛЛАНИ (DE)
Йорк КОЛЛАНИ
Райнер ГМЕЛИХ (DE)
Райнер ГМЕЛИХ
Эберхард БЕЛЬ (DE)
Эберхард БЕЛЬ
Original Assignee
Роберт Бош ГмбХ (DE)
Роберт Бош Гмбх
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE200410051937 external-priority patent/DE102004051937A1/de
Priority claimed from DE200410051992 external-priority patent/DE102004051992A1/de
Priority claimed from DE102004051950A external-priority patent/DE102004051950A1/de
Priority claimed from DE102004051952A external-priority patent/DE102004051952A1/de
Priority claimed from DE200410051964 external-priority patent/DE102004051964A1/de
Priority claimed from DE200510037229 external-priority patent/DE102005037229A1/de
Application filed by Роберт Бош ГмбХ (DE), Роберт Бош Гмбх filed Critical Роберт Бош ГмбХ (DE)
Publication of RU2007119317A publication Critical patent/RU2007119317A/ru

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1654—Error detection by comparing the output of redundant processing systems where the output of only one of the redundant processing components can drive the attached hardware, e.g. memory or I/O
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1695—Error detection or correction of the data by redundancy in hardware which are operating with time diversity
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/845—Systems in which the redundancy can be transformed in increased performance

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

1. Способ переключения в вычислительной системе, включающей в себя, по меньшей мере, два исполнительных блока, между, по меньшей мере, двумя режимами работы, причем первый режим работы соответствует режиму сравнения, а второй режим работы - режиму повышенной производительности, отличающийся тем, что исполнительные блоки выполнены с возможностью соединения с внутренней шиной вычислительной системы, причем в режиме повышенной производительности, по меньшей мере, два исполнительных блока соединены с внутренней шиной, а при переключении из режима повышенной производительности в режим сравнения, по меньшей мере, один исполнительный блок отключается от внутренней шины посредством выключателя, управляемого блоком переключения.2. Способ по п.1, отличающийся тем, что дополнительно предусмотрен компаратор, который включают в режиме сравнения.3. Способ по п.1, отличающийся тем, что дополнительно предусмотрен компаратор, который выключают в режиме повышенной производительности.4. Способ по п.1, отличающийся тем, что предусмотрен компаратор, который сравнивает данные и при несовпадении выдает сигнал ошибки, причем в режиме повышенной производительности сигнал ошибки маскируют.5. Способ по п.1, отличающийся тем, что, по меньшей мере, два исполнительных блока, данные на выходе которых сравнивают в режиме сравнения, рассматривают в этом режиме как один логический исполнительный блок на внутренней шине.6. Способ по п.1, отличающийся тем, что в режиме сравнения, по меньшей мере, один исполнительный блок отключен от внутренней шины, а входные данные, по меньшей мере, одного неотключенного исполнительного блока дублируют и подают �

Claims (11)

1. Способ переключения в вычислительной системе, включающей в себя, по меньшей мере, два исполнительных блока, между, по меньшей мере, двумя режимами работы, причем первый режим работы соответствует режиму сравнения, а второй режим работы - режиму повышенной производительности, отличающийся тем, что исполнительные блоки выполнены с возможностью соединения с внутренней шиной вычислительной системы, причем в режиме повышенной производительности, по меньшей мере, два исполнительных блока соединены с внутренней шиной, а при переключении из режима повышенной производительности в режим сравнения, по меньшей мере, один исполнительный блок отключается от внутренней шины посредством выключателя, управляемого блоком переключения.
2. Способ по п.1, отличающийся тем, что дополнительно предусмотрен компаратор, который включают в режиме сравнения.
3. Способ по п.1, отличающийся тем, что дополнительно предусмотрен компаратор, который выключают в режиме повышенной производительности.
4. Способ по п.1, отличающийся тем, что предусмотрен компаратор, который сравнивает данные и при несовпадении выдает сигнал ошибки, причем в режиме повышенной производительности сигнал ошибки маскируют.
5. Способ по п.1, отличающийся тем, что, по меньшей мере, два исполнительных блока, данные на выходе которых сравнивают в режиме сравнения, рассматривают в этом режиме как один логический исполнительный блок на внутренней шине.
6. Способ по п.1, отличающийся тем, что в режиме сравнения, по меньшей мере, один исполнительный блок отключен от внутренней шины, а входные данные, по меньшей мере, одного неотключенного исполнительного блока дублируют и подают в, по меньшей мере, один отключенный исполнительный блок.
7. Способ по п.1, отличающийся тем, что в режиме сравнения все исполнительные блоки, кроме одного, отключены от внутренней шины, а входные данные неотключенного исполнительного блока дублируют и подают во все отключенные исполнительные блоки.
8. Устройство для переключения в вычислительной системе, включающей в себя, по меньшей мере, два исполнительных блока, содержащее блок переключения, осуществляющий переключение между, по меньшей мере, двумя режимами работы, причем первый режим работы соответствует режиму сравнения, а второй - режиму повышенной производительности, отличающееся тем, что исполнительные блоки выполнены с возможностью соединения с внутренней шиной вычислительной системы, причем в режиме повышенной производительности, по меньшей мере, два исполнительных блока соединены с внутренней шиной, а в режиме сравнения с внутренней шиной соединен только один исполнительный блок, тогда как, по меньшей мере, второй исполнительный блок отключается от внутренней шины посредством выключателя, управляемого блоком переключения.
9. Устройство по п.8, отличающееся тем, что дополнительно предусмотрен компаратор, который выключен в режиме повышенной производительности.
10. Устройство по п.8, отличающееся тем, что дополнительно предусмотрен компаратор, который включен в режиме сравнения.
11. Устройство по пп.8 и 9 или 8 и 10, отличающееся тем, что блок переключения и компаратор объединены в одном компоненте в качестве блока переключения и сравнения.
RU2007119317/09A 2004-10-25 2005-10-25 Способ и устройство для переключения в вычислительной системе, включающей в себя по меньшей мере два исполнительных блока RU2007119317A (ru)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
DE200410051937 DE102004051937A1 (de) 2004-10-25 2004-10-25 Verfahren und Vorrichtung zur Synchronisierung in einem Mehrprozessorsystem
DE200410051992 DE102004051992A1 (de) 2004-10-25 2004-10-25 Verfahren und Vorrichtung zur Verzögerung von Zugriffen auf Daten und/oder Befehle eines Mehrprozessorsystems
DE102004051950A DE102004051950A1 (de) 2004-10-25 2004-10-25 Verfahren und Vorrichtung zur Taktumschaltung bei einem Mehrprozessorsystem
DE102004051950.1 2004-10-25
DE102004051952.8 2004-10-25
DE102004051952A DE102004051952A1 (de) 2004-10-25 2004-10-25 Verfahren zur Datenverteilung und Datenverteilungseinheit in einem Mehrprozessorsystem
DE102004051992.7 2004-10-25
DE102004051937.4 2004-10-25
DE102004051964.1 2004-10-25
DE200410051964 DE102004051964A1 (de) 2004-10-25 2004-10-25 Verfahren und Vorrichtung zur Überwachung einer Speichereinheit in einem Mehrprozessorsystem
DE102005037229.5 2005-08-08
DE200510037229 DE102005037229A1 (de) 2005-08-08 2005-08-08 Verfahren und Vorrichtung zur Umschaltung bei einem Rechnersystem mit wenigstens zwei Ausführungseinheiten
PCT/EP2005/055495 WO2006045773A2 (de) 2004-10-25 2005-10-25 Vorrichtung und verfahren zur modusumschaltung bei einem rechnersystem mit wenigstens zwei ausführungseinheiten

Publications (1)

Publication Number Publication Date
RU2007119317A true RU2007119317A (ru) 2008-12-10

Family

ID=36046411

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2007119317/09A RU2007119317A (ru) 2004-10-25 2005-10-25 Способ и устройство для переключения в вычислительной системе, включающей в себя по меньшей мере два исполнительных блока

Country Status (6)

Country Link
US (1) US20070255875A1 (ru)
EP (1) EP1807764A2 (ru)
JP (1) JP2008518296A (ru)
KR (1) KR20070083760A (ru)
RU (1) RU2007119317A (ru)
WO (1) WO2006045773A2 (ru)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070085278A (ko) * 2004-10-25 2007-08-27 로베르트 보쉬 게엠베하 적어도 2개의 실행 유닛을 구비한 컴퓨터 시스템의 전환방법 및 그 전환 장치
DE102005037230A1 (de) * 2005-08-08 2007-02-15 Robert Bosch Gmbh Verfahren und Vorrichtung zur Überwachung von Funktionen eines Rechnersystems
DE102006048169A1 (de) * 2006-10-10 2008-04-17 Robert Bosch Gmbh Verfahren zur Überwachung einer Funktionsfähigkeit einer Steuerung
CN101580073B (zh) * 2008-05-12 2012-01-25 卡斯柯信号有限公司 计算机联锁系统码位级冗余方法
JP4709268B2 (ja) * 2008-11-28 2011-06-22 日立オートモティブシステムズ株式会社 車両制御用マルチコアシステムまたは内燃機関の制御装置
US8375250B2 (en) * 2009-03-04 2013-02-12 Infineon Technologies Ag System and method for testing a module
DE102011086530A1 (de) * 2010-11-19 2012-05-24 Continental Teves Ag & Co. Ohg Mikroprozessorsystem mit fehlertoleranter Architektur
JP5796311B2 (ja) 2011-03-15 2015-10-21 オムロン株式会社 制御装置およびシステムプログラム
DE102012201185A1 (de) 2012-01-27 2013-08-01 Siemens Aktiengesellschaft Verfahren zum Betreiben mindestens zweier Datenverarbeitungseinheiten mit hoher Verfügbarkeit, insbesondere in einem Fahrzeug, und Vorrichtung zum Betreiben einer Maschine
WO2014002174A1 (ja) 2012-06-25 2014-01-03 富士通株式会社 情報処理装置および情報処理装置の故障検出方法
US10380341B2 (en) * 2016-04-01 2019-08-13 Qualcomm Incorporated Adaptive systems and procedures for defending a processor against transient fault attacks
JP6693400B2 (ja) * 2016-12-06 2020-05-13 株式会社デンソー 車両用制御システム
US10635831B1 (en) * 2018-01-06 2020-04-28 Ralph Crittenden Moore Method to achieve better security using a memory protection unit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3864670A (en) * 1970-09-30 1975-02-04 Yokogawa Electric Works Ltd Dual computer system with signal exchange system
US4049957A (en) * 1971-06-23 1977-09-20 Hitachi, Ltd. Dual computer system
US4029952A (en) * 1973-11-06 1977-06-14 Westinghouse Electric Corporation Electric power plant having a multiple computer system for redundant control of turbine and steam generator operation
US5428769A (en) * 1992-03-31 1995-06-27 The Dow Chemical Company Process control interface system having triply redundant remote field units
US5544077A (en) * 1994-01-19 1996-08-06 International Business Machines Corporation High availability data processing system and method using finite state machines
US5537583A (en) * 1994-10-11 1996-07-16 The Boeing Company Method and apparatus for a fault tolerant clock with dynamic reconfiguration
AU1793999A (en) * 1997-12-11 1999-06-28 Telefonaktiebolaget Lm Ericsson (Publ) Redundancy termination for dynamic fault isolation
DE19815263C2 (de) * 1998-04-04 2002-03-28 Astrium Gmbh Vorrichtung zur fehlertoleranten Ausführung von Programmen
US6550017B1 (en) * 1999-06-29 2003-04-15 Sun Microsystems, Inc. System and method of monitoring a distributed fault tolerant computer system
US6615366B1 (en) * 1999-12-21 2003-09-02 Intel Corporation Microprocessor with dual execution core operable in high reliability mode
US6550018B1 (en) * 2000-02-18 2003-04-15 The University Of Akron Hybrid multiple redundant computer system
US6772368B2 (en) * 2000-12-11 2004-08-03 International Business Machines Corporation Multiprocessor with pair-wise high reliability mode, and method therefore

Also Published As

Publication number Publication date
KR20070083760A (ko) 2007-08-24
WO2006045773A3 (de) 2006-06-29
US20070255875A1 (en) 2007-11-01
JP2008518296A (ja) 2008-05-29
EP1807764A2 (de) 2007-07-18
WO2006045773A2 (de) 2006-05-04

Similar Documents

Publication Publication Date Title
RU2007119317A (ru) Способ и устройство для переключения в вычислительной системе, включающей в себя по меньшей мере два исполнительных блока
TW200630811A (en) Universal serial bus switching hub
ATE214221T1 (de) Busmasterumschalteinheit
WO2007140120A3 (en) Methods and apparatus for fast ethernet link switchover in the event of a link failure
CN106200854B (zh) 一种基于多种供电模式下的双主控模块系统开机方法
RU2008108475A (ru) Способ и устройство для контроля функций вычислительной системы
ATE480036T1 (de) Schaltnetzteil
US6639442B1 (en) Integrated circuit comprising at least two clock systems
US20040022638A1 (en) Cooling fan, in particular for motor vehicles
WO2007109271B1 (en) High side reset logic for gate driver
DE502005006441D1 (de) Verfahren und vorrichtung zur modusumschaltung und zum signalvergleich bei einem rechnersystem mit wenigstens zwei verarbeitungseinheiten
JP2008005446A (ja) 分周器およびその制御方法
CN202063095U (zh) 一种用于车载电脑的自动控制装置
CN110781111A (zh) 一种可实时监测的双冗余usb端口扩展装置
WO2008012714A3 (en) Binary controller and power supply with a binary controller
TW200745873A (en) Dual computers for backup and being fault-tolerant system architecture
WO2006045782A3 (de) Verfahren und vorrichtung zur umschaltung zwischen betriebsmodi eines multiprozessorsystems durch wenigstens ein externes signal
DE60324603D1 (de) Schaltung und verfahren zum betrieb einer last, insbesondere eine hochleistungs-entladungslampe, und eine regeleinheit für diese schaltung
DE112006004108A5 (de) Schaltgerät, insbesondere Kompaktstarter
US6954865B2 (en) Reduced verification complexity and power saving features in a pipelined integrated circuit
JP6706382B2 (ja) 車両用点灯制御装置
JPH0388299A (ja) 電気機器のランプ用電源回路
KR20080078211A (ko) 트랜스미션 게이트 스위치, 그것을 이용하는 시스템 및그것의 데이터 입출력 방법
CN102403781A (zh) 混合动力整车控制器的信号及电源切换电路
ATE395665T1 (de) Designoptimierung unter verwendung von ausgangstreibern für diskrete eingabeschnittstelle

Legal Events

Date Code Title Description
FA93 Acknowledgement of application withdrawn (no request for examination)

Effective date: 20081027