Claims (2)
1. Радиоприемное устройство многочастотных сигналов, содержащее первый формирователь порогового сигнала, переключатель режима, последовательно соединенные блок фильтров, первый и второй блоки преобразования частоты, ко вторым входам которых подключены одни выходы синтезатора, другие выходы которого соединены с входом датчика опорных частот и с первым входом генератора тактовых импульсов, первый и второй выходы которого подключены к тактовому входу первого решающего блока и к тактовым входам корреляторов, сигнальные и управляющие входы и выходы которых соединены соответственно с выходом усилителя-ограничителя-формирователя, с выходами блока формирования квадратур и с сигнальными входами первого решающего блока, отличающееся тем, что, с целью повышения помехоустойчивости, введены последовательно соединенные первый сумматор, ко входам которого подключены выходы корреляторов, и первый перемножитель, второй вход и выход которого соединены соответственно с выходом первого формирователя порогового сигнала и с управляющим входом первого решающего блока, датчик контрольной информации, последовательно соединенные анализатор каналов, ко входу которого подключен выход второго блока преобразования частоты, первый ключ, управляющий вход которого подключен к переключателю режима, и блок защиты, сигнальный вход и выход которого соединены соответственно с выходом второго блока преобразования частоты и с входом усилителя-ограничителя-формирователя, последовательно соединенные блок формирования псевдослучайной последовательности (ПСП), коммутатор ПСП, ко второму входу которого подключен выход датчика опорных частот, делитель, выход которого подключен к входу блока формирования квадратур, модулятор, к второму входу которого подключен выход датчика контрольной информации, первый и второй блоки обратного преобразования, ко вторым входам которых подключены одни выходы синтезатора, последовательно соединенные блок автоматической установки задержки, к входу которого подключен выход блока защиты, датчик времени и блок регулируемой задержки, выход и второй вход которого соединены соответственно со вторым входом генератора тактовых импульсов, третий выход которого подключен к тактовым входам блока формирования ПСП и датчика контрольной информации, и со вторым входом датчика времени, второй выход которого подключен к сигнальному входу блока формирования ПСП, последовательно соединенные коммутатор каналов, к сигнальным входам которого подключены выходы блока формирования квадратур, цифровой фильтр и аналого-цифровой преобразователь (АЦП), сигнальный вход и выход которого соединены соответственно с выходом блока защиты и со вторым сигнальным входом цифрового фильтра, тактовые входы и второй выход которого соединены соответственно с четвертым и пятым выходами генератора тактовых импульсов и с управляющим входом коммутатора каналов, второй формирователь порогового сигнала, последовательно-параллельный блок памяти, последовательно соединенные второй сумматор, к входам которого подключены выходы последовательно-параллельного блока памяти, второй перемножитель, ко второму входу которого подключен выход второго формирователя порогового сигнала, и второй решающий блок, сигнальные и тактовый вход которого соединены соответственно с выходами и тактовым входом последовательно-параллельного блока памяти, который подключен к соответствующему выходу генератора тактовых импульсов, последовательно-соединенные источник фиксированного напряжения, переключающий блок и второй ключ, сигнальный вход и выход которого соединены соответственно с переключающим блоком и с переключателем режима, который подключен к третьему входу коммутатора ПСП, третий ключ, входы и выход которого соединены соответственно с переключающим блоком и с управляющим входом первого ключа, четвертый ключ и блок сквозного контроля, сигнальный вход которого соединен с переключающим блоком и с управляющим входом четвертого ключа, сигнальный вход и выход которого соединены соответственно с выходом второго блока обратного преобразования и с входом блока фильтров, при этом соответствующий выход генератора тактовых импульсов подключен к тактовому входу блока сквозного контроля, выход которого соединен с третьим входом модулятора, а третий и четвертый выходы цифрового фильтра подключены соответственно к сигнальному и управляющему входам последовательно-параллельного блока памяти.1. A multi-frequency signal receiving device comprising a first threshold signal conditioner, a mode switch, a filter unit connected in series, first and second frequency conversion units, to the second inputs of which are connected one output of the synthesizer, the other outputs of which are connected to the input of the reference frequency sensor and to the first input clock generator, the first and second outputs of which are connected to the clock input of the first decision block and to the clock inputs of the correlators, signal and control inputs the outputs and outputs of which are connected respectively to the output of the amplifier-limiter-former, to the outputs of the quadrature forming unit and to the signal inputs of the first decision unit, characterized in that, in order to increase noise immunity, the first adder is connected in series, the inputs of which are connected to the outputs of the correlators, and a first multiplier, the second input and output of which are connected respectively to the output of the first driver of the threshold signal and to the control input of the first decision unit, a control sensor information channel, a channel analyzer connected in series to the input of which the output of the second frequency conversion unit is connected, a first key whose control input is connected to the mode switch, and a protection unit whose signal input and output are connected respectively to the output of the second frequency conversion unit and to the amplifier input - a shaper-limiter, connected in series to a pseudo-random sequence forming unit (PSP), a PSP switch, to the second input of which an op sensor output is connected frequency divider, the output of which is connected to the input of the quadrature forming unit, a modulator, to the second input of which the output of the control information sensor is connected, the first and second inverse conversion units, to the second inputs of which are connected one of the synthesizer outputs connected in series to the automatic delay setting unit, to the input of which is connected the output of the protection unit, a time sensor and an adjustable delay unit, the output and the second input of which are connected respectively to the second input of the clock pulse generator c, the third output of which is connected to the clock inputs of the SRP formation unit and the control information sensor, and with the second input of the time sensor, the second output of which is connected to the signal input of the SRP formation unit, connected in series to the channel switch, the signal inputs of which are connected to the outputs of the quadrature formation unit, digital filter and analog-to-digital converter (ADC), the signal input and output of which are connected respectively to the output of the protection unit and to the second signal input of the digital filter, cycle the new inputs and the second output of which are connected respectively to the fourth and fifth outputs of the clock pulse generator and to the control input of the channel switch, a second threshold driver, a serial-parallel memory block, a second adder connected in series, the outputs of a serial-parallel memory block are connected to its inputs, the second multiplier, to the second input of which the output of the second driver of the threshold signal is connected, and the second decision block, the signal and clock input of which connected respectively to the outputs and the clock input of a serial-parallel memory block, which is connected to the corresponding output of a clock pulse generator, series-connected source of fixed voltage, a switching block and a second switch, the signal input and output of which are connected respectively to a switching block and a mode switch, which is connected to the third input of the PSP switch, the third key, the inputs and output of which are connected respectively to the switching unit and to the control input ohm of the first key, the fourth key and the end-to-end control unit, the signal input of which is connected to the switching unit and to the control input of the fourth key, the signal input and output of which are connected respectively to the output of the second inverse conversion unit and to the input of the filter unit, while the corresponding output of the clock generator pulses are connected to the clock input of the end-to-end control unit, the output of which is connected to the third input of the modulator, and the third and fourth outputs of the digital filter are connected respectively to the signal the main and control inputs of the serial-parallel memory block.
2. Радиоприемное устройство многочастотных сигналов по п.1, отличающееся тем, что цифровой фильтр содержит блок стробирования, первый вход и выход которого являются соответственно первыми входом и выходом цифрового фильтра, делитель на два, распределитель, два регистра, накапливающий сумматор и последовательно соединенные блок сравнения, коммутатор, умножитель, сумматор, ко второму входу которого подключен второй выход коммутатора, и блок буферной памяти, второй вход которого соединен с первым выходом делителя на два, к входу которого подключен первый выход распределителя, и с управляющим входом первого регистра, сигнальный вход и выход которого соединены соответственно с первым выходом накапливающего сумматора, второй выход которого подключен к сигнальному входу второго регистра, и с одним входом блока сравнения, к другому входу которого подключен выход второго регистра, управляющий вход которого соединен со вторым выходом делителя на два, вход которого соединен со вторым входом блока стробирования и с первым входом накапливающего сумматора, второй и третий входы которого соединены соответственно со вторым выходом распределителя, который является вторым выходом цифрового фильтра, и с третьим выходом распределителя, вход которого и четвертый вход накапливающего сумматора, который соединен с третьим входом блока буферной памяти, являются тактовыми входами цифрового фильтра, вторым входом и третьим выходом которого являются соответственно сигнальный вход накапливающего сумматора и выход блока буферной памяти, к четвертому входу которого подключен второй выход распределителя, а первый выход делителя на два является четвертым выходом цифрового фильтра.2. The multi-frequency signal receiving device according to claim 1, characterized in that the digital filter comprises a gating unit, the first input and output of which are, respectively, the first input and output of the digital filter, a divider by two, a distributor, two registers, an accumulating adder and a series-connected unit comparisons, a switch, a multiplier, an adder, to the second input of which a second output of the switch is connected, and a buffer memory unit, the second input of which is connected to the first output of the divider by two, to the input of which the first output of the distributor is switched on, and with the control input of the first register, the signal input and output of which are connected respectively to the first output of the accumulating adder, the second output of which is connected to the signal input of the second register, and with one input of the comparison unit, the output of the second register is connected to the other input the control input of which is connected to the second output of the divider by two, the input of which is connected to the second input of the gating unit and to the first input of the accumulating adder, the second and third inputs of the cat They are connected respectively to the second output of the distributor, which is the second output of the digital filter, and to the third output of the distributor, the input of which and the fourth input of the accumulating adder, which is connected to the third input of the buffer memory block, are the clock inputs of the digital filter, the second input and third output of which are respectively the signal input of the accumulating adder and the output of the buffer memory unit, to the fourth input of which the second output of the distributor is connected, and divide the first output La for two is the fourth output of the digital filter.