RU2005105178A - Стартстопная система связи - Google Patents

Claims (1)

1. Стартстопная система связи, содержащая на передающей стороне последовательно соединенные источник информации, регистр сдвига, мультиплексор и передатчик, кроме того, первый генератор тактовых импульсов, последовательно соединенные генератор псевдослучайной последовательности, перемножитель и двоичный счетчик; последовательно соединенные генератор несущей частоты и ключ, выход которого соединен с сигнальным входом относительно фазового манипулятора, вход первого ГТИ соединен с синхровыходом источника информации, второй выход первого ГТИ соединен с тактовым входом регистра сдвига, а его третий выход подключен к вторым входам ГПСП и перемножителя, выход которого соединен также с управляющими входами ОФМ и ключа, причем первый выход первого ГТИ соединен с установочным входом двоичного счетчика, выходы которого соединены шиной с управляющими входами мультиплексора; на приемной стороне: последовательно соединенные приемник, согласованный фильтр и синхроблок, последовательно соединенные демодулятор и запоминающий блок, выход которого является выходом устройства, и второй ГТИ, причем первый выход второго ГТИ соединен с вторым входом запоминающего блока, второй его выход соединен с соответствующими входами демодулятора и запоминающего блока, кроме того, выход согласованного фильтра через линию задержки соединен с третьим входом демодулятора, при этом передающая и приемная стороны соединены посредством линии связи, введены на передающей стороне третий вход ГПСП, первый сумматор по модулю два и первая и вторая схемы И, первые входы которых объединены и соединены с первым выходом первого ГТИ, а вторые по одному подключены, соответственно, к прямому и инверсному выходам первого сумматора по модулю два, причем выходы первой и второй схем И подключены по одному к первому и третьему входам ГПСП, а входы первого сумматора по модулю два соединены шиной с выходами (шиной) регистра сдвига; на приемной стороне введены второй вход второго ГТИ, контрольные выходы (шина) запоминающего блока, последовательно соединенные схема ИЛИ и формирователь импульса, второй синхроблок, второй сумматор по модулю два, третья схема И и RS - триггер, причем первые входы второго сумматора по модулю два соединены шиной с контрольными выходами запоминающего блока, а последний - к выходу RS - триггера, первый и второй входы третьей схемы И подключены по одному соответственно к выходам второго сумматора по модулю два и формирователя импульса, первые и вторые входы второго ГТИ, схемы ИЛИ и RS-триггера подключены соответственно к выходам первого и второго синхроблоков, вход второго синхроблока подключен к выходу согласованного фильтра, а выход схемы ИЛИ подключен также к первому входу демодулятора; выход третьей схемы И является дополнительным выходом устройства.