Claims (1)
Демодулятор сигналов шестнадцатипозиционной квадратурной амплитудной манипуляции, содержащий блок восстановления несущей, выход которого подключен ко второму входу первого фазового детектора и через фазовращатель на 90° - ко второму входу второго фазового детектора, первый вход которого соединен с первым входом первого фазового детектора и является входом демодулятора, выходы первого и второго фазовых детекторов соединены соответственно с входами первого и второго фильтров нижних частот, при этом входы первого, второго, третьего, седьмого и восьмого компараторов соединены, а выходы седьмого и восьмого компараторов соединены с входами первого элемента ИЛИ, выход которого подключен к входу первого счетчика и первому входу второго элемента ИЛИ, выход и второй вход которого соединены, соответственно, с входом второго счетчика и входом третьего счетчика, который подключен к выходу третьего элемента ИЛИ, входы которого соединены с выходами девятого и десятого компараторов, входы которых соединены с входами четвертого, пятого и шестого компараторов, при этом выходы второго и пятого компараторов являются соответственно первым и вторым выходами демодулятора, выходы первого и третьего компараторов соединены соответственно с первым входом четвертого элемента ИЛИ и прямым входом первого элемента И, инверсный вход и выход которого соединены соответственно с выходом второго компаратора и вторым входом четвертого элемента ИЛИ, выход которого является третьим выходом демодулятора, четвертым выходом которого является выход пятого элемента ИЛИ, входы которого соединены соответственно с выходами шестого компаратора и второго элемента И, к прямому и инверсному входам которого подключены соответственно выходы четвертого и пятого компараторов, первый, второй, третий и четвертый входы дешифратора подключены соответственно к первому, второму, третьему и четвертому выходам демодулятора, первый, второй, третий и четвертый выходы дешифратора соединены с соответствующими входами шестого элемента ИЛИ, выход которого соединен с первым входом четвертого счетчика, выход которого соединен с первым входом первого блока сравнения, второй вход которого соединен с выходом пятого счетчика, вход которого соединен с выходом седьмого элемента ИЛИ, входы которого соединены соответственно с пятым, шестым, седьмым и восьмым выходами дешифратора, выход шестого счетчика соединен со вторыми входами четвертого, пятого и первого реверсивного счетчиков, первый и третий входы первого реверсивного счетчика соединены соответственно с первым и вторым выходами первого блока сравнения, выход первого реверсивного счетчика соединен с входом первого цифроаналогового преобразователя, первый вход и выход первого управляемого усилителя соединены соответственно с выходом первого фильтра нижних частот и входом первого компаратора, первый вход и выход второго управляемого усилителя соединены соответственно с выходом второго фильтра нижних частот и входом четвертого компаратора, отличающийся тем, что в него введены одиннадцатый, двенадцатый, тринадцатый и четырнадцатый компараторы, восьмой и девятый элементы ИЛИ, третий и четвертый элементы И, седьмой, восьмой и девятый счетчики, второй блок сравнения, второй реверсивный счетчик, второй цифроаналоговый преобразователь и сумматор, причем входы одиннадцатого и двенадцатого компараторов соединены со входом второго компаратора, входы тринадцатого и четырнадцатого компараторов соединены со входом пятого компаратора, выходы одиннадцатого и двенадцатого компараторов соединены со входами восьмого элемента ИЛИ, выходы тринадцатого и четырнадцатого компараторов соединены со входами девятого элемента ИЛИ, выход восьмого элемента ИЛИ соединен с первыми входами третьего и четвертого элементов И, выход девятого элемента ИЛИ соединен с вторыми входами третьего и четвертого элементов И, выход шестого элемента ИЛИ соединен с третьими входами третьего и четвертого элементов И, четвертые входы которых соединены с выходом второго элемента ИЛИ, четвертый вход третьего элемента И и первый, второй и четвертый входы четвертого элемента И являются инверсными, выход третьего элемента И соединен с первым входом седьмого счетчика, выход которого соединен с первым входом второго блока сравнения, второй вход которого соединен с выходом восьмого счетчика, вход которого соединен с выходом четвертого элемента И, выход девятого счетчика соединен с вторыми входами седьмого, восьмого и второго реверсивного счетчиков, первый и второй выходы второго блока сравнения соединены соответственно с первым и третьим входами второго реверсивного счетчика, выход которого соединен с входом второго цифроаналогового преобразователя, выход которого соединен с вторым входом сумматора, первый вход которого соединен с выходом первого цифроаналогового преобразователя, выход сумматора соединен с вторыми входами первого и второго управляемых усилителей.A signal demodulator of sixteen position quadrature amplitude manipulation, comprising a carrier recovery unit, the output of which is connected to the second input of the first phase detector and through a 90 ° phase shifter to the second input of the second phase detector, the first input of which is connected to the first input of the first phase detector and is the input of the demodulator, the outputs of the first and second phase detectors are connected respectively to the inputs of the first and second low-pass filters, while the inputs of the first, second, third, gray the seventh and eighth comparators are connected, and the outputs of the seventh and eighth comparators are connected to the inputs of the first OR element, the output of which is connected to the input of the first counter and the first input of the second OR element, the output and second input of which are connected, respectively, with the input of the second counter and the input of the third counter which is connected to the output of the third OR element, the inputs of which are connected to the outputs of the ninth and tenth comparators, the inputs of which are connected to the inputs of the fourth, fifth and sixth comparators, while the outputs of the second o and the fifth comparators are respectively the first and second outputs of the demodulator, the outputs of the first and third comparators are connected respectively to the first input of the fourth OR element and the direct input of the first AND element, the inverse input and output of which are connected respectively to the output of the second comparator and the second input of the fourth OR element, the output of which is the third output of the demodulator, the fourth output of which is the output of the fifth OR element, the inputs of which are connected respectively to the outputs of the sixth computer ator and the second element And, to the direct and inverse inputs of which the outputs of the fourth and fifth comparators are connected, the first, second, third and fourth inputs of the decoder are connected respectively to the first, second, third and fourth outputs of the demodulator, the first, second, third and fourth outputs the decoder is connected to the corresponding inputs of the sixth OR element, the output of which is connected to the first input of the fourth counter, the output of which is connected to the first input of the first comparison unit, the second input of which is din with the output of the fifth counter, the input of which is connected to the output of the seventh OR element, the inputs of which are connected respectively to the fifth, sixth, seventh and eighth outputs of the decoder, the output of the sixth counter is connected to the second inputs of the fourth, fifth and first reversible counters, the first and third inputs of the first the reversible counter are connected respectively to the first and second outputs of the first comparison unit, the output of the first reversible counter is connected to the input of the first digital-to-analog converter, the first input and output of the first nth controlled amplifier are connected respectively to the output of the first lowpass filter and the input of the first comparator, the first input and output of the second controlled amplifier are connected respectively to the output of the second lowpass filter and the input of the fourth comparator, characterized in that the eleventh, twelfth, thirteenth and fourteenth comparators, the eighth and ninth elements OR, the third and fourth elements AND, the seventh, eighth and ninth counters, the second comparison unit, the second reversible counter, the second digital a tax converter and an adder, wherein the inputs of the eleventh and twelfth comparators are connected to the input of the second comparator, the inputs of the thirteenth and fourteenth comparators are connected to the input of the fifth comparator, the outputs of the eleventh and twelfth comparators are connected to the inputs of the eighth element OR, the outputs of the thirteenth and fourteenth comparators are connected to the inputs OR, the output of the eighth element OR is connected to the first inputs of the third and fourth elements AND, the output of the ninth element OR is connected n with the second inputs of the third and fourth AND elements, the output of the sixth OR element is connected to the third inputs of the third and fourth AND elements, the fourth inputs of which are connected to the output of the second OR element, the fourth input of the third AND element and the first, second and fourth inputs of the fourth AND element are inverse, the output of the third element AND is connected to the first input of the seventh counter, the output of which is connected to the first input of the second comparison unit, the second input of which is connected to the output of the eighth counter, the input of which is connected to the output of the fourth element And, the output of the ninth counter is connected to the second inputs of the seventh, eighth and second reversible counters, the first and second outputs of the second comparison unit are connected respectively to the first and third inputs of the second reverse counter, the output of which is connected to the input of the second digital-to-analog converter, the output of which is connected with the second input of the adder, the first input of which is connected to the output of the first digital-to-analog converter, the output of the adder is connected to the second inputs of the first and second control amplified amplifiers.