RU2002135218A - Многоканальный адаптивный режекторный фильтр - Google Patents

Claims (1)

1. Многоканальный адаптивный режекторный фильтр, содержащий последовательно соединенные семь блоков памяти, первый сумматор, первый накопитель, первый делитель, первый умножитель и второй сумматор, причем выход первого сумматора соединен со вторым входом второго сумматора, входы всех блоков памяти соединены с соответствующими входами первого сумматора, а также последовательно соединенные третий сумматор и второй накопитель, причем вход и выход второго накопителя соединены соответственно со вторыми входами первого умножителя и первого делителя, вход и выход четвертого блока памяти соединены с соответствующими входами третьего сумматора, отличающийся тем, что дополнительно введены последовательно соединенные четвертый сумматор, третий накопитель, второй делитель, второй умножитель, пятый сумматор, четвертый накопитель, третий делитель, третий умножитель, шестой сумматор, пятый накопитель, четвертый делитель, четвертый умножитель и седьмой сумматор, последовательно соединенные восьмой сумматор, шестой накопитель, пятый делитель, пятый умножитель, девятый сумматор, седьмой накопитель, шестой делитель, седьмой умножитель, десятый сумматор и восьмой накопитель, а также выходы первых шести блоков памяти соединены с соответствующими входами четвертого сумматора, выход которого соединен со вторым входом пятого сумматора, выход пятого сумматора соединен со вторым входом шестого сумматора, выход шестого сумматора соединен со вторым входом седьмого сумматора, выходы второго, третьего, четвертого и пятого блоков памяти соединены с соответствующими входами восьмого сумматора, выход которого соединен со вторым входом девятого сумматора, выход девятого сумматора соединен со вторым входом седьмого и третьего умножителей, вход второго накопителя соединен со вторыми входами второго и пятого умножителей, выход второго накопителя соединен со вторым входом второго и пятого делителей, выход второго сумматора соединен со вторым входом десятого сумматора и через девятый накопитель со вторым входом шестого делителя, выход десятого сумматора соединен со вторым входом четвертого умножителя, выход восьмого накопителя соединен со вторым входом четвертого делителя и выход седьмого накопителя соединен со вторым входом третьего делителя.