Claims (1)
Приемное устройство последовательно-параллельного поиска сигнала, содержащее m блоков корреляторов, первые входы которых соединены между собой и являются входом устройства, m блоков сравнения, вторые входы которых соединены между собой и являются входом для напряжения порога, выходы m блоков сравнения соединены с первыми m входами решающего блока соответственно, второй выход которого соединен с первым входом блока управления и вторыми входами m блоков корреляторов, а также генератор опорных сигналов, m выходов которого соединены с третьими входами m блоков корреляторов и со вторыми m входами решающего блока, отличающееся тем, что введены блок формирования адреса и постоянно запоминающее устройство (ПЗУ), m выходов которого соединены с m входами генератора опорных сигналов, вход блока формирования адреса соединен с выходом блока управления, второй вход которого соединен с третьим выходом решающего блока, первый выход которого является выходом устройства, при этом m выходов блока формирования адреса соединены с m входами ПЗУ.A receiver-serial-parallel signal search device containing m blocks of correlators, the first inputs of which are interconnected and are the input of the device, m comparison blocks, the second inputs of which are interconnected and are an input for threshold voltage, the outputs of m comparison blocks are connected to the first m inputs a decision block, respectively, whose second output is connected to the first input of the control unit and the second inputs of m blocks of correlators, as well as a reference signal generator, m outputs of which are connected to the third by the inputs of m blocks of correlators and with the second m inputs of the decision block, characterized in that an address generation unit and a read-only memory (ROM) are inserted, m outputs of which are connected to m inputs of the reference signal generator, the input of the address generation unit is connected to the output of the control unit, the second input of which is connected to the third output of the decision block, the first output of which is the output of the device, while the m outputs of the address generation unit are connected to the m inputs of the ROM.