Claims (1)
Генератор ортогональных функций Уолша, содержащий генератор тактовых импульсов, n-разрядный счетчик дискретного интервала, n-разрядный счетчик номеров функций Уолша, группу логических элементов "И", блок свертки по модулю два, n-разрядный регистр сдвига номеров функций Уолша, в цепи обратной связи которого включены первый блок демультиплексоров, первая группа элементов "ИЛИ", первый блок сумматоров по модулю два, первый логический элемент "ИЛИ-НЕ", причем выход генератора тактовых импульсов соединен со счетным входом n-разрядного счетчика дискретного интервала, выход переполнения которого соединен со счетным входом n-разрядного счетчика номеров функций Уолша и синхронизирующими входами n-разрядного регистра сдвига номеров функций Уолша, i-й информационный выход которого соединен с первым входом i-го логического элемента "И" группы, j-й информационный выход n-разрядного регистра сдвига номеров функций Уолша соединен с информационным входом j-го демультиплексора первого блока (j= l-(n-1)) и j-м входов первого логического элемента "ИЛИ-НЕ", выход которого соединен с первым входом первого сумматора по модулю два первого блока, второй вход которого соединен с n-м информационным выходом старшего разряда n-разрядного регистра сдвига номеров функций Уолша, информационный выход первого блока сумматоров по модулю два соединен с информационным входом младшего разряда n-разрядного регистра сдвига номеров функций Уолша, вход начальной установки которого является одноименной шиной генератора и соединен с одноименными входами n-разрядного счетчика дискретного интервала, n-разрядного счетчика номеров функций Уолша, n-разрядного регистра сдвига номеров функций Уолша, i-й выход группы логических элементов "И" соединен i-й входом блока свертки по модулю два, выход которого является выходом устройства, отличающийся тем, что в него дополнительно введены m-разрядный счетчик количества упорядочений дискретного интервала, m-разрядный счетчик количества упорядочений номеров функций Уолша, n-разрядный регистр сдвига дискретного интервала функций Уолша, в цепи обратной связи которого включены второй блок демультиплексоров, вторая группа логических элементов "ИЛИ", второй блок сумматоров по модулю два, второй логический элемент "ИЛИ-НЕ", причем выход переполнения n-разрядного счетчика номеров функций Уолша соединен со счетным входом m-разрядного счетчика количества упорядочений дискретного интервала, выход переполнения которого соединен со счетным входом m-разрядного счетчика количества номеров функций Уолша, k-й информационный выход m-разрядного счетчика количества упорядочений дискретного интервала (k= l-m) соединен с k-м управляющим входом демультиплексоров второго блока, k-й информационный выход m-разрядного счетчика количества упорядочений номеров функций Уолша соединен с k-м управляющим входом демультиплексоров первого блока, i-й информационный n-разрядного регистра сдвига дискретного интервала функций Уолша соединен со вторым входом i-го логического элемента "И" группы, j-й информационный выход n-разрядного регистра сдвига дискретного интервала функций Уолша соединен с информационным входом j-го демультиплексора второго блока (j = l-(n-l)) и j-м входов второго логического элемента "ИЛИ-НЕ", выход которого соединен с первым входом первого сумматора по модулю два второго блока, второй вход которого соединен с n-м информационным выходом старшего разряда n-разрядного регистра сдвига дискретного интервала функций Уолша, информационный выход второго блока сумматоров по модулю два соединен с младшим разрядом n-разрядного регистра сдвига дискретного интервала функций Уолша, выход генератора тактовых импульсов соединен с синхронизирующими входами n-разрядного регистра сдвига дискретного интервала функций Уолша, вход начальной установки которого является одноименной шиной генератора и соединен с одноименными входами m-разрядного счетчика количества упорядочений дискретного интервала, m-разрядного счетчика количества упорядочений номеров функций Уолша, n-разрядного регистра сдвига дискретного интервала функций Уолша.A Walsh orthogonal function generator, comprising a clock, an n-bit discrete interval counter, an n-bit Walsh function number counter, an AND group of logic elements, a module two convolution module, an n-bit Walsh function number shift register, in the inverse circuit which includes the first block of demultiplexers, the first group of elements "OR", the first block of adders modulo two, the first logic element "OR NOT", and the output of the clock generator is connected to the counting input of the n-bit counter interval, the overflow output of which is connected to the counting input of the n-bit Walsh function number counter and the synchronizing inputs of the n-bit Walsh function number shift register, the i-th information output of which is connected to the first input of the i-th logical element “And” of the group, j the information output of the n-bit register for shifting the numbers of Walsh functions is connected to the information input of the j-th demultiplexer of the first block (j = l- (n-1)) and the j-th inputs of the first logical element "OR-NOT", the output of which is connected with first entry first of the adder modulo two first blocks, the second input of which is connected to the nth information output of the highest bit of the n-bit register of shift of numbers of Walsh functions, the information output of the first block of adders modulo two is connected to the information input of the least significant bit of the n-bit register of shift of numbers of functions Walsh, the initial installation input of which is the generator bus of the same name and connected to the inputs of the same name n-bit counter of a discrete interval, n-bit counter of the numbers of Walsh functions, n-bit register of the shift of numbers of Walsh functions, the i-th output of the group of logical elements "AND" is connected by the i-th input of the convolution unit modulo two, the output of which is the output of the device, characterized in that it additionally contains an m-bit counter of the number of discrete-interval orderings, m-bit counter of the number of orderings of the numbers of Walsh functions, n-bit shift register of the discrete interval of Walsh functions, the feedback circuit of which includes the second block of demultiplexers, the second group of logical elements "OR", the second there are two modulators of the adders, the second logic element is “OR NOT”, and the overflow output of the n-bit counter of Walsh function numbers is connected to the count input of the m-bit counter of the number of discrete interval orderings, the overflow output of which is connected to the count input of the m-bit quantity counter numbers of Walsh functions, the kth information output of the m-bit counter of the number of discrete interval orderings (k = lm) is connected to the kth control input of the demultiplexers of the second block, the kth information output is m-bit of the th counter of the number of orderings of the numbers of Walsh functions is connected to the k-th control input of the demultiplexers of the first block, the i-th information of the n-bit shift register of the discrete interval of Walsh functions is connected to the second input of the i-th logical element "And" of the group, j-th information output the n-bit shift register of the discrete interval of the Walsh functions is connected to the information input of the jth demultiplexer of the second block (j = l- (nl)) and the jth inputs of the second OR-NOT logical element, the output of which is connected to the first input of the first sum modulo two second blocks modulo, the second input of which is connected to the nth information output of the highest bit of the n-bit shift register of the discrete interval of the Walsh functions, the information output of the second adder block modulo two is connected to the lowest bit of the n-bit shift register of the discrete interval of Walsh functions , the output of the clock generator is connected to the synchronizing inputs of the n-bit shift register of the discrete interval of the Walsh functions, the input of the initial installation of which is the bus of the same name It is connected to the same inputs of the m-bit counter for the number of discrete interval orderings, the m-bit counter for the number of orderings of Walsh function numbers, and the n-bit shift register of the discrete interval of Walsh functions.