RU2071145C1 - Process for manufacture of thin monocrysralline semiconductor layers on insulator or other semiconductor material - Google Patents
Process for manufacture of thin monocrysralline semiconductor layers on insulator or other semiconductor material Download PDFInfo
- Publication number
- RU2071145C1 RU2071145C1 RU93042524A RU93042524A RU2071145C1 RU 2071145 C1 RU2071145 C1 RU 2071145C1 RU 93042524 A RU93042524 A RU 93042524A RU 93042524 A RU93042524 A RU 93042524A RU 2071145 C1 RU2071145 C1 RU 2071145C1
- Authority
- RU
- Russia
- Prior art keywords
- layer
- working
- plate
- silicon
- thickness
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 69
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 239000012212 insulator Substances 0.000 title claims description 13
- 239000000463 material Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title description 5
- 239000013078 crystal Substances 0.000 claims description 5
- 238000005304 joining Methods 0.000 abstract description 5
- 239000000126 substance Substances 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 abstract description 3
- 239000011148 porous material Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 50
- 229910052710 silicon Inorganic materials 0.000 description 48
- 239000010703 silicon Substances 0.000 description 48
- 238000005498 polishing Methods 0.000 description 15
- 235000012431 wafers Nutrition 0.000 description 13
- 239000010432 diamond Substances 0.000 description 7
- 229910003460 diamond Inorganic materials 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000000407 epitaxy Methods 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000009434 installation Methods 0.000 description 4
- 238000003754 machining Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 101100436085 Caenorhabditis elegans asm-3 gene Proteins 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- -1 ammonium peroxide Chemical class 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
Изобретение относится к полупроводниковой технике и может быть использовано в новом технологическом процессе: изготовлении структур кремний на изоляторе или кремний на арсениде галлия (через окисел) путем прямого соединения полупроводниковых пластин. The invention relates to semiconductor technology and can be used in a new process: the manufacture of structures of silicon on an insulator or silicon on gallium arsenide (through oxide) by direct connection of semiconductor wafers.
Начиная с 1985-1986 гг. появился ряд сообщений, в основном специалистов ведущих фирм Японии и США, о новом технологическом процессе: прямом соединении полупроводниковых пластин, как окисленных, так и нет, для получения структур кремний на изоляторе, как альтернатива способов: эпитаксиальное наращивание монокристаллического кремния на сапфире (КНС-структуры), а также получение слоев кремния на изоляторе с помощью напыления толстых слоев поликремния (структуры КСДИ). Поскольку этот метод вначале использовался для кремниевых структур, он получил название в англоязычной литературе: silicon direct bonding (Silicon on-insulator by wafer bonding: A. Review by W.P. Maszara. I. Electrochem. Society, vol. 138, N 1, 1991, pp. 341-347). Since 1985-1986 A number of reports appeared, mainly by specialists from leading companies in Japan and the USA, about a new technological process: direct connection of semiconductor wafers, both oxidized and not, to obtain silicon structures on an insulator, as an alternative to methods: epitaxial growth of single-crystal silicon on sapphire (KNS- structures), as well as obtaining silicon layers on an insulator by spraying thick layers of polysilicon (KSDI structure). Since this method was first used for silicon structures, it was named in English literature: silicon direct bonding (Silicon on-insulator by wafer bonding: A. Review by WP Maszara. I. Electrochem. Society, vol. 138, No. 1, 1991, pp. 341-347).
При новом способе получения слоев полупроводниковых материалов на изоляторе большую сложность представляет получение тонких слоев полупроводника (1 мкм и менее). Процесс соединения с получением монолитной структуры проводится, как правило, на заключительном этапе при высоких температурах и, в ряде случаев, с наложением сжимающего усилия, поэтому этот процесс также еще называют термокомпрессионным соединением. With the new method of producing layers of semiconductor materials on an insulator, the preparation of thin layers of a semiconductor (1 μm or less) is of great difficulty. The process of joining to obtain a monolithic structure is carried out, as a rule, at the final stage at high temperatures and, in some cases, with the application of a compressive force, therefore this process is also called thermocompression joining.
Вначале тонкие слои полупроводника на окисле пытались получить, используя стандартные процессы механической обработки после термокомпрессионного соединения двух полупроводниковых пластин через окисел. Таким образом, практически невозможно получить тонкие слои большой площади. При таком способе даже получение структур диаметром 76 мм с толщиной рабочего слоя 3-5 мкм, однородного по толщине, представляет большую сложность. Initially, they tried to obtain thin layers of a semiconductor on oxide using standard machining processes after thermocompression bonding two semiconductor wafers through an oxide. Thus, it is practically impossible to obtain thin layers of a large area. With this method, even obtaining structures with a diameter of 76 mm with a thickness of the working layer of 3-5 μm, uniform in thickness, is of great complexity.
Известен способ получения тонких кремниевых пленок на изоляторе, включающий термокомпрессионное соединение двух кремниевых пластин через окисел и утонение рабочей базовой пластины до 2-3 мкм механическим путем с использованием новой техники полирования: полирование производится специальным маленьким инструментом диаметром 1 см, совершающим, вращаясь, сканирование по поверхности пластины по заданной программе. Сканирование производится таким образом, что расстояние между двумя соседними траекториями движения полировального инструмента было 0,3 мм, т.е. значительно меньше, чем диаметр самого инструмента (метод NCA) (A. Yamada, O. Okabayushi, T. Nakamura, E. Kanda and M. Kawashima. Extended Abstract 201, 5 th International Work-shop on Future Elektron Devices-3D Integration, Miyagi-zao (1988). A known method of producing thin silicon films on an insulator, including thermocompressive connection of two silicon wafers through an oxide and thinning of the working base plate to 2-3 microns mechanically using a new polishing technique: polishing is done with a special small tool with a diameter of 1 cm, rotating by scanning plate surface according to a given program. Scanning is performed in such a way that the distance between two adjacent trajectories of the polishing tool was 0.3 mm, i.e. significantly smaller than the diameter of the tool itself (NCA method) (A. Yamada, O. Okabayushi, T. Nakamura, E. Kanda and M. Kawashima.
Преимуществом такого способа является то, что он позволяет при наличии необходимого оборудования получать рабочие кремниевые слои толщиной 2-3 мкм. Однако данный способ имеет ряд недостатков. Прежде всего для его реализации требуется наличие очень сложного оборудования с программным управлением, необходимость использования такого оборудования приводит к значительному удорожанию изделий и к необходимости для заинтересованных фирм разрабатывать из-за его отсутствия данное оборудование. Кроме того, локальная обработка полировальником малого размера может привести в возникновению макpорельефа на рабочей поверхности КНИ-структур, что отрицательно скажется на последующих процессах фотолитографии, особенно при субмикронных размерах элементов активных областей приборов. The advantage of this method is that it allows you to get working silicon layers with a thickness of 2-3 microns with the necessary equipment. However, this method has several disadvantages. First of all, its implementation requires the presence of very sophisticated equipment with program management, the need to use such equipment leads to a significant increase in the cost of products and the need for interested companies to develop this equipment because of its absence. In addition, local processing with a small polishing pad can lead to the appearance of a macrorelief on the working surface of SOI structures, which will adversely affect subsequent photolithography processes, especially for submicron sizes of elements in the active areas of devices.
Наиболее близким к предлагаемому является способ получения тонких кремниевых слоев на изоляторе, включающий формирование тонкого стопорного слоя в приповерхностной области рабочей пластины путем имплантации большой дозы бора, эпитаксиального наращивания на этой поверхности тонкого кремниевого эпи-слоя, проведения термокомпрессионного соединения поверхности эпитаксиального слоя с окисленной поверхностью пластины-носителя и последующее утонение базовой пластины сначала механическим путем, а потом травлением до сильно легированного слоя, на котором скорость травления должна резко упасть и процесс практически остановится (J.B. Jackey, S.R. Stiffler, F.R. White and J.R. Abernathey. Digest of Techn. Papers. IEDM-85, p. 684, 1985). Closest to the proposed one is a method of producing thin silicon layers on an insulator, including the formation of a thin retaining layer in the surface region of the working plate by implanting a large dose of boron, epitaxial build-up of a thin silicon epi-layer on this surface, thermocompression bonding the surface of the epitaxial layer with the oxidized surface of the plate -carrier and subsequent thinning of the base plate, first by mechanical means, and then by etching to heavily alloyed layer, at which the etching rate should drop sharply and the process will practically stop (J. B. Jackey, S. R. Stiffler, F. R. White and J. R. Abernathey. Digest of Techn. Papers. IEDM-85, p. 684, 1985).
Известно несколько разновидностей данного способа (W.P. Maszara, G. Goetz, A. Caviglia and J.B. Mc. Kitteric, J. Appl. Phys. 64, 4943, 1988; J. Haisma. G. A. C.M. Spierings, U.K.P. Biermann and J.A. Pals, Jpn. J. Appl. Phys. 28, 1426, 1989). Several varieties of this method are known (WP Maszara, G. Goetz, A. Caviglia and JB Mc. Kitteric, J. Appl. Phys. 64, 4943, 1988; J. Haisma. GACM Spierings, UKP Biermann and JA Pals, Jpn. J Appl. Phys. 28, 1426, 1989).
Преимуществом данного способа является возможность получения по данным авторов этого способа субмикронных размеров толщины рабочего кремниевого слоя (на данном этапе имеются сведения до 0,1 мкм). Кроме того, при этом способе отпадает необходимость в сложнейшем полировальном оборудовании с программным управлением. The advantage of this method is the possibility of obtaining, according to the authors of this method, submicron dimensions of the thickness of the working silicon layer (at this stage there is information up to 0.1 μm). In addition, this method eliminates the need for sophisticated polishing equipment with software control.
Однако данному способу присущ также ряд недостатков и наиболее существенным из них является тот, что стопорный слой формируется в непосредственной близости к рабочему кремниевому слою. Трудно предположить, что наличие сильно легированного, созданного ионной имплантацией бора слоя не приведет к повышенной плотности дефектов непосредственно в рабочем слое: избытку кластеров собственных точечных дефектов и преципитатов, связанных с ними. Кроме того, травление может не убрать слой с повышенным содержанием бора на "хвосте" диффузионного размытия, что при высокоомных рабочих слоях отрицательно скажется на параметрах, формируемых в дальнейшем на КНИ-структурах приборов. Другим недостатком этого способа является то, что необходимость формирования сильно локализованного, легированного бором слоя исключает возможность проведения всех последующих термических обработок при высоких температурах (чтобы не было диффузионного размытия пика бора). В частности, приходится использовать низкотемпературную эпитаксию (при 850oC), что возможно далеко не на всех установках эпитаксиального наращивания, процесс термокомпрессионного соединения проводить при температурах 800-900oC, что не оптимально с позиции получения качественного соединения (повышается вероятность образования "пузырей" на границе раздела).However, this method also has a number of disadvantages, and the most significant of them is the fact that the stop layer is formed in close proximity to the working silicon layer. It is difficult to assume that the presence of a heavily doped layer created by ion implantation of boron does not lead to an increased density of defects directly in the working layer: an excess of clusters of intrinsic point defects and precipitates associated with them. In addition, etching may not remove the layer with a high boron content on the “tail” of diffusion smearing, which with high-resistance working layers will adversely affect the parameters formed later on in the SOI structures of the devices. Another disadvantage of this method is that the need to form a highly localized, doped with boron layer eliminates the possibility of all subsequent heat treatments at high temperatures (so that there is no diffusion smearing of the peak of boron). In particular, it is necessary to use low-temperature epitaxy (at 850 ° C), which is far from possible on all epitaxial growth units, the thermocompression process should be carried out at temperatures of 800-900 ° C, which is not optimal from the point of view of obtaining a high-quality compound (the likelihood of formation of "bubbles" increases "at the interface).
Таким образом, данный способ технологически не оптимален и не позволяет получать качественные (по структуре) тонкие рабочие слои кремния. Thus, this method is not technologically optimal and does not allow to obtain high-quality (in structure) thin working layers of silicon.
Целью изобретения являются увеличение технологичности способа, снижение себестоимости изделия и повышение качества тонкого рабочего слоя кремния. The aim of the invention is to increase the manufacturability of the method, reducing the cost of the product and improving the quality of the thin working layer of silicon.
Цель достигается тем, что в способе получения тонких монокристаллических полупроводниковых слоев на изоляторе или другом полупроводниковом материале, включающем формирование стопорного слоя, термокомпрессионное соединение рабочей пластины с пластиной-носителем, утонение рабочей пластины до стопорного слоя и удаление стопорного слоя, термокомпрессионное соединение проводят при соотношении площадей рабочей пластины к пластине-носителю не более 0,85; причем в процессе термокомпрессионного соединения пластины размещают симметрично, а стопорный слой формируют на поверхности пластины-носителя, свободной от соединения, с твердостью, превышающей твердость материала рабочей пластины не менее, чем в 1,5 раза, и толщиной, превышающей толщину формируемого монокристаллического слоя на 1-15 мкм; утонение базовой пластины проводят путем индивидуальной обработки каждой соединительной пары так, чтобы на финише плоскость совпадала с поверхностью стопорного слоя. The goal is achieved by the fact that in the method for producing thin single-crystal semiconductor layers on an insulator or other semiconductor material, including forming a stopper layer, thermocompressive connection of the working plate to the carrier plate, thinning of the working plate to the stopper layer and removal of the stopper layer, the thermocompression connection is carried out with the area ratio working plate to the carrier plate no more than 0.85; moreover, in the process of thermocompression bonding, the wafers are placed symmetrically, and the retaining layer is formed on the surface of the carrier plate, free of bonding, with a hardness exceeding the hardness of the material of the working plate by at least 1.5 times and a thickness exceeding the thickness of the formed single crystal layer 1-15 microns; thinning of the base plate is carried out by individually processing each connecting pair so that at the finish the plane coincides with the surface of the retaining layer.
В предлагаемом способе получения тонких слоев прежде всего стопорный слой разнесен в пространстве с объемом рабочего слоя кремния, более того, он вынесен на практически нерабочую периферию пластин, что принципиально невозможно в прототипе. Эффективно также то, что его формирование в предлагаемом изобретении производится уже после проведения операции термокомпрессионного соединения пластин, что исключает ограничение по температуре в этом процессе. На данном этапе уже показано, что использование на этой стадии температур 1150-1200oC приводит к возникновению наибольших сил сцепления между соединениями поверхностями (200 кг/см2) и исключает возможность формирования "температурных" пузырей (G. Kissinger, W. Kissinger, H. Hofmann-Silicon wafer bonding high yield at high and low temperature. - Microsystem Technoloies 91. Труды конференции по микроэлектромеханическим системам и компонентам, 1991, p. 427-430).In the proposed method for producing thin layers, first of all, the retainer layer is spaced in space with the volume of the working silicon layer, moreover, it is placed on the practically non-working periphery of the plates, which is fundamentally impossible in the prototype. It is also effective that its formation in the present invention is made after the operation of thermocompression connection of the plates, which eliminates the temperature limit in this process. At this stage, it has already been shown that the use of temperatures of 1150-1200 o C at this stage leads to the appearance of the greatest adhesion forces between the joints on surfaces (200 kg / cm 2 ) and excludes the possibility of the formation of “temperature” bubbles (G. Kissinger, W. Kissinger, H. Hofmann-Silicon wafer bonding high yield at high and low temperature. - Microsystem Technoloies 91. Proceedings of the Conference on Microelectromechanical Systems and Components, 1991, p. 427-430).
Принципиальным отличием является также то, что стопорный слой формируют на той же самой поверхности пластины-носителя, которая непосредственно соединяется с поверхностью рабочей пластины. Таким образом, от этой плоскости (базы) отсчитывается толщина стопорного слоя и от нее также отсчитывается толщина рабочего кремниевого слоя, получаемого термокомпрессионным соединением многослойной структуры. Выбор одной и той же плоскости в качестве базы для фиксации толщины стопорного слоя и толщины рабочего слоя газовой структуры позволяет минимизировать разброс по толщине рабочего слоя. В отличие от прототипа стопор в предлагаемом способе механический за счет разности и твердости материалов, а не химический, как в прототипе, за счет разности скоростей травления. Малые толщины стопорного слоя позволяют разброс по его толщине сделать минимальным. The fundamental difference is also that the locking layer is formed on the same surface of the carrier plate, which is directly connected to the surface of the working plate. Thus, the thickness of the retaining layer is counted from this plane (base) and the thickness of the working silicon layer obtained by the thermocompression compound of the multilayer structure is also counted from it. The choice of the same plane as the base for fixing the thickness of the retaining layer and the thickness of the working layer of the gas structure minimizes the spread in the thickness of the working layer. In contrast to the prototype, the stopper in the proposed method is mechanical due to the difference and hardness of the materials, and not chemical, as in the prototype, due to the difference in etching rates. Small thicknesses of the locking layer allow the spread in its thickness to be minimized.
Принципиально новым является также способ механического утонения верхней рабочей пластины для получения кремниевого слоя на изоляторе или другой полупроводниковом материале требуемой толщины, отличающийся тем, что в качестве установочной базы на финише обработки также выступает плоскость соединения двух пластин, расстояние от которой до рабочей поверхности верхнего тонкого кремниевого слоя определяет тот основной параметр КНИ-структур, получение которого и является целью данного изобретения. Таким образом происходит совпадение трех установочных баз: базы, от которой отсчитывается толщина стопорного слоя; плоскости, выход на которую при механической обработке прекращает этот процесс из-за высокой твердости приповерхностной области стопорного слоя, и, наконец, базы, от которой отсчитывается толщина получаемого в итоге рабочего слоя кремния на изоляторе или другом полупроводниковом материале. Совпадение этих трех баз и позволяет реализовать процесс получения тонких слоев кремния с минимальным разбросом по толщине, причем получение таких слоев в предлагаемом изобретении не требует использования сложного оборудования, как в аналоге, а также значительно упрощает проблемы контроля в процессе получения таких слоев процесс обработки заканчивается или резко замедляется сам из-за высокой твердости стопорного слоя в отличие, например, от необходимости автоматизации контрольных процессов в способе-аналоге. A fundamentally new is also the method of mechanical thinning of the upper working plate to obtain a silicon layer on an insulator or other semiconductor material of the required thickness, characterized in that the mounting plane of the two plates also acts as a mounting base at the processing finish, the distance from which to the working surface of the upper thin silicon layer determines the main parameter of the SOI-structures, the receipt of which is the purpose of this invention. Thus, there is a coincidence of three installation bases: the base from which the thickness of the retaining layer is measured; the plane, the exit to which during machining stops this process due to the high hardness of the surface region of the retaining layer, and, finally, the base from which the thickness of the resulting working silicon layer is measured on an insulator or other semiconductor material. The coincidence of these three bases makes it possible to implement the process of producing thin silicon layers with a minimum spread in thickness, and the preparation of such layers in the present invention does not require the use of sophisticated equipment, as in the analogue, and also greatly simplifies the control problems in the process of obtaining such layers, the processing process ends it sharply slows down due to the high hardness of the retaining layer, unlike, for example, the need for automation of control processes in the analogue method.
Индивидуальная обработка пластин на специальных спутниках в отличие от общепринятой групповой обработки, когда на державку крепится несколько (5-6) пластин и обработка которых производится одновременно, известна из литературы (Татаренков А.И. и др. Технологические приемы улучшения плоскостности подложек. Процессы алмазного полирования. Электронная техника. Сер.2. полупроводниковые приборы. Вып. 2(205), 1990, с. 48-50). Индивидуальная обработка пластин позволяет ликвидировать необходимость подбора группы пластин, обрабатываемых одновременно по толщине, что упрощает процесс обработки и что особенно трудно при получении слоев малых толщин. Individual processing of plates on special satellites, in contrast to conventional group processing, when several (5-6) plates are attached to a holder and are processed simultaneously, is known from the literature (A. Tatarenkov et al. Technological methods for improving the flatness of substrates. Diamond processes polishing. Electronic technology. Ser. 2. semiconductor devices. Issue 2 (205), 1990, pp. 48-50). Individual processing of plates eliminates the need to select a group of plates processed simultaneously by thickness, which simplifies the processing process and which is especially difficult when obtaining layers of small thicknesses.
Использование такого принципа обработки с возможностью самоустановления обрабатываемой поверхности спеченной пары на поверхности полировальника, причем так, что на финише обработка заканчивалась при совпадении плоскости, в которой идет процесс диспергирования материала, практически с плоскостью соединения двух пластин, не считая толщины стопорного слоя, и вынос стопорного слоя на эту плоскость обеспечивает новый принцип построения технологического процесса, где ключевым элементом является сама плоскость соединения пластин при термокомпрессионном процессе. Предлагаемое изобретение позволяет реализовать процесс получения тонких слоев без использования сверхсложного оборудования и нестандартных процессов, как например, низкотемпературная эпитаксия, а также позволяет исключить такие экологически вредные процессы, как химическое травление кремния. Таким образом, предлагаемое изобретение может обеспечить большой технический эффект, резко увеличивая технологичность способа, и снизить себестоимость получаемых КНИ-структур. Using this processing principle with the possibility of self-installation of the machined surface of the sintered pair on the surface of the polishing pad, and so that at the finish the processing was completed when the plane in which the material is dispersed coincides practically with the plane of connection of the two plates, not counting the thickness of the retaining layer and layer on this plane provides a new principle for the construction of the technological process, where the key element is the plane of the plate connection at wet compression process. The present invention allows to implement the process of producing thin layers without the use of sophisticated equipment and non-standard processes, such as low-temperature epitaxy, and also eliminates environmentally harmful processes such as chemical etching of silicon. Thus, the present invention can provide a large technical effect, dramatically increasing the manufacturability of the method, and reduce the cost of the obtained SOI structures.
Кроме того, данное изобретение по сравнению с прототипом позволяет резко улучшить качество тонкого рабочего слоя кремния, поскольку, во-первых, в данном изобретении этот слой формируется из слиточного монокристаллического кремния, а не наносится эпитаксиальным наращиванием (как известно, для эпитаксиальных слоев характерна более высокая плотность дефектов, чем для слиточного кремния), а, во-вторых, из технологического цикла получения КНИ-структур исключены какие-либо предварительные операции, которые могут отрицательно повлиять на свойства этого слоя, в частности ионное легирование, как в прототипе. Таким образом, данное изобретение позволяет улучшить качество получаемых КНИ-структур. In addition, this invention compared with the prototype can dramatically improve the quality of the thin working layer of silicon, because, firstly, in this invention this layer is formed from a single-crystal silicon and is not applied by epitaxial build-up (as is known, higher levels of epitaxial layers defect density than for cast silicon), and, secondly, any preliminary operations that can negatively affect their This layer, in particular, ion doping, as in the prototype. Thus, this invention allows to improve the quality of the obtained SOI structures.
Необходимо отметить, что именно предлагаемое сочетание элементов новизны: совпадение трех установочных баз и вынос стопорного слоя из объема рабочей области КНИ-структур дает принципиально новое построение технологического процесса получения КНИ-структур с тонкими рабочими слоями. It should be noted that it is the proposed combination of novelty elements: the coincidence of the three installation bases and the removal of the retaining layer from the volume of the SOI structures working area that provides a fundamentally new construction of the technological process for producing SOI structures with thin working layers.
Использование кремниевой пластины-носителя в многослойных структурах с верхним рабочим слоем из арсенида галлия или фосфида индия для решения проблем механической прочности и теплопроводности структур прямым соединением пластин уже известно из литературы (V. Zenmann, K. Mitani, R. Stengl, T. Mu and U. Gosele-Bubble-free wafer bonding of GaAs and In P on silicon in a microleunroom. Japan J. of Applied Physics, v. 28, N 12, 1989, pp. z 2141-2143). The use of a silicon wafer in multilayer structures with an upper working layer of gallium arsenide or indium phosphide to solve the problems of mechanical strength and thermal conductivity of structures by direct connection of wafers is already known from the literature (V. Zenmann, K. Mitani, R. Stengl, T. Mu and U. Gosele-Bubble-free wafer bonding of GaAs and In P on silicon in a microleunroom. Japan J. of Applied Physics, v. 28, No. 12, 1989, pp. Z 2141-2143).
Изобретение позволяет также формировать тонкие слои этих материалов на окисленной кремниевой подложке. The invention also allows the formation of thin layers of these materials on an oxidized silicon substrate.
На фиг.1 изображена схема получения структур с тонкими монокристаллическими полупроводниковым слоем по предлагаемому способу; на фиг.2 микрофотография КНИ-структуры, полученной по предлагаемому способу. Интерференционные полосы в слое соединяющего окисла позволяют определить его толщину. Толщина рабочего слоя кремния 1 мкм. Figure 1 shows a diagram of the preparation of structures with thin single-crystal semiconductor layer by the proposed method; figure 2 micrograph of the SOI structure obtained by the proposed method. The interference fringes in the connecting oxide layer allow one to determine its thickness. The thickness of the working layer of silicon is 1 μm.
Пример 1. В соответствии с предложенным способом были изготовлены структуры кремния на изоляторе с толщиной рабочего слоя кремния менее 1 мкм. С этой целью вначале были подготовлены две партии исходных кремниевых пластин: 1-ая из кремния марки КЭС 0,01 диаметром 76 мм, 2-ая из кремния марки КДБ 10 с ориентацией рабочих поверхностей (100), диаметром 60 мм. Пластины были получены из стандартного кремния, выращенного методом Чохральского, и проходили стандартный цикл механической обработки, завершающийся химико-механической полировкой. Пластины обеих партий подвергались операции термического окисления с получением окисла толщиной 0,3 мкм. Example 1. In accordance with the proposed method, silicon structures were manufactured on an insulator with a silicon working layer thickness of less than 1 μm. For this purpose, initially, two batches of initial silicon wafers were prepared: the first of silicon grade KES 0.01 with a diameter of 76 mm, the second of
Термокомпрессионное соединение пластин проводилось в стандартной диффузионной печи СДО 120/3 при Т=1200oC c использованием специальном кварцевой кассеты. Одновременно производилось соединение 20 пар пластин, причем каждая пара составлялась из пластины диаметром 60 мм из кремния марки КДБ 10 и пластины диаметром 76 мм из кремния марки КЗСС, 01 (пластина-носитель), при этом пластина диаметром 60 мм располагалась в центре соосно с пластиной-носителем таким образом, чтобы на периферии этой пластины оставалось свободное от соединения кольцо, а соотношение cоединяемых площадей у рабочей пластины к пластине-носителю было 0,62. В процессе соединения на весь пакет соединяемых пластин накладывалось сжимающее усилие. Соединение проводилось в парах воды.The thermocompression connection of the plates was carried out in a standard diffusion furnace SDO 120/3 at T = 1200 o C using a special quartz cassette. At the same time, 20 pairs of plates were joined, each pair being made up of a plate with a diameter of 60 mm from silicon of the
В результате соединения были получены монолитные трехслойные структуры: кремний-окисел-кремний с толщиной окисла 1 мкм. Затем окисел на соединенной части пластины-носителя удалялся в растворе HF:H2O 1:10 и получение трехслойные структуры передавались на операцию эпитаксиального наращивания. Наращивание эпитаксиального слоя проводилось при стандартных режимах газовой эпитаксии, в результате чего на периферийном кольце, свободном от соединения, вырастал эпитаксиальный слой толщиной 3-4 мкм; такой же слой, но поликремния вырастал на обратной нерабочей стороне базовой пластины.As a result of the compound, monolithic three-layer structures were obtained: silicon-oxide-silicon with an oxide thickness of 1 μm. Then, the oxide on the connected part of the carrier plate was removed in a HF: H 2 O 1:10 solution, and the preparation of three-layer structures was transferred to the epitaxial growth operation. The epitaxial layer was grown under standard conditions of gas epitaxy, as a result of which an epitaxial layer 3-4 microns thick grew on the peripheral ring free of the compound; the same layer, but polysilicon grew on the back non-working side of the base plate.
На поверхности эпитаксиального слоя осаждался слой нитрида кремния толщиной 0,8-1 мкм (осаждение проводилось при Т 950oC). В таком виде трехслойная структура была подготовлена к прохождению процессов механической обработки с целью утонения верхней рабочей пластины кремния.On the surface of the epitaxial layer was deposited a layer of silicon nitride with a thickness of 0.8-1 μm (deposition was carried out at T 950 o C). In this form, a three-layer structure was prepared for mechanical processes to thin the upper silicon working plate.
На первом этапе этого технологического цикла проводилась шлифовка алмазным инструментом верхней пластины на шлифовально-полировальном станке СПШП-1, обработка прекращалась, когда толщина верхней рабочей пластины достигала 40 мкм. На этом этапе использовалась групповая обработка. At the first stage of this technological cycle, the upper plate was polished with a diamond tool on the grinding and polishing machine SPShP-1, processing was stopped when the thickness of the upper working plate reached 40 microns. At this stage, batch processing was used.
В соответствии с предложенным способом трехслойные пластины снимались с державки и наклеивались на специальные керамические спутники для индивидуальной обработки. Обработка проводилась на станке 14.09, вначале на нетканом полировальнике алмазной суспензией с синтетическим алмазным порошком АСМ3/2, причем с помощью специального держателя спутники крепились шарнирно с возможностью самоустановки обрабатываемой поверхности по поверхности полировальника. Обработка проводилась до толщины верхнего слоя кремния 10-15 мкм (контроль толщины осуществлялся ИК-методом). Дальнейшая обработка проводилась на двухслойном батистовом полировальнике алмазной суспензией с алмазом АСМ 1/0 при сохранении прежней схемы обработки. Процесс продолжался до тех пор, пока плоскость диспергирования не совпадала с плоскостью рабочей поверхности стопорного слоя, при этом происходило выравнивание толщины слоя кремния по всей площади структуры. In accordance with the proposed method, three-layer plates were removed from the holder and glued to special ceramic satellites for individual processing. The processing was carried out on the machine on September 14, first on a nonwoven polishing pad with a diamond suspension with ASM3 / 2 synthetic diamond powder, and with the help of a special holder, the satellites were hinged with the possibility of self-installation of the treated surface on the surface of the polishing pad. The processing was carried out to a thickness of the upper silicon layer of 10-15 μm (the thickness was controlled by the IR method). Further processing was carried out on a two-layer cambric polishing pad with a diamond suspension with
Далее на всех трехслойных структурах, подготовленных в соответствии с предлагаемым способом, химическим путем удалялся слой нитрида. И они вместе со спутниками, на которые были наклеены, поступали на операцию финишной химико-механической полировки, где удалялось 2-2,5 мкм. После этого структуры склеивались и поступали на операцию химической очистки в перекисно-аммиачных растворах. Параллельно были изготовлены такие же структуры по способу-прототипу с использованием ионного легирования и низкотемпературной эпитаксии. На структурах, полученных по предлагаемому способу и способу-прототипу, проводилось измерение толщины верхнего рабочего слоя кремния, а также исследовалось качество этого слоя. Полученные результаты сведены в таблицу. Then, on all three-layer structures prepared in accordance with the proposed method, a nitride layer was removed chemically. And they, together with the satellites on which they were pasted, entered the operation of finishing chemical-mechanical polishing, where 2-2.5 microns were removed. After this, the structures were glued together and entered the chemical cleaning operation in ammonium peroxide solutions. In parallel, the same structures were made by the prototype method using ion doping and low-temperature epitaxy. On the structures obtained by the proposed method and the prototype method, the thickness of the upper working silicon layer was measured, and the quality of this layer was investigated. The results are summarized in table.
Пример 2. В соответствии с предложенным способом изготовлялись КНИ-структуры с толщиной рабочего слоя кремния менее 1 мкм. В качестве исходных использовались пластины: рабочая из кремния марки КЭФ1 (100) диаметром 76 мм, пластина-носитель из кремния КЭС 0,01 (100) диаметром 76 мм. Пластины подготавливались аналогично примеру 1, но перед окислением у всех пластин из кремния марки КЭФ1 (100) отламывались по 2 периферийных сегмента, таким образом, чтобы соотношение площадей пластин этих двух марок кремния составляло 0,85. Далее все делалось аналогично примеру 1, только в процессе эпитаксии наращивался более толстый слой 15 мкм. Процесс механической обработки полученной многослойной структуры был аналогичен процессу в примере 1 за исключением последнего этапа. Процесс обработки на алмазной пасте АСМ 3/2 проводился до того момента, пока плоскость диспергирования не совпадала с поверхностью стопорного слоя. После этого химическим путем удалялся слой нитрида кремния и пластины на спутниках передавались на операцию предфинишной химико-механической полировки с удалением слоя 12-13 мкм, а затем на операцию финишной химико-механической полировки с удалением 2 мкм. Example 2. In accordance with the proposed method, SOI structures with a working silicon layer thickness of less than 1 μm were manufactured. Plates were used as initial ones: a working one made of silicon grade KEF1 (100) with a diameter of 76 mm, a carrier plate made of silicon KES 0.01 (100) with a diameter of 76 mm. The plates were prepared analogously to example 1, but before oxidation, all peripheral segments of KEF1 (100) silicon plates were broken off by 2 peripheral segments, so that the area ratio of the plates of these two silicon grades was 0.85. Further, everything was done analogously to example 1, only in the process of epitaxy did a thicker layer of 15 μm grow. The machining process of the obtained multilayer structure was similar to the process in example 1 except for the last step. The processing on
Пример 3. В качестве исходных использовались пластины: базовая из кремния КЭФ1 (111) диаметром 62 мм и пластина-носитель из кремния КЭС 0,01 (111) диаметром 76 мм, так что соотношение площадей пластин составляло 0,65. Все делалось аналогично примеру 1, но эпитаксиальный слой наращивался толщиной ≈ 2 мкм и на него напылялся слой нитрида титана. Example 3. As the initial plate was used: base silicon KEF1 (111) with a diameter of 62 mm and a carrier plate made of silicon KES 0.01 (111) with a diameter of 76 mm, so that the ratio of the areas of the plates was 0.65. Everything was done analogously to example 1, but the epitaxial layer was growing with a thickness of ≈ 2 μm and a layer of titanium nitride was sprayed on it.
Пример 4. В качестве исходной базовой пластины использовались пластины арсенида галлия марки АГ4П-2 диаметром 60 мм. Пластина кремния окислялась. После соединения пластин при комнатной температуре пластины отжигались в течение 4 ч в вакууме при 200oC. В этом случае в качестве стопорного слоя использовался сам кремний, ЭПИ-слой. Дальнейшая обработка проводилась аналогично обработке в примере 1.Example 4. As the initial base plate, plates of gallium arsenide of the grade AG4P-2 with a diameter of 60 mm were used. The silicon wafer was oxidized. After the plates were connected at room temperature, the plates were annealed for 4 h in vacuum at 200 ° C. In this case, silicon itself, an EPI layer, was used as the stopper layer. Further processing was carried out similarly to the processing in example 1.
Пример 5. Все делалось аналогично примеру 1, но соотношения площадей рабочей пластины к пластине-носителю и толщина стопорного слоя брались выходящими за рамки заявленных. В результате не удалось получить тонкий рабочий слой, однородный по толщине на отдельных участках он сполировывался полностью. Example 5. Everything was done analogously to example 1, but the ratio of the areas of the working plate to the carrier plate and the thickness of the retaining layer were taken beyond the stated limits. As a result, it was not possible to obtain a thin working layer, uniform in thickness in some areas, it was completely polished.
Пример 6. Все делалось аналогично примеру 1, только в качестве стопорного слоя использовался силицид вольфрама WSi2 с твердостью, превышающей твердость в 1,27 раз. В этом случае эффект стопора не получился: слой снялся в процессе полировки.Example 6. Everything was done analogously to example 1, only tungsten silicide WSi 2 with a hardness exceeding the hardness by 1.27 times was used as the stopper layer. In this case, the stopper effect did not work: the layer was removed during the polishing process.
Таким образом, как видно из таблицы, использование предлагаемого способа позволяет стабильно получать многослойные структуры с толщиной рабочего верхнего слоя 1 мкм и менее при малом разбросе по всей площади структуры, причем верхний рабочий слой, как видно из таблицы, имеет высокое структурное совершенство. Thus, as can be seen from the table, the use of the proposed method allows to stably obtain multilayer structures with a working upper layer thickness of 1 μm or less with a small spread over the entire structure area, and the upper working layer, as can be seen from the table, has high structural perfection.
Как видно из таблицы, изготовление структур по способу-прототипу, не говоря о технологических сложностях, не позволяет получить тонкий верхний слой с малым разбросом по толщине. Кроме того, при использовании способа-прототипа металлографический анализ выявил высокую плотность дефектов в этом слое. Выход за пределы предлагаемого способа, с одной стороны, приводит к невозможности получить малый разброс по толщине верхнего слоя (таблица), а с другой стороны, при меньших соотношениях площадей соединяемых поверхностей пластин или при больших толщинах стопорного слоя экономически не выгоден. As can be seen from the table, the manufacture of structures according to the prototype method, not to mention the technological difficulties, does not allow to obtain a thin top layer with a small spread in thickness. In addition, when using the prototype method, metallographic analysis revealed a high density of defects in this layer. Going beyond the limits of the proposed method, on the one hand, makes it impossible to obtain a small spread in the thickness of the upper layer (table), and on the other hand, with smaller ratios of the areas of the connected surfaces of the plates or with large thicknesses of the retaining layer, it is not economical.
Технико-экономическая эффективность предлагаемого изобретения по сравнению с прототипом заключается в значительном повышении технологичности способа, сокращении расходов экологически вредных веществ, а также в том, что он обеспечивает возможность повышения качества рабочих слоев сформированных структур, позволяет снизить себестоимость этих структур за счет повышения воспроизводимости способа их получения. The technical and economic efficiency of the invention in comparison with the prototype is to significantly increase the manufacturability of the method, reduce the cost of environmentally harmful substances, and also that it provides the opportunity to improve the quality of the working layers of the formed structures, reduces the cost of these structures by increasing the reproducibility of their method receipt.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU93042524A RU2071145C1 (en) | 1993-08-25 | 1993-08-25 | Process for manufacture of thin monocrysralline semiconductor layers on insulator or other semiconductor material |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU93042524A RU2071145C1 (en) | 1993-08-25 | 1993-08-25 | Process for manufacture of thin monocrysralline semiconductor layers on insulator or other semiconductor material |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU93042524A RU93042524A (en) | 1996-02-20 |
| RU2071145C1 true RU2071145C1 (en) | 1996-12-27 |
Family
ID=20146932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU93042524A RU2071145C1 (en) | 1993-08-25 | 1993-08-25 | Process for manufacture of thin monocrysralline semiconductor layers on insulator or other semiconductor material |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2071145C1 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2137252C1 (en) * | 1998-03-03 | 1999-09-10 | Научно-исследовательский институт измерительных систем | Silicon-on-insulator structure manufacturing process |
| RU2173914C1 (en) * | 1999-12-24 | 2001-09-20 | Государственное унитарное предприятие "Научно-производственное предприятие "Пульсар" | Method for manufacturing silicon-on-insulator structure |
| RU2185685C2 (en) * | 2000-06-23 | 2002-07-20 | Научно-исследовательский институт измерительных систем | Method for treatment of silicon-on-sapphire structures |
| RU2227944C2 (en) * | 2001-12-26 | 2004-04-27 | Акционерное общество открытого типа "НИИ молекулярной электроники и завод "Микрон" | Method for manufacturing microelectronic/micromechanical devices and electronic control circuits in single process cycle |
| RU2234164C2 (en) * | 2002-10-31 | 2004-08-10 | Открытое акционерное общество "НИИ молекулярной электроники и завод "Микрон" | Method for producing silicon-on-insulator structure for very large-scale integrated circuits |
| RU2249881C1 (en) * | 2003-07-16 | 2005-04-10 | Государственное унитарное предприятие "Научно-производственное предприятие "Пульсар" | Method for treatment of semiconductor wafers |
| RU2284611C1 (en) * | 2005-02-08 | 2006-09-27 | Кабардино-Балкарский государственный университет им. Х.М. Бербекова | Semiconductor device manufacturing method |
-
1993
- 1993-08-25 RU RU93042524A patent/RU2071145C1/en active
Non-Patent Citations (1)
| Title |
|---|
| 1. Yilicon direct bonding (Jiliconon sulator by wafer bonding : A Review by W.P. Maszara J.Elecgrochem. Society, vol.138, N 1, 1991, p. 341 - 347. 2. J.B. Jacrey, S.R. Stiffler, F.K. White and J.R. Abernathey Digest of Techn. Papers JEDM-85, p. 684, 1985. * |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2137252C1 (en) * | 1998-03-03 | 1999-09-10 | Научно-исследовательский институт измерительных систем | Silicon-on-insulator structure manufacturing process |
| RU2173914C1 (en) * | 1999-12-24 | 2001-09-20 | Государственное унитарное предприятие "Научно-производственное предприятие "Пульсар" | Method for manufacturing silicon-on-insulator structure |
| RU2185685C2 (en) * | 2000-06-23 | 2002-07-20 | Научно-исследовательский институт измерительных систем | Method for treatment of silicon-on-sapphire structures |
| RU2227944C2 (en) * | 2001-12-26 | 2004-04-27 | Акционерное общество открытого типа "НИИ молекулярной электроники и завод "Микрон" | Method for manufacturing microelectronic/micromechanical devices and electronic control circuits in single process cycle |
| RU2234164C2 (en) * | 2002-10-31 | 2004-08-10 | Открытое акционерное общество "НИИ молекулярной электроники и завод "Микрон" | Method for producing silicon-on-insulator structure for very large-scale integrated circuits |
| RU2249881C1 (en) * | 2003-07-16 | 2005-04-10 | Государственное унитарное предприятие "Научно-производственное предприятие "Пульсар" | Method for treatment of semiconductor wafers |
| RU2284611C1 (en) * | 2005-02-08 | 2006-09-27 | Кабардино-Балкарский государственный университет им. Х.М. Бербекова | Semiconductor device manufacturing method |
| RU2772806C1 (en) * | 2021-09-24 | 2022-05-25 | Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" | Temporary bonding method for forming thin plates |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7420226B2 (en) | Method for integrating silicon CMOS and AlGaN/GaN wideband amplifiers on engineered substrates | |
| US6342433B1 (en) | Composite member its separation method and preparation method of semiconductor substrate by utilization thereof | |
| US11557505B2 (en) | Method of manufacturing a template wafer | |
| TWI850519B (en) | PROCESS FOR MANUFACTURING A COMPOSITE STRUCTURE COMPRISING A THIN LAYER MADE OF MONOCRYSTALLINESIC ON A CARRIER SUBSTRATE MADE OF SiC | |
| KR20030047900A (en) | Method for making substrate and resulting substrates | |
| US11738539B2 (en) | Bonded substrate including polycrystalline diamond film | |
| WO2006138422A1 (en) | Multilayerd substrate obtained via wafer bonding for power applications | |
| JP7594585B2 (en) | Process for producing a composite structure comprising a thin layer of monocrystalline SiC on a carrier substrate made of SiC | |
| CN108140541A (en) | The manufacturing method of SiC composite substrates | |
| RU2071145C1 (en) | Process for manufacture of thin monocrysralline semiconductor layers on insulator or other semiconductor material | |
| US12076973B2 (en) | Bonded substrate including polycrystalline diamond film | |
| US10796946B2 (en) | Method of manufacture of a semiconductor on insulator structure | |
| US7605055B2 (en) | Wafer with diamond layer | |
| JPH113842A (en) | Substrate for semiconductor electronic device and method of manufacturing the same | |
| CN117377794A (en) | Joint body for splicing diamond wafers and heterogeneous semiconductors, manufacturing method thereof, and spliced diamond wafers for splicing joint bodies of diamond wafers and heterogeneous semiconductors | |
| RU2022404C1 (en) | Method for production of integrated-circuit structures with dielectric insulation of parts | |
| TWI861253B (en) | PROCESS FOR MANUFACTURING A COMPOSITE STRUCTURE COMPRISING A THIN LAYER OF MONOCRYSTALLINE SiC ON A CARRIER SUBSTRATE MADE OF SiC | |
| JPH07211602A (en) | Method for manufacturing semiconductor substrate | |
| CN119836675A (en) | Method for manufacturing wafer transfer structure | |
| TW202247252A (en) | Process for fabricating a composite structure comprising a thin layer made of single-crystal semiconductor on a carrier substrate | |
| TW202505600A (en) | Process for manufacturing two what are known as pseudo-donor substrates each comprising at least two wafer tiles on a carrier substrate | |
| JPS59171115A (en) | Manufacture of substrate for semiconductor device | |
| JPH0897150A (en) | Semiconductor substrate manufacturing method | |
| JPH0223629A (en) | Manufacture of semiconductor device |