[go: up one dir, main page]

RU1775850C - Устройство дл формировани импульсов - Google Patents

Устройство дл формировани импульсов

Info

Publication number
RU1775850C
RU1775850C SU904858525A SU4858525A RU1775850C RU 1775850 C RU1775850 C RU 1775850C SU 904858525 A SU904858525 A SU 904858525A SU 4858525 A SU4858525 A SU 4858525A RU 1775850 C RU1775850 C RU 1775850C
Authority
RU
Russia
Prior art keywords
resistors
transistors
bus
diodes
output
Prior art date
Application number
SU904858525A
Other languages
English (en)
Inventor
Сергей Александрович Александров
Original Assignee
Центральный Научно-Исследовательский Институт Связи
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Центральный Научно-Исследовательский Институт Связи filed Critical Центральный Научно-Исследовательский Институт Связи
Priority to SU904858525A priority Critical patent/RU1775850C/ru
Application granted granted Critical
Publication of RU1775850C publication Critical patent/RU1775850C/ru

Links

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

Устройство дл  формировани  импульсов относитс  к импульсной технике и может найти применение в цифровых системах передачи. Целью изобретени   вл етс  повышение точности формировани  импульсов за счет уменьшени  вли ни  изменени  нагрузки на результат формировани  импульсов. С этой целью в устройство, содержащее четыре транзистора 1, 5. 6, 7, резисторы 2, 3. 11, 12, 14, 15, 16. 17, 18. 19, 20,31, 32, диоды 4, 8. 9, 10, трансформатор 21,введены конденсаторы 27, 28, 29. 30. резисторы 13,16, шинУ 22,23  вл ютс  входами , а шина 26 - выходом устройства. 1 ил. 2 26 23 (Л 00 ел о

Description

Изобретение относитс  к импульсной технике, в частности к устройствам дл  формировани  импульсов, и может найти применение в цифровых системах передачи.
Целью насто щего изобретени   вл етс  повышение точности формировани  импульсов за счет уменьшени  вли ни  изменени  нагрузки на результат формировани  импульсов.
На чертеже приведена схема устройства дл  формировани  импульсов.
Устройство содержит первый, второй, третий и четвертый транзисторы 1, 2, 3 и 4, первый, второй, третий и четвертый диоды 5, 6, 7 и 8, первый, второй, третий, четвертый , п тый, шестой, седьмой, восьмой, дев тый , дес тый, одиннадцатый и двенадцатый резисторы 9. Ю, 11, 12, 13, 14, 15, 16, 17, 18, 19 и 20, первую и вторую входные шины 21 и 22, выходную шину 23, шину 24 питани  и общую шину 25. Базы первого и второго транзисторов 1 и 2 соответственно через первый и второй резисторы 9 и 10 соединены с общей шиной 25. Коллекторы первого транзистора 1 соединены с одним из выводов третьего резистора 11 ..Коллектор второго транзистора 2 соединен с одним из выводов четвертого резистора 12. База третьего транзистора 3 соединена с первыми выводами п того и шестого/резисторов 13 и 14. База четвертого транзистора 4 соединена с первыми выводами седьмого и восьмого резисторов 15 и 16. Другие выводы п того и шестого резисторов 13 и 15 соединены с шиной 24 питани . Катоды первого и второго диодов 5 и 6 соединены с базами соответственно первого и второго транзисторов 1 и 2.
Устройство содержит также трансформатор 26, первый, второй, третий и четвертый конденсаторы 27, 28, 29 и 30 и тринадцатый и четырнадцатый резисторы 31 и 32. Перва  входна  шина 21 соединена с катодом третьего диода 7 и с вторым выводом шестого резистора 14. Втора  входна  шина 22 соединена с катодом четвертого диода 8 и с вторым выводом восьмого резистора 16. Перва  входна  шина 21 соединена через первый конденсатор 27 с базой транзистора 2, а через дев тый резистор 17 - с шиной 24 питани . Втора  входна  шина 22 соединена через второй конденсатор 28 с базой транзистора 1, а через дес тый резистор 18 - с шиной 24 питани . Аноды первого и второго диодов 5 и б соединены соответственно с анодами третьего и четвертого диодов 7 и 8. Аноды первого и второго диодов 5 и 6 соединены соответственно через одиннадцатый и двенадцатый резисторы 19 и 20 с шиной 24
питани . Эмиттеры первого и второго транзисторов 1 и 2 соединены один с другим и с общей шиной 25. Коллекторы третьего и четвертого транзисторов 3 и 4 соединены соответс ,твенно через тринадцатый и четырнадцатый резисторы 31 и 32 с вторыми выводами третьего и четвертого резисторов 11 и 12, соединенными с первичной обмоткой трансформатора 26. Вторична  обмотка
0 трансформатора 26 одним выводом соединена с выходной шиной 23, а другим выводом - с общей шиной 25. Эмиттеры третьего и четвертого транзисторов 3 и 4 соединены с шиной 24 питани ,
5 Принцип работы устройства дл  формировани  импульсов заключаетс  в следующем .
Цифровые последовательности импульсов поступают по первой и второй входным
0 шинам 21 и 22 с выходов ТТЛ микросхем с открытым коллектором, дл  которых дев тый и дес тый резисторы 17 и 18 служат в качестве нагрузочных резисторов. Эти последовательности импульсов соответствуют
5 положительным и отрицательным импульсам бипол рной последовательности импульсов , поступающей на выходную шину 23. К подобной бипол рной последовательности импульсов предъ вл ютс  жесткие
0 требовани  по длительности, амплитуде и форме, а также по идентичности импульсов положительной и отрицательной пол рности . Кроме того, как правило,  вл етс  об - зательным условие согласовани  с
5 нагрузкой.
Особенностью устройства  вл етс  то, что первый, второй, третий и четвертый транзисторы 1, 2, 3 и 4 работают в ключевом режиме. Последнее позвол ет сравнигель0 но просто сформировать выходные импульсы в выходной бипол рной последовательности импульсов необходимой амплитуды и длительности, подаваемой на выходную шину 23, а также необходимую
5 идентичность импульсов положительной и отрицательной пол рности, так как разброс параметров первого, второго, третьего и четвертого транзисторов 1, 2, 3 и 4, работающих в ключевом режиме, не вли ет на вы0 ходные параметры, завис щие в основном от напр жени  питани  и сопротивлени  нагрузки, Выходное сопротивление устройства определ етс  попарным подключением третьего, четвертого, тринадцатого и
5 четырнадцатого резисторов 3. 12, 31 и 32 к первичной обметке трансформатора 26 через открытые в текущий момент транзисторы .
Если импульсы на первой и второй входных шинах21 и 22 отсутствуют, то с дев того
и дес того резисторов 17 и 18 подаетс  ло- гичеокий О уровн  ТТЛ, открывающий третий и четвертый транзисторы 3 и 4, что обеспечивает протекание базового тока через шестой и восьмой резисторы 14 и16 соответственно. При этом первый и второй транзисторы 1 и 2 закрыты, так как токовые переключатели, выполненные на одиннадцатом резисторе и первом и третьем диодах 5 и 7 и на двенадцатом резисторе 20 и вто- ром и четвертом диодах 6 и 8, лишают эти транзисторы базовых токов.
Если импульсы логической 1 уровн  ТТЛ присутствуют на первой входной шине
21и отсутствуют на второй входной шине
22,то второй и третий транзисторы 2 и 3 закрыты, а первый и четвертый транзисторы 1 и 4 открыты и насыщены. При этом начало первичной обмотки трансформатора 26 подключено через третий резистор 11 к общей шине 25, а ее конец - через четырнадцатый резистор 32 к шине 24 питани . В первичной обмотке трансформатора 26 в результате этого по вл етс  ток, вызывающий формирование импульса отрицательной по- л рности на выходной шине 23.
Если импульсы присутствуют на второй входной шине,22 и отсутствуют на первой входной шине 21, то первый и четвертый транзисторы 1 и 4 закрыты, а второй и тре- тий транзисторы 2 и 3 открыты и насыщены. При этом начало первичной обмотки трансформатора 26 подключено через тринадцатый резистор 31 к шине 24 питани , а ее конец - через четвертый резистор 12 к об- щей шине 25. В результате в первичной обмотке трансформатора 26 по вл етс  ток, вызывающий формирование импульса положительной пол рности на выходной шине
23. Таким образом, при по влении каждого
импульса на первой входной шине 21 формируетс  импульс отрицательной пол рности на выходной шине 23, а при по влении каждого импульса на второй входной шине
22формируетс  импульс положительной пол рности на выходной шине 23, что обеспечивает формирование бипол рной последовательности импульсов на выходной шине 23.
Первый, второй, третий и четвертый конденсаторы 27, 28, 29 и 30 служат дл  ускорени  процесса открывани  и закрывани  первого, второго,третьего и четвертого транзисторов 1, 2, 3 и 4, а первый, второй, п тый и седьмой резисторы 9,10,13 и 15 дл  шунтировани  их эмиттерных переходов.
Устройство может работать при поступлении на его первую и вторую входные шины 21 и 22 инверсных последовательностей импульсов,
Технико-экономическа  эффективность устройства св зана с повышением точности формировани  импульсов за счет уменьшени  вли ни  изменени  нагрузки на результат формировани  импульсов.

Claims (1)

  1. Формула изобретени 
    Устройство дл  формировани  импульсов , содержащее четыре транзистора, базы первого и второго транзисторов соответст- венно через первый и второй резисторы соединены с общей шиной, а коллекторы - соответственно с одними из выводов третьего и четвертого резисторов, базы третьего и четвертого транзисторов соответственно соединены с первыми выводами п того и шестого резисторов и седьмого и восьмого резисторов, другие выводы п того и седьмого резисторов соединены с шиной питани , четыре диода, катоды первого и второго диодов соединены с базами соответственного первого и второго транзисторов, трансформатор , дев тый, дес тый, одиннадцатый и двенадцатый резисторы, входные и выходную шины, отличающеес  тем, что, с целью повышени  точности формировани  импульсов за счет уменьшени  вли ни  изменени  нагрузки на результат формировани  импульсов, введены четыре конденсатора и тринадцатый и четырнадцатый резисторы, причем перва  и втора  входные шины соединены соответственно с катодами третьего и четвертого диодов, с вторыми выводами шестого и восьмого резисторов , через первый и второй конденсаторы - с базами первого и второго транзисторов, через третий и четвертый конденсаторы - с базами третьего и четвертого транзисторов, а через дев тый и дес тый резисторы - с шиной питани , аноды первого и второго диодов соответственно соединены с анодами третьего и четвертого диодов, а через одиннадцатый и двенадцатый резисторы - с шиной питани , эмиттеры первого и второго транзисторов соединены с общей шиной, коллекторы третьего и четвертого транзисторов соединены соответственно через тринадцатый и четырнадцатый резисторы с вторыми выводами третьего и четвертого резисторов, соединенными с первичной обмоткой трансформатора, вторична  обмотка которого одним выводом соединена с выходной шиной, а другим выводом - с общей шиной, эмиттеры третьего и четвертого транзисторов соединены с шиной питани .
SU904858525A 1990-08-07 1990-08-07 Устройство дл формировани импульсов RU1775850C (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU904858525A RU1775850C (ru) 1990-08-07 1990-08-07 Устройство дл формировани импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU904858525A RU1775850C (ru) 1990-08-07 1990-08-07 Устройство дл формировани импульсов

Publications (1)

Publication Number Publication Date
RU1775850C true RU1775850C (ru) 1992-11-15

Family

ID=21531741

Family Applications (1)

Application Number Title Priority Date Filing Date
SU904858525A RU1775850C (ru) 1990-08-07 1990-08-07 Устройство дл формировани импульсов

Country Status (1)

Country Link
RU (1) RU1775850C (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1483621, кл. Н 03 К 6/02, 1987. Авторское свидетельство СССР № 684732.кл. Н 03 К 6/02, 1977. *

Similar Documents

Publication Publication Date Title
US3553486A (en) High noise immunity system for integrated circuits
RU1775850C (ru) Устройство дл формировани импульсов
GB1214489A (en) A high output level inverter circuit
US3119972A (en) Transistor pulse oscillator with series resonant circuit
US3492503A (en) Switching circuitry for reducing the time required to turn off a saturated semiconductor device
US3489923A (en) Circuit for switching two opposing potential sources across a single load
US3328668A (en) Electric current inverters
RU191375U1 (ru) Транзисторный двухтактный формирователь однополярных прямоугольных импульсов
US3514637A (en) Control apparatus
US3218577A (en) Resonant circuit controlled asymmetrical pulse generator
SU1660148A1 (ru) Устройство для передачйпотенциала через гальванически развязанную цепь
US3588541A (en) Pulse-generating apparatus
SU1575306A1 (ru) Элемент сравнени
SU519846A1 (ru) Генератор импульсов
US4085342A (en) High voltage A.C. to low voltage D.C. switching interface circuit
SU416887A1 (ru)
SU373859A1 (ru) Генератор ступенчато-пилообразного напряжения
SU1767695A2 (ru) Формирователь бипол рных импульсов
SU1137575A1 (ru) Формирователь импульсов
SU1081778A1 (ru) Многофазный мультивибратор
SU470044A1 (ru) Устройство дл генерировани управл ющих напр жений дл полупроводниковых приборов
SU1450082A1 (ru) Генератор импульсов
SU387512A1 (ru) Формирователь разнополярных импульсов
SU930594A1 (ru) Генератор пр моугольных импульсов
SU1637002A1 (ru) Устройство гальванической разв зки